专利名称：一种电路的制作方法
技术领域：
本实用新型属于电路信号传输技术领域，特别涉及一种电路。
背景技术：
电子电路之间的通讯方式主要分为并行通讯和串行通讯，并行通
讯的优点是通讯协议筒单，缺点是信号线较多；串行通讯的优点是信 号线较少(比如单根信号线)，容易实现远距离传输，缺点是通讯协 议复杂，也就是接口电路复杂。
典型的单线串行传输有UART( Universal Asynchronous Receiver Transmitter)串行总线、曼彻斯特编码(Manches ter Encoding )等 实现方式，目前的单线传输方式普遍存在的缺点是，系统实现较复杂、 编码协议繁瑣或者传输速率较低。
例如，在UART串行总线传输系统中，主要包括接收器和发送器。 接收器接收到的异步信号通过接收器完成串行/并行的转换，形成异 步数据帧；发送器将CPU发出的8位数据进行并行/串行转换，从发 送器发出。UART的帧格式包括线路空闲状态(idle，高电平)、起始 位(start bit,寸氐电平)、凄t据位(da-ta bits)、才交一验位(parity bit, 可选)和停止位(stop bit)。这种才各式是由起始位和停止位来实现字 符的同步，容易产生误差累积，为避免出现判断错误，将使其传输速 率受到限制，仅为几百kbit/s。
而曼彻斯特编码方式虽然可以实现高速的串行传输，但是由于其对信号的编码逻辑比较复杂，增加了该方式实现的难度和成本。
因此，现有技术存在缺陷，需要改进。
实用新型内容
本实用新型为了解决现有技术中的不足，特别涉及一种电路。
本实用新型的技术方案如下
一种电路，包括通过信号线连接的发送端与接收端；
所述发送端包括第一时序控制模块与发送端口，用于接收外部 的第一同步脉冲及第一数据信号，还用于发送脉沖信号至接收端；
所述接收端包括接收端口、周期判断模块、第二时序控制模块、 时钟模块、第一计数器和比较器，用于接收发送端发出的脉沖信号， 还用于向外部输出第二同步信号及第二数据信号；
所述第一时序控制模块，用于根据所述第一同步脉冲，对所迷第 一数据信号进行;f企测，转换为所述脉冲信号，通过所述发送端口发送
至所述接收端口 ；
所述接收端口，用于接收所述脉冲信号，分别发送至所述第二时 序控制模块及所述周期判断模块；
所述时钟模块，用于产生工作时钟信号，分别发送至所述第二时 序控制模块与所述周期判断模块；
所述周期判断模块，还与所述比较器相连，使用所述工作时钟信 号，对所述脉沖信号进行周期判断，计算得到所述脉冲信号的周期值 的一半，发送至所述比较器；
所述第二时序控制模块，用于根据所述工作时钟信号，对所述脉冲信号进行检测，根据检测结果控制所述第 一计数器和所述比较器， 并向外部输出所述第二同步脉沖；
所述第一计数器，用于根据所述第二时序控制模块的控制进行计 数，将计数结果发送到所述比较器；
所述比较器，用于根据所述第二时序控制模块的控制，按照预设 置比较规则对所述第 一计数器的计数结果与所述周期判断模块的脉 冲信号周期值的 一半进行比较，并根据比较结果输出所述第二数据信
本实用新型实施例中，所述时钟模块设置在所述第二时序控制模
块内部。
本实用新型实施例中，所述第 一时序控制模块包括判断模块及转
换模块；所述判断模块，用于判断所述第一同步脉冲的有效性，在所 述第一同步脉沖有效时，由所述第一时序控制^^莫块对所述第一数据信 号进行采样；所述转换模块，用于根据采样结果，生成不同宽度的脉 冲信号。
本实用新型实施例中，所述第二时序控制模块包括计数器使能模 块，用于在检测到有效的所述脉沖信号时，在所述脉沖信号的有效时 间内使能所述第一计数器，对所述脉沖信号进行计数，控制所述第一 计数器将计数结果发送到所述比较器。
本实用新型实施例中，所述周期判断模块包含第二计数器及除法
器；
所述第二计数器，用于对所述脉冲信号的若干个脉冲周期进行计数，并将计数结果发送给所述除法器；所述除法器，用于对所述若干
个脉冲周期的计数结果求取平均值的 一半，作为所述脉冲信号周期值的一半，发送至所述比较器。
本实用新型实施例中，所述发送端口及所述接收端口 ，至少包括差分驱动端口或单端驱动端口其中之一。
本实用新型实施例中，所述比较器设置存储单元，用于存储所述
预设置比较规则；其中，所述预设置比较规则为
当所述脉沖信号的脉沖宽度小于所述脉冲信号周期值的一半时，设置所述第二数据信号输出值为0;
当所述脉冲信号的脉沖宽度大于所述脉沖信号周期的一半时，设置所述第二数据信号输出值为1;
当所述脉冲信号的脉沖宽度等于所述脉冲信号周期的一半时，中止所述第二数据信号输出值的发送。
本实用新型另一实施例中，所述比较器设置存储单元，用于存储所述预设置比较规则；其中，所述预设置比较规则为
当所述脉冲信号的脉沖宽度小于所述脉沖信号周期值的一半时，设置所述第二数据信号输出值为1;
当所述脉冲信号的脉冲宽度大于所述脉沖信号周期的一半时，设置所述第二数据信号输出值为0;
当所述脉冲信号的脉冲宽度等于所述脉冲信号周期的一半时，中止所述第二数据信号输出值的发送。
采用上述方案，电路结构简单，制造成本低，并且在编解码逻辑简单的基础上，还可以实现信号的高速传输，提高了工作效率。
图1为本实用新型实施例的电5^结构示意图；图2为本实用新型实施例的另一电路结构示意图图3为本实用新型实施例发送端第一时序控制模块编码时序图；图4为本实用新型实施例接收端第二时序控制模块解码时序图；图5为本实用新型另一实施例发送端第一时序控制模块编码时序图6为本实用新型另一实施例接收端第二时序控制模块解码时序图。
具体实施方式
下面通过附图及较优实施例，对本实用新型作进一步详细说明。实施例1
参照图1, 一种电路，包括通过信号线103连接的发送端101与接收端102;
所述发送端101包括第一时序控制模块与发送端口，用于接收外部的sync—send第一同步脉冲105及date—send第一数据信号104,还用于发送脉冲信号至接收端；
所述接收端102包括接收端口、周期判断模块、第二时序控制模块、时钟模块、第一计数器和比较器，用于接收发送端101发出的脉冲信号，还用于向外部输出sync—rec第二同步信号106及data—rec第二数据信号107;所述第一时序控制模块，用于根据所述第一同步脉冲，对所述第一数据信号进行;险测，转换为所述脉冲信号，通过所述发送端口发送至所述接收端口。本实施例中，在第一时序控制模块中，还设置有判断模块及转换模块所述判断模块，用于判断所述第一同步脉冲的有效
性，在所述第一同步脉冲有效时，由所述第一时序控制模块对所述第
一数据信号104进行采样；所述转换模块，用于根据釆样结果，生成
不同宽度的脉沖信号。
所述接收端口，用于接收所述脉沖信号，分别发送至所述第二时
序控制模块及所述周期判断模块；
所述时钟模块，用于产生工作时钟信号，分别发送至所述第二时序控制模块与所述周期判断模块。这里需要指出的是，所述时钟模块还可以设置与所述第二时序控制中。
所述周期判断模块，还与所述比较器相连，使用所述工作时钟信号，对所述脉冲信号进行周期判断，计算得到所述脉冲信号的周期值
的一半，发送至所述比较器；
所述第二时序控制模块，用于根据所述工作时钟信号，对所述脉
冲信号进行检测，根据检测结果控制所述第一计数器和所述比较器，并向外部输出所述第二同步脉冲。需要指出的是，本实施例中，所述
第二时序控制模块还可以包括计数器使能模块，用于在检测到有效的所述脉沖信号时，在所述脉冲信号的有效时间内使能所述第一计数器，对所述脉冲信号进行计数，控制所述第一计数器将计数结果发送到所述比较器。所述第一计数器，用于根据所述第二时序控制模块的控制进行计数，将计数结果发送到所述比较器；
所述比较器，用于根据所述第二时序控制模块的控制，按照预设置比较规则对所述比较器的计数结果与所述周期判断模块的脉冲信号周期值的一半进行比较，并根据比较结果输出所述第二数据信号。本实施例中，所述发送端口及所述接收端口可以都为差分驱动端口 。
采用上述电路，电路结构简单，制造成本低，可以实现信号的高
速传输。
实施例2
参照图2,本实施例在实施例1的基础上，接收端102中的所述
周期判断模块，包含第二计数器及除法器。
所述第二计数器，用于对所述脉沖信号的若干个脉沖周期进行计
数，并将计数结果发送给所述除法器；
所述除法器，用于对所述若干个脉冲周期的计^:结果求^c平均值
的一半，作为所述脉冲信号周期值的一半，发送至所述比较器。本实施例中，所述发送端口及所述接收端口可以都为单端驱动端口 。
采用上述电路，可以更精确、更加快速的传输信号。实施例3
参照图2,图3及图4,本实施例提供了一种信号的传输方法，可应用于上述各个实施例所述的电路中，该传输方法包含如下步骤A、 系统预设时间长度Tmin、 Tmax、 T,、 T0,接收端工作时钟周期Trec及脉冲信号周期T，并满足预设时间规则；
B、 在发送端101,接收第一同步脉沖105与第一婆:据信号104,根据所述第一同步脉沖105,对所述第一数据信号进行检测，根据检测结果，分别输出脉沖宽度为T。的脉冲信号和输出脉沖宽度为T,的脉冲信号至接收端；其中所述第一数据信号104的数据周期等于T;
C、 在接收端102,根据工作时钟对所述脉沖信号的脉沖宽度和若干个连续的所述脉沖信号周期计数，将其脉沖宽度与其若干周期平均值的一半，根据预设置判断规则进行比较，并根据比较结果，输出第二数据信号107的逻辑Q或逻辑1;
D、 在接收端102，当所述脉冲信号结束，且所述第二数据信号107产生后，输出所述第二同步脉沖106。
本实用新型实施例中，步骤A中，例如，所述预设时间规则为T誦〈Trec < T腿x; Tmax<T0< ( 0.5T — T腿)；(0.5T+ T丽)〈T卜(T — T駆)。
所述步骤B中例如，所述检测结果为1时，发送端发送一个脉沖宽度为T\，且周期为T的脉冲信号；所述检测结果为0时，发送端101发送一个脉冲宽度为T。，且周期为T的脉冲信号。
图3中，发送端101时序图，根据上述判断方法，sync-send第一同步信号105对data-send第一数据信号104的判断结果依次为0、1、 1。因此，发送出的data — ser脉冲信号相应的高电平时间依次为T0、 T,、 T卜
其中，所述步骤C中，所述预设置判断规则可以为当所述脉沖信号的脉冲宽度小于所述脉冲信号周期值的一半时，
设置所述第二数据信号107输出值为0;即，根据预设置判断规则进行比较，当所述脉冲信号的脉冲宽度小于所述脉冲信号周期值的一半时，输出第二数据信号107的值为逻辑0;
当所述脉冲信号的脉冲宽度大于所述脉冲信号周期的一半时，设置所述第二数据信号107输出值为1;即，根据预设置判断规则进行比较，当所述脉沖信号的脉冲宽度大于所述脉冲信号周期值的一半时，输出第二数据信号107的值为逻辑1;
当所述脉冲信号的脉冲宽度等于所述脉冲信号周期的一半时，中止所述第二数据信号107输出值的发送；即，根据预设置判断规则进行比较，当所述脉沖信号的脉冲宽度等于所述脉沖信号周期的一半时，可以中止所述第二数据信号107输出值的发送。当然，在实际应用中，也可以根据实际情况，选择输出第二数据信号107的值为逻辑1或逻辑0。
图4接收端102时序图中，周期判断模块中的第二计数器在时间t时刻完成对data-ser脉冲信号连续9个脉冲周期的计数，得到计数值72,并由周期判断模块中的除法器得出上述8个脉冲周期的计数平均值的一半为4,作为信号data_ser脉冲信号的周期平均值的
一半Z^。同样，若I^在t时刻之前的值为3。第一计数器的计数2 2
结果N依次为2、 6、 7，因为2<3， 6〉4, 7>4,所以data —rec第二数据信号107的值依次解码为0、 1、 1。
本实施例中，第二时序控制模块还可以在data —ser脉沖信号的
13上升沿输出sync —rec第二同步信号的脉沖信号。
采用上述传输方法，编码逻辑简单，并且可以实现信号的告诉传输，提高了工作效率。
实施例4
参照图5及图6,本实施例与实施例4不同之处在于，本实施例中步骤B中
所述检测结果为1时，发送端发送一个脉冲宽度为TQ,且周期为T的脉冲信号；
所述检测结果为Q时，发送端发送一个脉沖宽度为TP且周期为T的脉沖信号。
则在图5中，发送端101时序图，根据上述判断方法，sync —send第一同步信号105对data_send第一数据信号104的判断结果依次为1， 0， 0。因此，发送出的data-ser月永冲信号相应的高电平时间依次为T0、 T,、 T,。
其中，步骤C中，所述预设置判断规则可以为当所述脉冲信号的脉沖宽度小于所述脉沖信号周期值的一半时，设置所述第二数据信号107输出值为1;
当所述脉冲信号的脉冲宽度大于所述脉冲信号周期的一半时，设置所述第二数据信号107输出值为0;
当所述脉冲信号的脉冲宽度等于所述脉冲信号周期的一半时，中止所述第二数据信号107输出值的发送。
图6接收端102时序图中，周期判断模块中的第二计数器在时间t时刻完成对data — ser脉冲信号连续9个脉沖周期的计数，得到计数值72,并由周期判断模块中的除法器得出上述8个脉沖周期的计数平均值的一半为4，作为信号data-ser脉沖信号的周期平均值的
一半I^E。同样，若I^在t时刻之前的值为3。第一计数器的计数2 2
结果N依次为2、 6、 7,因为2<3， 6>4, 7>4,所以data — rec第二数据信号107的值依次解码为1、 0、 0。
其余与实施例3原理相同，在此不再赘述。
采用上述传输方法，编码逻辑简单，并且可以实现信号的告诉传输，提高了工作效率。
应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本实用新型所附权利要求的保护范围。
权利要求1、一种电路，其特征在于，包括通过信号线连接的发送端与接收端；所述发送端包括第一时序控制模块与发送端口，用于接收外部的第一同步脉冲及第一数据信号，还用于发送脉冲信号至接收端；所述接收端包括接收端口、周期判断模块、第二时序控制模块、时钟模块、第一计数器和比较器，用于接收发送端发出的脉冲信号，还用于向外部输出第二同步信号及第二数据信号；所述第一时序控制模块，用于根据所述第一同步脉冲，对所述第一数据信号进行检测，转换为所述脉冲信号，通过所述发送端口发送至所述接收端口；所述接收端口，用于接收所述脉冲信号，分别发送至所述第二时序控制模块及所述周期判断模块；所述时钟模块，用于产生工作时钟信号，分别发送至所述第二时序控制模块与所述周期判断模块；所述周期判断模块，还与所述比较器相连，使用所述工作时钟信号，对所述脉冲信号进行周期判断，计算得到所述脉冲信号的周期值的一半，发送至所述比较器；所述第二时序控制模块，用于根据所述工作时钟信号，对所述脉冲信号进行检测，根据检测结果控制所述第一计数器和所述比较器，并向外部输出所述第二同步脉冲；所述第一计数器，用于根据所述第二时序控制模块的控制进行计数，将计数结果发送到所述比较器；所述比较器，用于根据所述第二时序控制模块的控制，按照预设置比较规则对所述第一计数器的计数结果与所述周期判断模块的脉冲信号周期值的一半进行比较，并根据比较结果输出所述第二数据信号。
2、 根据权利要求1所述的电路，其特征在于，所述时钟模块设 置在所述第二时序控制模块内部。
3、 根据权利要求1或2所述的电路，其特征在于，所述第一时 序控制模块包括判断模块及转换模块；所述判断模块，用于判断所述第一同步脉冲的有效性，在所述第 一同步脉冲有效时，由所述第一时序控制模块对所述第一数据信号进 行采样；所述转换模块，用于根据采样结果，生成不同宽度的脉冲信号。
4、 根据权利要求1或2所述的电路，其特征在于，所述第二时 序控制模块包括计数器使能模块，用于在检测到有效的所述脉沖信号 时，在所述脉沖信号的有效时间内使能所述第一计数器，对所述脉冲 信号进行计数，控制所述第一计数器将计数结果发送到所述比较器。
5、 根据权利要求1或2所述的电路，其特征在于，所述周期判 断模块包含第二计数器及除法器；所述第二计数器，用于对所述脉冲信号的若干个脉冲周期进行计 数，并将计数结果发送给所述除法器；所述除法器，用于对所述若干个脉冲周期的计数结果求取平均值的一半，作为所述脉冲信号周期值的一半，发送至所述比较器。
6、根据权利要求1或2所述的电路，其特征在于，所述发送端 口及所述接收端口 ，至少包括差分驱动端口或单端驱动端口其中之
专利摘要本实用新型涉及一种电路，包括发送端和接收端，两者之间通过信号线连接，其中，所述发送端包括第一时序控制模块与发送端口；所述接收端包括接收端口、周期判断模块、第二时序控制模块、时钟模块、第一计数器和比较器。采用上述方案，可以实现单线串行高速传输，且电路结构简单，成本低。
文档编号H04L1/00GK201341141SQ20082012376
公开日2009年11月4日 申请日期2008年11月19日 优先权日2008年11月19日
发明者公培森, 微 徐, 邵寅亮 申请人:北京巨数数字技术开发有限公司