专利名称：基于fpga设计的gpon onu系统的硬件平台的制作方法
技术领域：
本实用新型涉及宽带光接入网技术，尤其涉及一种吉比特无源光 网络(GPON)中光网络单元(ONU)的硬件平台。
背景技术：
随着视频点播、网络游戏和互动电视(IPTV)等高带宽业务的出 现，用户对接入带宽的需求将进一步增加，现有的以ADSL和Cable Modem为主的宽带接入方式已经很难满足用户对高带宽、双向传输能 力以及安全性等方面的要求。面对这一困境，各国宽带业务运营商把 关注的目光投向了 FTTH (光纤到户)。FTTH (光纤到户)是宽带接 入的一种理想模式，是指从城域网到小区、用户间的最后接入网阶段 全部使用光纤，实现语音、数据、广播电视及各类智能化系统功能的 一种接入方式。FTTH在带宽方面的巨大优势使它成为未来网络接入 发展的最终目标，它将最终突破带宽的瓶颈，是实现"三网合一"的最 理想的方式。
FTTH技术主要包括点到点光纤接入以及点到多点的PON (无源 光网络)技术，目前比较流行的PON标准有APON(ATM无源光网络)、 EPON (以太无源光网络)和GPON (吉比特无源光网络)标准。APON 技术数据传送效率低，在ATM (异步传输模式)层上适配和提供业务 较复杂，因此APON技术提出至今并未在商业上获得成功；EPON虽然 是目前各国PON发展的热点，但效率低下，且难以支持以太网以外的业务，当遇到话音/TDM (时分复用)业务时，就会引起QoS (服务质 量)问题；相比与APON和EPON技术，GPON支持更高的和对称/非对 称传输速率，具有良好的操作管理与维护(OAM)能力，其TC (传输汇 聚层)层协议具有很好的TDM业务承载能力和QOS(业务质量)的保证， 支持商业和居民业务的宽带全业务接入。
目前，GPONONU系统的解决方案主要可以分为两类，第一类是 基于GPONONU/ONT (光网络终端)专用芯片的解决方案。目前已有 多个芯片厂商推出了正式商业的GPON芯片，包括Broadlight、 Freescale、 Conexant、 AMCC等。以Broadlight为例，其推出的GPON ONU/ONT芯片BL2348，内部集成了SERDES&CDR、 GPON MAC、 双核RunR包引擎、MIPS32处理器、VOIP DSP、 4个SMII和1个GMI1 MAC,为用户提供4个MII接口 1个GMII接口 、 l个33MHz PCI接口和1 个PCM接口 ，能够实现全业务的接入和完善的OAM功能。
另一类是基于FPGA+CPU架构的解决方案，现已有许多高端的 FPGA (现场可编辑门阵列)芯片，例如XILINX公司的virtex-FX系 列高端FPGA，其内部自带增强型嵌入式Power PC处理器，具有支 持600Mbit/s至11.1Gbit/s之间任何速度的吉位级串行收发器，通过 在此类高端FPGA外围扩展Mil接口、 GMII接口和T1/E1接口，为 用户提供语音、视频和以太网等业务，通过在FPGA内部实现GPON MAC、包处理、Mil和GMII MAC模块，实现GPON ONU的TC层 功能，并利用嵌入式Power PC处理器实现完善的OAM功能。但基 于高端FPGA设计的ONU硬件成本昂贵。 实用新型内容为了克服己有基于FPGA+CPU架构的GPON ONU系统的成本 昂贵、适用性差的不足，本实用新型提供一种能够有效降低GPON用 户端设备的成本、适用性强的基于FPGA设计的GPON ONU系统的
硬件平台。
本实用新型解决其技术问题所采用的技术方案是 一种基于FPGA设计的GPON ONU系统的硬件平台，包括物理 媒介相关层、GTC层、管理控制平面接口、用户平面接口和电源管理 模块，其中，所述物理媒介相关层包括符合ITU-T G.984.2 B+类标准 的GPON ONU收发器和SERDES芯片，所述ONU收发器设有PON 接口、连续下行串行数据差分接口和突发上行发送差分接口，所述 PON接口连接光分配网端光纤，所述连续下行串行数据差分接口连接 所述SERDES片的下行串行数据差分接口 ，所述突发上行发送差分接 口连接所述SERDES芯片上行发送差分接口，所述SERDES芯片还设 有提供接收和发送并行数据接口，所述提供接收和发送并行数据接口 连接所述GTC层；所述GTC层包括FPGA、 SDRAM、 AS配置芯片、 第一连接器和第二连接器，所述FPGA设有物理媒介相关层接口、 SDRAM接口、实现OAM功能的管理控制平面接口、用户平面接口、 JTAG接口和AS配置接口 ，所述SDRAM连接所述FPGA的SDRAM 接口，所述第一连接器连接所述FPGA的JTAG接口，并通过USB Blaster连接PC;所述第二连接器连接所述AS配置芯片，并通过USB Blaster连接PC;所述AS配置芯片连接所述FPGA的串行配置接口； 所述管理控制平面接口包括第三连接器，所述第三连接器设有地址总 线、数据总线和控制信号线，所述第三连接器连接FPGA和16/32位微处理器；所述用户平面接口电路包括以太网控制器芯片和带网络隔
离器的RJ45，所述以太网控制器连接所述FPGA的用户平面接口，所 述RJ45设有单个10/100M以太网业务接口；所述电源管理电路包括 12V转3.3V第一电源芯片、3.3V转2.5V第二电源芯片和3.3V转1.2V 第三电源芯片。
作为优选的一种方案所述的FPGA与LVDS (低电压差分信号) 模块集成，所述LVDS模块实现下行4/16转换、上行16/4转换，并 在FPGA内部实现媒介访问控制(MAC)功能。
作为优选的另一种方案所述FPGA还设有用于用户对语音、视 频和数据业务的处理的扩展以太网业务接口。
作为优选的再一种方案所述FPGA还设有用于暂存上行数据的 扩展SDRAM。
本实用新型的技术构思为采用外置SERDES，与低成本FPGA 十CPU配合，能够有效的降低ONU硬件平台设计成本，实现面向可 编程、可升级的低成本纯数据型光网络单元，满足用户对语音、视频 和数据业务的需求。
本实用新型的有益效果主要表现在1、具有支持下行2.5Gbps、 上行1.25Gbps的线路速率，并且通过配置能实现G.984.2标准所规定 的所有对称和不对称线路速率；2、具有一个10/100M以太网业务接 口，满足用户对语音、视频和数据业务的需求；3、具有连接16/32位 微处理器接口，实现和多种微处理器连接实现OAM功能；4、采用低 成本Cyclone II系列FPGA芯片为核心芯片，有效降低ONU端硬件平 台电路的成本。
图1为现有GPONONU单芯片解决方案结构框图。 图2为本实用新型的结构框图。
图3和图3续(1)为本实用新型的物理媒介相关层电路图； 图4、图4续(1) ~ (5)为本实用新型的GTC层电路图； 图5为本实用新型的用户接口电路图。 图6为本实用新型的管理控制平面接口电路图。 图7为本实用新型的电源管理模块电路图。 图8为本实用新型的上下行信号流程图。
具体实施方式
以下结合附图对本实用新型作进一步描述。
参照图1 图8， 一种基于FPGA设计的GPON ONU系统的硬件平 台，包括物理媒介相关层、GTC层、管理控制平面接口、用户平面接 口和电源管理模块。
所述物理媒介相关层完成信号接收、波分复用、光/电及电/光转 换，提供PON接口和连接GTC层接口 ，包括符合ITU-T G.984.2 B+类标 准的GPON ONU收发器和SERDES芯片，其中所述ONU收发器提供 PON接口 、连续下行串行数据差分接口 、突发上行发送差分接口 ， PON 接口连接光分配网端光纤，连续下行串行数据差分接口连接所述 SERDES片下行串行数据差分接口 ，突发上行发送差分接口连接所述 SERDES芯片上行发送差分接口 ，所述SERDES芯片同时提供接收和发 送并行数据接口连接所述GTC层。
所述GTC层分为成帧子层和适配子层。前者主要实现测距、上行时隙分配、带宽分配、保密和安全、保护倒换等功能，而适配子层主 要实现协议数据单元与用户数据单元的转换，是GPON ONU系统的核
心。主要包括FPGA、 SDRAM、 AS配置芯片、第一连接器和第二连接 器，所述FPGA用于实现媒介访问控制(MAC)功能，是整个系统的核心 部分，其系统实现的关键技术都集中在此模块中，所述FPGA同时提 供物理媒介相关层接口、 SDRAM接口、实现OAM功能的管理控制平 面接口、用户平面接口、 JTAG接口和AS配置接口；所述SDRAM连接 FPGA所提供的SDRAM接口，实现上行突发数据缓存；所述第一连接 器连接FPGA提供的JTAG接口，通过USB Blaster连接PC，实现JTAG 配置FPGA;所述第二连接器连接AS配置芯片，并通过USB Blaster连 接PC，所述AS配置芯片连接FPGA串行配置接口，实现AS方式配置 FPGA。
所述管理控制平面接口主要包括第三连接器，其中所述第三连接 器提供地址总线、数据总线和控制信号线，连接FPGA和16/32位微处理器。
所述用户平面接口电路包括以太网控制器芯片和带网络隔离器的 RJ45，所述以太网控制器连接FPGA所提供的用户平面接口连接，所 述RJ45连接器提供单个10/100M以太网业务接口。
所述电源管理电路包括12V转3.3V第一电源芯片、3.3V转2.5V第 二电源芯片，3.3V转1.2V第三电源芯片。
GPON ONU收发器接收下行2.5Gbps信号，突发发送1.25Gbps上行 信号，并完成光/电和电/光转换，SERDES芯片用于管理ONU端所有高 频信号，下行方向，实现下行2.5Gbps串行数据的串并转换和时钟数据恢复，将下行信号转换成4路622.08Mbps的LVDS信号和1路 622.08Mbps的LVDS时钟信号，上行方向，实现将上行4路311.04Mbps 的LVDS信号禾卩l路311.04Mbps的LVDS时钟信号合成1.25Gbps上行串
行信号。为进一步降低处理速率，禾U用FPGA集成的LVDS模块实现下 行4/16转换、上行16/4转换，并在FPGA内部实现媒介访问控制(MAC) 功能，是整个系统的核心部分，其系统实现的关键技术都集中在此模 块中。管理控制平面高层通过连接器连接微处理器实现OAM功能，用 户平面高层通过FPGA扩展以太网业务接口满足用户对语音、视频和 数据业务的需求。由于上行数据是突发发送，为避免数据丢失在FPGA 上扩展SDRAM (同歩动态随机存储器)用于暂存上行数据。
硬件平台电路如光/电转换、串/并转换、以太网收发等将重点考 虑采用成熟的芯片来实现，而软件部分将重点考虑采用FPGA+CPU 芯片相结合的方法实现，还必须考虑芯片的成本，力求使成本降到最 低限。限于本实用新型，ONU收发器采用OPGP-34-A4B3RD， SERDES 芯片采用SY87725L芯片，FPGA采用EP2C50F484， SDRAM采用 MT48LC4M16A2芯片，以太网控制器采用DM9000A芯片，RJ45采 用HR911105A。
本实施例GPON ONU系统对控制信号处理过程如下 (1)下行接收信号GPONONU收发器(Ul)通过光纤连接光 分配网(ODN)，接收机接收来自ODN的光信号，完成信号的光电转 换，高速串行数字信号经SERDES芯片(U2) CDR电路和4比特串/ 并数据转换器，完成下行信号的时钟数据恢复和串并转换，将高速串 行数字信号解串成4路LVDS并行信号和1路LVDS时钟信号(SDR模式或DDR模式，可通过配置实现)，4路并行信号输入到FPGA( U4 )， 由FPGA的LVDS接收模块完成4/16位宽转换，进一步降低下行信号 速率，便于FPGA内部逻辑单元处理，LVDS时钟信号连接FPGA全 局时钟管脚输入到FPGA内部锁相环进行分频，作为下行并行信号在 FPGA内部处理的同歩时钟。下行并行信号在FPGA内部经帧同步、 下行解扰、FEC解码和BIP校验，然后进行GTC解帧，分离出Payload、 OAM和OMCI帧，Payload经过GEM解帧模块映射成以太网数据， 通过以太网控制器(U7)禾B 10/100M RJ45接口 (J4)将数据发送给 用户，OAM和OMCI帧可通过连接器(J5)发送给微处理器，由微 处理器完成OAM和网管功能。
(2)上行发送信号ONU通过RJ45接口 (J4)接收来自用户的 以太网数据，经GEM成帧模块将以太网数据映射到GEM帧中，适配 后的PDU数据先存储到SDRAM (U6)存储器中(考虑到上行方向过 来的以太网数据流量可能大于整个ONU分配的带宽)，根据上行帧 头处理模块的处理信息再由GTC成帧模块组成GTC帧，并在T-CONT 队列调度模块分配的上行发送时隙内发送，并在发送前进行BIP校验、 FEC编码、上行加扰，由FPGA (U4)的LVDS发送模块完成16/4 位宽转换，四路LVDS数据信号和由FPGA产生的一路LVDS随路时 钟经SERDES芯片(U2) 4比特并/串数据合成器，将四路LVDS信 号和1路LVDS时钟信号合成高速上行串行数据，高速上行串行数据 经GPONONU收发器(Ul)的发射机完成电/关转换由突发发送使能 信号控制完成上行信号的突发发送。
本实施例GPON ONU系统对控制信号处理过程如下(1) 接收监控信号当ONU收发器Ul检测到来自ODN的光
信号，U1-8管脚产生高电平指示信号，输入到U4-D1管脚，使能FPGA 内部下行信号接收模块。
(2) 突发发送使能信号当T-CONT队列调度模块分配的上行 发送时隙起始时间到达，U4-E1产生高电平指示信号，输入到U1-13 管脚，使能ONU收发器的发送机突发发送上行信号。
(3) 0NU收发器复位信号U1-19管脚连接U10-E4管脚，U10-E4 管脚通过产生低电平脉冲，复位ONU收发器。
(4) 12C配置信号U4-E2、 U4-E3分别产生数据和时钟，输入 到U1-18、 Ul-17两个管脚，更改ONU收发器Ul内部EEPROM信
(5) 载波检测信号拨码开关SW1第一开关通道连接LVTTL 转LVPECL芯片U3-7管脚，U3-3管脚连接SERDES芯片U2-62管歩卩， 'T，使能U2时钟数据恢复，"0"禁止U2时钟数据恢复。
(6) 接收频率控制信号拨码开关SW1第二、第三开关通道连 接U2-3、 U2-5管脚，"10"表示下行接收信号为622.08Mbps， "01"表 示下行接收信号为1244.16Mbps， "ll"表示下行接收信号为 2488.32Gbps。
(7) 接收时钟选择信号拨码开关SW1第四开关通道连接U2-63 管脚，"0"表示接收时钟为SDR模式，"1"表示接收时钟为DDR模式。
(8) 发送频率控制信号拨码开关SW1第五、第六开关通道连 接U2-10、U2-14管胆卩，"00"表示上行突发信号为155.52Mbps， "01"表 示上行突发信号为622.08Mbps， "10"表示上行突发信号为1244.16Mbps。
(9) 发送时钟选择信号拨码开关SW1第七开关通道连接U2-24 管脚，"O"表示发送时钟为SDR模式，"1"表示发送时钟为DDR模式。
(10) SERDES参考时钟频率选择U2-15管脚输入"O"选择外部 参考时钟频率77.76MHz，输入'T'选择外部参考时钟频率155.52MHz， 本实施例U2-15管脚通过电阻R30接地，选择外部参考时钟频率为 77.76MHz。
(11) 接收同步信号U10-C1管脚产生高电平脉冲，输入到U2-59 管脚，设置SERDES输出的4位并行数据的字边界。
(12) 链路故障检测信号SERDES芯片U2-18管脚通过NPN 三极管Ql连接绿色发光二极管Dl ，通过NPN三极管Q2和Q3连接 红色发光二极管D2， Dl点亮表示CDR正常工作，D2点亮表是CDR 失锁，链路故障。
(13) FPGA复位信号复位开关SW2连接FPGA复位管脚 U10-B3，按下复位开关，FPGA内部所有寄存器清零。
(14) AS配置频率选择U10-M17、 U10-N17两个管脚决定AS 配置频率，U10-M17管脚通过R82接地，U10-N17管脚连接连接器J6-2 管脚，J6-l管脚通过电阻R83接3.3V电源，J6-3管脚通过电阻R84 接地，当跳线连接J6-l和J6-2， U10-M17、 U10-N17两个管脚为"01"， 选择AS配置频率为20MHz，当跳线连接J6-2和J6-3, U10-M17、 U10-N17两个管脚为"OO"，选择AS配置频率为40MHz。
图3为本实施例的物理媒介相关层电路图(因电路图过大，分解 成两张图)。它包括ONU收发器OPGP-34-A4B3RD (Ul)，接收和发送光信号，并完成光/电和电/光转换；SERDES芯片SY87725L(U2)， 用于实现时钟数据恢复、串/并和并串转换；LVTTL/CMOS到LVPECL 电平转换芯片MC10EPT20DR2(U3);拨码开关(SW1)，用于SERDES 芯片工作模式选择；有源晶振(Xl)，用于为SERDES正常工作提供 参考频率；电容(Cl-C29);电阻(Rl-R32);发光二极管(Dl-D2); 电感(Ll-L5); NPN三极管(Ql-Q3)。
图4为本实施例的GTC层电路图(因电路图过大，分解成七张图)。 它包括FPGA芯片EP2C50F484 (U4); AS配置器件EPCS16 (U5); SDRAM芯片(U6)，用于存储上行突发发送数据；有源晶振(X2)， 为FPGA提供参考时钟；复位开关(SW2)，为FPGA提供复位信号； 连接器Gl)，通过USB Blaster连接PC，实现JTAG配置FPGA;连 接器(J2)，通过USB Blaster连接PC，将程序下载到AS芯片，实现 AS配置；连接器(J3)，选择AS配置方式的配置频率；电容(C30-C78); 电阻(R33-R61);磁珠(L6-L7)。
图5为本实施例的用户接口电路图。它包括以太网控制器芯片 DM9000A (U7); E2PROM芯片93C46 (U8)，用于存储太网控制器 的配置信息；25M无源晶振(Y1)，为太网控制器提供参考时钟； 10/100MRJ45接口 (J4);电容(C79-C93);电阻(R62-R72);磁珠 (L8)。
图6为本实施例的微处理器接口电路图。它主要包括连接器(J5)， 用于连接FPGA和16/32位微处理器。
图7为本实施例的电源管理模块电路图。它包括12V/3.3V电源 芯片LM2676 (U9); 3.3V/2.5V电源芯片LP3874 (U10); 3.3V/1.2V电源芯片LM2832 (Ull);十12V电源接口 (J5);电容(C94-C117); 电阻(R73-R83);功率电感(L9-L10);肖特基二极管(D3-D5);发 光二级管(D6)。
权利要求1、一种基于FPGA设计的GPON ONU系统的硬件平台，其特征在于所述硬件平台包括物理媒介相关层、GTC层、管理控制平面接口、用户平面接口和电源管理模块，其中，所述物理媒介相关层包括符合ITU-T G.984.2B+类标准的GPON ONU收发器和SERDES芯片，所述ONU收发器设有PON接口、连续下行串行数据差分接口和突发上行发送差分接口，所述PON接口连接光分配网端光纤，所述连续下行串行数据差分接口连接所述SERDES片的下行串行数据差分接口，所述突发上行发送差分接口连接所述SERDES芯片上行发送差分接口，所述SERDES芯片还设有提供接收和发送并行数据接口，所述提供接收和发送并行数据接口连接所述GTC层；所述GTC层包括FPGA、SDRAM、AS配置芯片、第一连接器和第二连接器，所述FPGA设有物理媒介相关层接口、SDRAM接口、实现OAM功能的管理控制平面接口、用户平面接口、JTAG接口和AS配置接口，所述SDRAM连接所述FPGA的SDRAM接口，所述第一连接器连接所述FPGA的JTAG接口，并通过USB Blaster连接PC；所述第二连接器连接所述AS配置芯片，并通过USB Blaster连接PC；所述AS配置芯片连接所述FPGA的串行配置接口；所述管理控制平面接口包括第三连接器，所述第三连接器设有地址总线、数据总线和控制信号线，所述第三连接器连接FPGA和16/32位微处理器；所述用户平面接口电路包括以太网控制器芯片和带网络隔离器的RJ45，所述以太网控制器连接所述FPGA的用户平面接口，所述RJ45设有单个10/100M以太网业务接口；所述电源管理电路包括12V转3.3V第一电源芯片、3.3V转2.5V第二电源芯片和3.3V转1.2V第三电源芯片。
2、 如权利要求1所述的基于FPGA设计的GPON ONU系统的硬件平 台，其特征在于所述的FPGA与LVDS模块集成。
3、 如权利要求1或2所述的基于FPGA设计的GPON ONU系统的硬 件平台，其特征在于所述FPGA还设有用于用户对语音、视频和数 据业务的处理的扩展以太网业务接口。
4、 如权利要求3所述的基于FPGA设计的GPON ONU系统的硬件平 台，其特征在于:所述FPGA还设有用于暂存上行数据的扩展SDRAM。
专利摘要一种基于FPGA设计的GPON ONU系统的硬件平台，包括物理媒介相关层、GTC层、管理控制平面接口、用户平面接口和电源管理模块，其中，所述物理媒介相关层包括符合ITU-T G.984.2 B+类标准的GPON ONU收发器和SERDES芯片，所述GTC层包括FPGA、SDRAM、AS配置芯片、第一连接器和第二连接器，所述管理控制平面接口包括第三连接器，所述用户平面接口电路包括以太网控制器芯片和带网络隔离器的RJ45，所述电源管理电路包括12V转3.3V第一电源芯片、3.3V转2.5V第二电源芯片和3.3V转1.2V第三电源芯片。本实用新型能够有效降低GPON用户端设备的成本、适用性强。
文档编号H04Q11/00GK201256443SQ20082016282
公开日2009年6月10日 申请日期2008年8月14日 优先权日2008年8月14日
发明者孟利民, 宏 彭, 曾江波 申请人:浙江工业大学