专利名称：Vsb调制系统中采样时钟的估计和纠正装置的制作方法
技术领域：
本发明涉及一种调制系统中采样时钟的估计和纠正装置。
背景技术：
如图1所示，传统的VSB调制系统中，时钟恢复装置主要包括以下部分A/D采样 器对来自射频接收器中的中频信号进行2倍以上的基带信号速率采样；调制解调将中频采样后的信号恢复成基带信号；抽取滤波器基带信号经过抽取滤波器去除采样的混叠干扰，并根据来自数控振 荡器(NC0)的控制信号产生2倍或则多陪速率的信号给时钟恢复环路；插值滤波器根据数控振荡器估算给出的时钟偏差信息，计算出时钟采样点的正 确数值；匹配滤波器对恢复采样点的数据进行抑制符号间干扰处理，恢复出最佳采样占.
^ \\\ 时钟误差检测一般的系统主要利用多倍符号速率的信息特点，通过采用差分法 来检测出时钟偏差的信息，即通过前后两个符号的差分信息乘以两个符号的中间采样的来 获得时钟信息，主要利用信号内含的形状信息；二阶环路滤波器用来修正时钟偏差信息，主要决定时钟偏差的收敛速度和抖 动；数控振荡器根据环路信息，产生时钟偏差的偏差信息mu值以及产生出基带信号 的采样控制信号Symbol_Xen，其中x代表的是基带信号速率的倍数。上述的技术有以下缺点1.时钟恢复环路信号需要工作在多倍基带符号速率下； 2.由于需要不断的跟踪，时钟收敛速度慢；3.时钟恢复的动态范围小。如图2所示，由于发射端和接收端位于不同的位置，因此他们需要不同的晶振产 生各自的时钟，然后由于器件，工艺的各方面的原因，很难做到发射端和接收端的晶振完全 一样，因此发射端和接收端的采样时钟存在偏差。如图所示接收端理想的采样时刻点位 (…，-4T，-3T，-2T，-T，0，T，2T，3T，4T，…)，而实际系统中，由于晶振的不匹配，从而导致接 收端的采样时刻为(…，-4T’，-3T’，-2T’，-T’，0，T’，2T’，3T’，4T’，…)，实际采样时刻点 与理想采样时刻点存在不同的偏差。
发明内容
本发明所要解决的技术问题是提供一种快速实现采样时钟频率同步的单载波采 样时钟的估计和纠正装置。为了解决以上技术问题，本发明提供了一种VSB调制系统中采样时钟的估计和纠 正装置，包括A/D采样器，将来自模拟接收端的中频信号转换成数字信号，采样频率大于 基带信号速率的两倍；采样后的信号经过插值滤波器，恢复出采样点的正确值并将恢复后 的信号降采样符号速率的正整数倍；插值滤波器的输出通过调制解调器下变频到基带信号，并将基带信号速率降采样到一倍符号速率；匹配滤波器，用于将基带信号恢复出最大信 噪比信号；匹配滤波器输出的基带信号I，Q两路信号通过时钟误差检测来估算时钟误差信 息.即将配滤波器出来的I，Q两路信号与训练序列进行相关运算，然后将前一个训练序列 的相关值与后一个训练序列的相关值作共轭相乘，时钟偏差信息近似等于共轭相乘后的相 位，从而获得时钟偏差信息；时钟误差检测出来的时钟误差信号通过环路滤波器和数字控 制振荡器NC0后，产生插值滤波器的插值时刻信息和采样控制信息。本发明的有益效果在于其实现简单，能够处理收发采样时钟频率有很大偏差的 信号，可以快速实现采样时钟频率同步，且时钟恢复工作在一倍基带速率下。
下面结合附图和具体实施方式
对本发明作进一步详细说明。图1是现有的VSB调制系统中时钟恢复装置示意图；图2是现有的VSB调制系统中发射端和接收端的采样时钟存在偏差的示意图；图3是发射端发射重复的训练序列符号示意图；图4是发射端发射的训练序列为PN255序列的结构示意图；图5是本发明实施例的VSB调制系统中时钟恢复装置示意图；图6是利用训练序列相关后出来的相位信息估算出时钟偏差的示意图。
具体实施例方式如前所述，传统的VSB调制系统中，时钟恢复实际采样时刻点与理想采样时刻点 存在不同的偏差.因此，时钟恢复的目的就是快速，准确的把时钟偏差信息补偿回去.由于 传统利用接收信号内在波形特性，采用无数据辅助(即盲估计法)且工作在多倍时钟速率 的时钟恢复环路的方法存在收敛速度慢，工作频率高的缺点，本发明提出了一种基于训练 序列的快速收敛方法。1.发射端需要发射重复的训练序列符号，如图3所示，x2(n)的数据和xl (n)部分 的数据一致。2.在接收端，利用两个已知的训练序列的相关值的相位差，包括了载波频率的偏 差，采样时钟频率的偏差和相位噪声引入的相位差。在相位噪声和载波频率的偏差所引入 的相位可以确定或可以估计的情况下，利用相关值的相位差可以估计采样时钟频率的偏 差，用估计值去修正NC0的频率，然后在闭环系统中修正时钟偏差的影响，下面以发射端发射的训练序列为PN255序列为例进行说明，其生成多项式和结构 如图4所示生成多项式g(x)= X8+X4+X3+X2+l接收端时钟恢复环路步骤如图5所示A/D采样以大于N (本实施中N = 3)倍基带的速率进行采样，将来自模拟接收端的 中频信号转换成数字信号；插值滤波器接收到数字中频信号通过插值滤波器恢复出采样时刻的正确值(其 中插值滤波器的插值时刻信息来自数控振荡器的产生mu值)，然后通过N(本实施中N = 3)倍的符号率的控制信号symbolNen，将信号速率降采样到符号率的N (本实施中N = 3)
4倍；通过数字调制器，将信号下边频到基带信号，并过通过一倍符号率控制信号 Symbol_en，将基带信号速率降采样到一倍符号速率，以便于时钟恢复环路的设计；基带信号通过匹配滤波器，恢复出最大信噪比信号；匹配滤波器出来后的I/Q两路信号进入到时钟检测模块，通过利用训练序列相关 后出来的相位信息估算出时钟偏差的大小，其检测方法如图6所示匹配滤波器出来I/Q两路信号位x (n)的实部和虚部，通过相关器和训练序列，如 PN255做相关运算.基于发射端训练序列重复的缘故，可将前一个训练序列的相关值与后一个训练序 列的相关值作共轭相乘，时钟偏差信息近似等于共轭相乘后的相位，从而获得时钟偏差信 息.具体实施时，将相关后的信号延迟N，N = 255，即延迟255个符号时间长度；然后将延 迟后的相关值和没有延迟的相关值作共轭相乘，时钟偏差信息近似等于虚部除以实部，从 而获得时钟偏差信息；时钟偏差信息通过一阶环路，提高偏差信息的准确度；一阶环路输出的时钟信息，通过修正数控振荡器(NC0)的频率，然后产生N(本实 施中N = 3)倍和一倍的符号率控制信号symbol_Nen，symbol_en,以及插值时刻信号mu.时钟偏差所产生的影响通过闭环补偿；为了提高估算的准确性，可以通过多估计几帧的时钟偏差信息，将最后估计出来 的值作为NC0的修正频率因子。以上通过实施例，对本发明进行了详细的说明，但这些并非构成对本发明的限制。 在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视 为本发明的保护范围。
权利要求
一种VSB调制系统中采样时钟的估计和纠正装置，其特征在于，包括A/D采样器，将来自模拟接收端的中频信号转换成数字信号，采样频率大于基带信号速率的两倍；采样后的信号经过插值滤波器，恢复出采样点的正确值并将恢复后的信号降采样符号速率的正整数倍；插值滤波器的输出通过调制解调器下变频到基带信号，并将基带信号速率降采样到一倍符号速率；匹配滤波器，用于将基带信号恢复出最大信噪比信号；匹配滤波器输出的基带信号I，Q两路信号通过时钟误差检测来估算时钟误差信息.即将配滤波器出来的I，Q两路信号与训练序列进行相关运算，然后将前一个训练序列的相关值与后一个训练序列的相关值作共轭相乘，时钟偏差信息近似等于共轭相乘后的相位，从而获得时钟偏差信息；时钟误差检测出来的时钟误差信号通过环路滤波器和数字控制振荡器NCO后，产生插值滤波器的插值时刻信息和采样控制信息。
2.如权利要求1所述的VSB调制系统中采样时钟的估计和纠正装置，其特征在于采样 时钟误差所产生的影响通过闭环补偿。
3.如权利要求1所述的VSB调制系统中采样时钟的估计和纠正装置，其特征在于，所述 时钟误差检测和数控振荡器之间的环路滤波器为一阶环路滤波器，用于提高时钟偏差信号 的精确度。
4.如权利要求1所述的VSB调制系统中采样时钟的估计和纠正装置，其特征在于，通过 估计两帧以上的时钟偏差信息，将最后估计出来的值作为数控振荡器的修正频率因子。
全文摘要
本发明公开了一种VSB调制系统中采样时钟的估计和纠正装置，包括A/D采样器，将模拟信号转换成数字信号；插值滤波器，恢复出正确的采样时刻的值并信号降采样到基带信号符号率的正整数倍；调制解调器；匹配滤波器；时钟误差检测，将匹配滤波器出来的I，Q两路信号和训练序列做相关运算，然后将前一个训练序列的相关值与后一个训练序列的相关值作共轭相乘来获得时钟偏差信息；数控振荡器，产生插值滤波器的插值时刻信息。VSB调制系统中采样时钟误差所产的影响通过闭环来补偿。本发明可以快速实现采样时钟频率同步。
文档编号H04L27/06GK101854320SQ200910057008
公开日2010年10月6日 申请日期2009年3月31日 优先权日2009年3月31日
发明者倪小英, 聂红儿 申请人:天际微芯(北京)科技有限公司;普然技术公司