一种实现交织与解交织复用的装置及方法

文档序号:7700685阅读:187来源:国知局
专利名称:一种实现交织与解交织复用的装置及方法
技术领域
本发明涉及无线通信技术领域,具体涉及一种实现交织与解交织复用的装置及方 法。
背景技术
多输入多输出(Multiple-InputMultiple-Output, ΜΙΜΟ)与正交频分复用 (Orthogonal Frequency-Division Multiplexing, OFDM)技术的结合被认为是提高下一 代无线通信系统速率的最有效的方法,该技术能在不增加带宽的情况下成倍地提高通信 系统的容量和频谱利用率。最新的无线通信标准普遍采用了 MIMO OFDM技术,比如IEEE 802. Iln, 802. 16e, 3GPPrelease 8 (LTE)等。在高吞吐率的无线通信中,交织被广泛用于抵 抗信道的记忆特性以及提高信道编码的纠错性能。发送端编码数据比特经过交织深度为一 个OFDM符号编码比特数的分组交织装置来分散错误的突发结构;接收端,数据译码前经过 相应的解交织装置恢复交织前顺序。现有的通信标准通常采用公式来定义分组交织的置换规则。IEEE802. lla/g, 802. 16d/e以及HiperLAN/2等标准中的分组交织均进行2次规则相同的数据置换。第一次 置换使相邻的比特映射到不相邻的数据子载波上;第二次置换使相邻的编码比特被交替映 射到星座的高有效位和低有效位比特,以避免连续低可靠性比特的存在。IEEE 802. Iln的信道交织在上述两次置换的基础上增加了一次频率旋转置换,以 减小MIMO相邻编码数据流比特之间的相关性。以k,i,j,r分别表示置换前以及经第一、 二、三次置换后的数据顺序,各置换规则定义如式(1) (3)所示。
(1)其中k = 0,
表示每符号编码比特数,Ncol表示交织 矩阵的列数,分为13,16和18三种模式。Nm = Nrapss (iss)/N·表示交织矩阵的行数。mod 与floor分别表示取模和下取整运算。
(2) 其中
)由每个子载波的编 码比特数Nbpscc (iss)确定。
(3)
_ 1 ] 其中
,Nkqt 表示频率旋转因子,在 IEEE 802. Iln 标准中 的20MHz和40MHz带宽模式下其取值分别为11和29。解交织的过程同样经过三次数据置换,依次为交织置换的逆变换过程,具体的置 换公式如(4)-(6)所示。
(4) i = S (iss) X floor (j/s (iss)) + (j+(5)floor (NcolX j/Ncbpss (iss))) mods (iss)k = NcolXi-(Ncbpss (iss)_l) X floor (i/N丽) (6)上述分组交织装置与解交织装置的实现方法主要有查找表和地址产生两种。查找 表方法的原理简单并且可广泛用于各种类型的交织器设计。然而,该方法需要存储每一种 交织模式的所有读、写地址,所以当交织模式较多时硬件开销很大。比如在802. Iln标准 中交织与解交织均有36种不同模式,4X4天线的MIMO收发机同时需要4个交织装置以及 4个解交织装置,采用查找表实现,一共需要680960比特的地址ROM开销。对于多模式的交织装置与解交织装置,采用地址产生的方法实现能够有效减少硬 件开销,但需要根据置换公式设计相应的地址产生装置。从上述三次置换的规则公式可以 看出直接地址计算过程复杂不利于硬件实现。因而,为了解决MIMO OFDM无线收发机中多模式的交织装置与解交织装置的硬件 开销大,地址产生计算复杂不利于硬件实现的问题,需要提出一种低硬件复杂度的交织与 解交织复用的实现方法及装置。

发明内容
(一)要解决的技术问题本发明的主要目的是提出一种实现交织与解交织复用的装置及方法,以满足MIMO OFDM无线收发机对交织装置与解交织装置多模式,低硬件开销,低功耗以及高吞吐率的要 求。( 二 )技术方案为达到上述目的的一个方面,本发明提供了一种实现交织与解交织复用的装置, 该装置包括数据控制部件101,用于控制交织解交织的数据流,当检测到输入交织数据后向地 址控制部件103请求写地址,并产生单端口 RAM部件(104、105)的片选信号以及读写使能 信号,将输入的交织数据按一定的时序输出到单端口 RAM部件(104、105);地址产生装置102,用于在收到地址控制部件103产生的写、读地址请求信号时根 据对应的模式产生写、读地址;地址控制部件103,用于根据交织与解交织标志产生地址请求信号并分配地址给 单端口 RAM部件(104、105),实现交织与解交织模式的切换;单端口 RAM部件(104、105),用于实现交织数据的乒乓写、读操作,消除交织连续 符号数据的等待延时,使MIMO收发机系统实现数据流水化。上述方案中,所述地址产生装置102包括常量查找表部件201,用于存储各交织模式所需的常量;写地址产生部件202,用于在收到写地址请求时产生交织第一次置换公式生成的 地址序列;读地址产生部件203,用于在收到读地址请求时产生解交织第一、二次置换公式生 成的地址序列。上述方案中,所述常量查找表部件201存储的各交织模式所需的常量至少包括交织矩阵的行数Nm、交织矩阵的列数N·、交织深度Nrapss、旋转偏移量r0t_0fTSet以及各循 环移位寄存器的初始值。上述方案中,所述常量查找表部件201通过简单的选择开关实现,写地址由基址 加交织矩阵行数Nm的方法实现,当一行地址产生完后,写地址置为当前行计数器的值。上述方案中,所述写地址产生部件由一个加法器、一个基地址计数器、两个选择器 以及一些简单的控制逻辑门构成;写地址生成部件的行为与交织第一次置换公式一致;写 地址通过初始地址自增交织矩阵行数Nm的方法实现;设置一个行计数器,当一行地址产 生完后,地址赋值为行计数器的值。上述方案中,所述读地址产生部件由一个加法器、四个选择器、一个计数器、8比 特的循环移位寄存器以及一些简单的控制逻辑门构成;读地址生成部件的行为与解交织第 一、二次置换公式一致;读地址由基地址加偏移量实现,不同模式下基地址的初始值通过解 交织第一次置换公式计算并预先存储在常量查找表中;通过设置行、列方向的循环移位寄 存器确定地址在交织置换表中的位置,从而根据对应的模式选择每个地址的偏移量。上述方案中,所述单端口 RAM部件的深度为648,数据位宽可根据系统软判决需求 调整。为达到上述目的另一个方面,本发明提供了一种实现交织与解交织复用的方法, 该方法根据无线收发机中收、发时分以及交织与解交织互逆的特性,通过在地址控制部件 中控制地址请求信号,实现交织与解交织复用所需的读、写地址互换;并将收发机中的收、 发数据链路的交织操作与解交织操作共用一个模块,实现交织与解交织的置换存储RAM、地 址产生装置以及数据控制部件的全复用。上述方案中,该方法通过控制地址请求信号从而实现交织与解交织复用所需的 写、读地址互换,并通过分离交织数据置换操作,利用交织的第一次置换的生成序列作为写 地址,利用解交织的第一次置换和第二次置换的生成序列作为读地址,降低地址产生的硬 件实现复杂度。上述方案中,所述交织的第一次置换为使相邻的比特映射到不相邻的数据子载波 上的置换;所述解交织的第一次置换为交织中定义的第三次置换的逆过程,解交织的第二次 置换为交织中定义的第二次置换的逆过程,因而可通过上述分离操作的方法完成交织所需 的三次置换;该交织中定义的第二次置换是使相邻的编码比特被交替映射到星座的高有效位 和低有效位比特,以避免连续低可靠性比特的存在;该交织中定义的第三次置换为频率旋转,以减小MIMO相邻编码数据流比特之间 的相关性。(三)有益效果本发明提供的这种低硬件复杂度的交织与解交织复用的实现方法及装置,解决了 无线收发机中采用传统方法实现多模式交织装置与解交织装置硬件开销大的问题。提出的 基于加法器及循环移位寄存器的地址产生装置结构,消除了地址产生所需的所有乘法、除 法以及取模运算,结构简单。利用本发明可设计出多模式、高吞吐率、低硬件开销、低功耗的 交织与解交织装置,广泛适用于IEEE 802. lln/a/g,802. 16d/e以及HiperLAN/2等标准。


图1是传统的MIMO OFDM无线收发机的基带框图;图2是本发明中提出的交织与解交织复用的MIMO OFDM无线收发机基带框图;图3是本发明中提出的交织与解交织复用装置的结构框图;图4是直接算术计算的方法产生交织地址的原理图;图5是本发明中提出的交织写地址表;图6是本发明中提出的在BPSK及QPSK模式下无频率旋转时的交织读地址表;图7是本发明中提出的在16QAM模式下无频率旋转时的交织读地址表;图8是本发明中提出的在64QAM模式下无频率旋转时的交织读地址表;图9是本发明中提出的地址产生装置框图;图10是本发明中提出的多模式写地址生成部件电路结构图;图11是本发明中提出的多模式读地址生成部件电路结构图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照 附图,对本发明进一步详细说明。图1给出了传统的MIMO OFDM无线收发机的基带框图。在数据发送链路,编码数据 经过分支部件分配到各交织装置,交织装置对数据进行交织置换后输出数据到映射部件。 在数据接收链路,映射装置的输出数据输入到解交织装置,解交织装置对数据进行解交织 置换以恢复交织前数据顺序。从图中可以看出MIMO收发机中需要的交织装置与解交织装 置与空间编码数据流的数目成正比。通常无线收发机的收、发为时分且交织与解交织具有互逆的特性,比如IEEE 802. lla/g/n收发机,IEEE 802. 16d/e收发机,HiperLAN/2收发机等。对此,本发明提出 一种如图2所示的交织与解交织复用装置,通过在收发机的收、发数据链路共用该装置实 现交织与解交织的置换存储RAM、地址产生装置以及数据控制装置的复用,从而减少MIMO OFDM收发机中交织与解交织约一半的硬件开销。图3给出了本发明提出的实现交织与解交织复用的装置的结构框图。该装置由数 据控制部件101,地址产生装置102,地址控制部件103以及单端口 RAM部件(104、105)组 成。其中,数据控制部件101用于控制交织解交织的数据流,当检测到输入交织数据后向地 址控制部件103请求写地址,并产生单端口 RAM部件(104、105)的片选信号以及读写使能 信号,将输入的交织数据按一定的时序输出到单端口 RAM部件(104、105)。地址产生装置 102用于在收到地址控制部件103产生的写、读地址请求信号时根据对应的模式产生写、读 地址。地址控制部件103用于根据交织与解交织标志产生地址请求信号并分配地址给单端 口 RAM部件(104、105),实现交织与解交织模式的切换。单端口 RAM部件(104、105)用于实 现交织数据的乒乓写、读操作,消除交织连续符号数据的等待延时,使MIMO收发机系统实 现数据流水化。单端口 RAM部件的深度为648,数据位宽可根据系统软判决需求调整。本实施例中采用了单端口 RAM,相对双端口 RAM能够减少系统开销。但单端口 RAM 只有一套地址,在地址控制部件中需要引入一些简单的控制逻辑,在实施时也可采用双端口 RAM。在本发明提出的交织与解交织复用装置中,多模式的交织与解交织是通过地址产生 装置实现而不需要修改或增加其他任何模块,因而低硬件复杂度的地址产生是整个交织与 解交织复用装置实现的关键。图4给出了直接算术计算的方法产生交织地址的原理图。从图中可以看出计算过 程涉及过多的乘法、除法以及取模运算,不利于硬件实现。对此,本发明提出一种分离交织 数据置换操作的方法,从而降低地址产生的硬件实现复杂度。具体包括利用交织第一次置 换的生成序列作为写地址,利用解交织的第一、二次置换的生成序列作为读地址。基于上述分离置换操作的方法,采用MATLAB分析交织第一置换公式可得出写 地址表如图5所示。图中箭头所指方向为写地址顺序方向,即写地址依次为0,2Ν_,
3NEOff,.......图6,7,8为不同映射下无频率旋转时的读地址表,图中箭头所指方向为地
址顺序方向。图6代表BPSK与QPSK映射方式下读地址规则,数据无位置交换。图7代表 16QAM映射方式下的读地址规则,图中灰色区域为该映射方式下读地址规则的最小重复单 元,部分地址进行了加、减1操作。图8代表64QAM映射方式下的读地址规则,图中灰色区 域为该映射方式下读地址规则的最小重复单元,部分地址进行了加、减1或2操作。频率旋 转可简单的通过改变读地址的起始位置实现,具体在地址产生装置设计时说明。本发明提出的多模式的交织与解交织地址产生装置结构框图如图9所示,包括常 量查找表部件201,写地址产生部件202以及读地址产生部件203。其中,常量查找表部件201用于存储产生写、读地址时所需的常量,包括各模式下 的交织矩阵的行数N_,交织矩阵的列数N·,交织深度Ncbpss,旋转偏移量r0t_0fTSet以及 各循环移位寄存器的初始值。常量查找表部件201具体通过选择器实现。写地址产生部件202用于在收到写地址请求时产生交织第一次置换公式生成的 地址序列。图10是本发明中提出的多模式写地址生成部件电路结构图。图中加法器301 用于实现地址自增交织矩阵的行数Nrow,不同模式下Nm的大小不同,具体的值由常量查找 表部件201给出。加法器301输出到选择器302,选择器302用于当一行地址产生完后将地 址赋值为行计数器304的值。选择器302输出到选择器303,选择器303用于根据写地址请 求信号开始产生写地址,303输出的写地址输入到寄存器305寄存。图10中的电路行为与 交织的第一次置换公式一致,优化了公式中的所有乘法、除法以及取模运算。读地址产生部件203用于在收到读地址请求时产生解交织第一、二次置换公式生 成的地址序列。图11是本发明中提出的多模式读地址生成部件电路结构图。图中407与 408均为循环移位寄存器,用于确定当前地址在读地址规则最小重复单元中的位置。图7与 图8中标记的灰色区域分别16QAM以及64QAM映射模式下写地址偏移规则最小重复单元。 那么对于64QAM映射方式,设置两个3比特的循环移位寄存器rOW_flag_64qam以及col_ flag_64qam即可。对于16QAM映射方式,设计两个1比特的行列标志row_flag_16qam以及 col_flag_16qam即可。从图6可以看出在BPSK和QPSK映射方式下读地址的偏移量为0。 移位寄存器407以及408作为选择器401,402的开关控制信号,输出偏移量给选择器403。 以系统映射模式作为选择器403的开关控制信号,输出最终的偏移量给加法器404。写地 址采用基地址加偏移量的方式产生,基地址通过计数器406产生,计数器406的初始值为旋 转偏移量rotjfTset。加法器404用于实现基地址与偏移量相加并将结果输出到选择器 405。选择器405用于根据读地址请求信号开始产生读地址。图11中的电路行为与解交织的第一、二次置换公式一致,优化了公式中的所有乘法、除法以及取模运算。对上述实施例采用Verilog HDL描述,并进行了 FPGA以及ASIC实现。该实现可进 行36种不同的交织与解交织操作,满足IEEE 802. Iln标准的全部77种调制编码方式下的 交织与解交织要求。在Quartus II 8. 0中使用Stratix II EP2S60F672C3器件综合的最 大时钟频率fmax为321. 34MHz。当数据位宽为3时,使用的组合逻辑资源为177,寄存器资 源为171,存储资源为2X648X3比特。在SMIC(中芯国际集成电路制造有限公司)0. 13um 1.08V 1P6M CMOS工艺下其电路面积为0. 0649mm2,最高工作频率为350MHz,在160MHz以 350MHz工作频率下其功耗分别为4. 18mff与9. 27mW。以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详 细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡 在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保 护范围之内。
权利要求
一种实现交织与解交织复用的装置,其特征在于,该装置包括数据控制部件(101),用于控制交织解交织的数据流,当检测到输入交织数据后向地址控制部件(103)请求写地址,并产生单端口RAM部件(104、105)的片选信号以及读写使能信号,将输入的交织数据按一定的时序输出到单端口RAM部件(104、105);地址产生装置(102),用于在收到地址控制部件(103)产生的写、读地址请求信号时根据对应的模式产生写、读地址;地址控制部件(103),用于根据交织与解交织标志产生地址请求信号并分配地址给单端口RAM部件(104、105),实现交织与解交织模式的切换;单端口RAM部件(104、105),用于实现交织数据的乒乓写、读操作,消除交织连续符号数据的等待延时,使MIMO收发机系统实现数据流水化。
2.根据权利要求1所述的实现交织与解交织复用的装置,其特征在于,所述地址产生 装置(102)包括常量查找表部件(201),用于存储各交织模式所需的常量;写地址产生部件(202),用于在收到写地址请求时产生交织第一次置换公式生成的地 址序列;读地址产生部件(203),用于在收到读地址请求时产生解交织第一、二次置换公式生成 的地址序列。
3.根据权利要求2所述的实现交织与解交织复用的装置,其特征在于,所述常量查找 表部件(201)存储的各交织模式所需的常量至少包括交织矩阵的行数Nrow、交织矩阵的列 数Nm、交织深度Ncbpss、旋转偏移量r0t_0fTSet以及各循环移位寄存器的初始值。
4.根据权利要求2所述的实现交织与解交织复用的装置,其特征在于,所述常量查找 表部件(201)通过简单的选择开关实现,写地址由基址加交织矩阵行数Nrow的方法实现,当 一行地址产生完后,写地址置为当前行计数器的值。
5.根据权利要求2所述的实现交织与解交织复用的装置,其特征在于,所述写地址产 生部件由一个加法器、一个基地址计数器、两个选择器以及一些简单的控制逻辑门构成;写 地址生成部件的行为与交织第一次置换公式一致;写地址通过初始地址自增交织矩阵行数 Neow的方法实现;设置一个行计数器,当一行地址产生完后,地址赋值为行计数器的值。
6.根据权利要求2所述的实现交织与解交织复用的装置,其特征在于,所述读地址产 生部件由一个加法器、四个选择器、一个计数器、8比特的循环移位寄存器以及一些简单的 控制逻辑门构成;读地址生成部件的行为与解交织第一、二次置换公式一致;读地址由基 地址加偏移量实现,不同模式下基地址的初始值通过解交织第一次置换公式计算并预先存 储在常量查找表中;通过设置行、列方向的循环移位寄存器确定地址在交织置换表中的位 置,从而根据对应的模式选择每个地址的偏移量。
7.根据权利要求1所述的实现交织与解交织复用的装置,其特征在于,所述单端口RAM 部件的深度为648,数据位宽可根据系统软判决需求调整。
8.一种实现交织与解交织复用的方法,其特征在于,该方法根据无线收发机中收、发时 分以及交织与解交织互逆的特性,通过在地址控制部件中控制地址请求信号,实现交织与 解交织复用所需的读、写地址互换;并将收发机中的收、发数据链路的交织操作与解交织操 作共用一个模块,实现交织与解交织的置换存储RAM、地址产生装置以及数据控制部件的全2
9.根据权利要求8所述的实现交织与解交织复用的方法,其特征在于,该方法通过控 制地址请求信号从而实现交织与解交织复用所需的写、读地址互换,并通过分离交织数据 置换操作,利用交织的第一次置换的生成序列作为写地址,利用解交织的第一次置换和第 二次置换的生成序列作为读地址,降低地址产生的硬件实现复杂度。
10.根据权利要求9所述的实现交织与解交织复用的方法,其特征在于,所述交织的第 一次置换为使相邻的比特映射到不相邻的数据子载波上的置换;所述解交织的第一次置换为交织中定义的第三次置换的逆过程,解交织的第二次置换 为交织中定义的第二次置换的逆过程,因而可通过上述分离操作的方法完成交织所需的三 次置换;该交织中定义的第二次置换是使相邻的编码比特被交替映射到星座的高有效位和低 有效位比特,以避免连续低可靠性比特的存在;该交织中定义的第三次置换为频率旋转,以减小MIMO相邻编码数据流比特之间的相 关性。
全文摘要
本发明公开了一种实现交织与解交织复用的装置及方法,属于无线通信技术领域。该方法实现了收发机中交织与解交织的置换存储RAM、地址产生装置以及数据控制装置的复用。主要设计技术包括利用交织第一次置换的生成序列作为写地址,利用解交织的第一、二次置换的生成序列作为读地址,以及通过控制地址请求信号达到读、写地址互换。本发明提出一种基于加法器及循环移位寄存器的地址产生装置结构,消除了地址产生所需的所有乘法、除法以及取模运算。利用本发明可设计出高吞吐率、低硬件开销、低功耗的交织与解交织装置,适用于IEEE 802.11n/a/g,802.16d/e以及HiperLAN/2等标准。
文档编号H04L27/26GK101902303SQ200910085920
公开日2010年12月1日 申请日期2009年5月27日 优先权日2009年5月27日
发明者吴斌, 周玉梅, 张振东, 朱勇旭 申请人:中国科学院微电子研究所
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1