专利名称：用于通过经由分组交换网而连接的站产生同步信号的系统的制作方法
技术领域：
本发明涉及经由分组交换网而连接的设备项的同步的领域。本发明更具体地涉及
一种通过经由这种网络而连接的站产生同步信号的系统，该同步信号能够用于对远程设备项进行同步。
背景技术：
IP网络传输所有类型的信号(数据或视频)的能力方面的进步使得可以将这些网络用作视频工作室的"骨干"架构。这种改变最重要的是因此具有用于传输数据的单个基础结构。然而在过去，若干媒体必须在设备项之间传输不同的信号类型，由IP层提供的复用特性使得有必要减少媒体的数目连接不同设备项的IP网络。 在现有技术中，工作室中的视频设备项(摄像机等)的同步是通过传送常被称为"Genlock"或"Black burst"的同步信号来实施的。例如，同步锁相(Genlock)信号包括来自图像起始处的信息，每40ms重复一次；以及来自线路起始处的信息，每64 s重复一次。同步信号的波形是在网络上传送的图像的格式的函数。例如，对于高清晰度图像，同步信号具有三级形式(-300mV、0V、+300mV)。 当同步信号被路由到要由专用的同轴电缆进行同步的不同设备项时，确保无抖动的恒定传送时间。根据这样的信号，所有设备项能够重新构造专用于其功能的定时时钟，这保证了其机能与所有连接至同一网络的设备严格同相。例如，由同步锁相信号进行同步且在专用同轴电缆上旋转的两个摄像机均产生具有不同内容但彼此严格同频且同相的视频。
由IP网络/以太网带来的已知缺点是其在传送信号过程中引入强抖动，特别是在传送同步信号时。传送持续时间平均来说是恒定地，但对于所传送的每个分组来说是不同的。当通过IP/以太网连接将这样的信号路由到不同设备项用以同步时，该抖动导致由同步信号携带的信息到达设备所需的时间长度的起伏变化。 在现有技术中，对于连接至IP网络的一组设备(例如，摄像机)来说已知的是，设
备在每个摄像机级处重新构造专用于每个摄像机的定时时钟，以克服抖动。这些同步设备
的基本原理是基于接收级处同步信号抖动幅度的高衰减的。这样一来，能够确保连接至网
络的摄像机产生的图像与连接至同一网络的相邻摄像机产生的所有图像严格同相。 在国际PCT申请FR2007/050918中描述了这样的同步设备的示例，这些同步设备
作用于表示非常精确参考时钟信号的程序时钟参考(PCR)信号。将这些数字信号经过网络
发送至摄像机，使得这些摄像机能够在本地重新构造与参考时钟同相的时钟信号。 本发明的一个目的是提出现有技术的这些同步设备的备选设备，以根据由主站生
成的主同步信号和主时钟信号来在从站上产生同步信号和时钟信号，而无需在主站与从站
之间定期地传送专用数字信号。
发明内容
本发明要解决的技术问题是即使主站并不向从站定期传送专用数字信号，也要在经由分组交换网连接至主站的至少一个从站上，产生与主站生成的同步信号和时钟信号 相同的同步信号和时钟信号。 为了这个目的，本发明涉及一种用于由经由分组交换网连接至主站的从站产生同 步信号和时钟信号的系统。主站适于生成主时钟信号频率FM和主同步信号。主同步信号与 主时钟信号同相。从站包括生成从周期信号的主合成单元，该周期信号与主时钟信号同相。
根据本发明的系统的第一个优点在于，该系统实现了在从站上生成同步信号和时 钟信号，而无需在主站与从站之间在网络上交换专用数字信号。 本发明的第二个优点在于，无需为主站配备特定的专用数字数据传送设备仅有 从站包括比现有技术的设备更有优势的特定配置，而在现有技术中，主站包括用于创建被 传送至从站的数字信号的设备。 本发明的第三个优点在于，通过构造，由不同站生成的同步信号和时钟信号具有 相同的特征(精度、抖动)。
参照附图，通过作为示例而提供的对本发明实施例的以下描述，将更好地理解本 发明，在附图中 _图1示出了能够在从站上生成具有相同频率的同步信号的设备的架构；
-图2示出了根据本发明的用于产生同步信号的系统的第一实施例的架构；
-图3示出了根据本发明的用于产生同步信号的系统的第二实施例的架构；
-图4示出了根据本发明的用于产生同步信号的系统的第三实施例的架构。
具体实施例方式
如上所述，在大量活动领域内感兴趣的问题是在从站SA和SB上成功生成具有完
全相同的频率且完全同相的同步信号PIPA、 PIPB和时钟信号CLK_outA和CLK—outB，在这
些活动领域当中特别关注的是用于生成视频内容的视频设备项的同步。 图1示出了三个站点经由分组交换网相连接的一个主站SM和两个从站SA、 SB。
从站SA、 SB例如连接至制作工作室的摄像机(未示出)。在这种情况下，同步信号PIPA、
PIPB和时钟信号CLK_outA、CLK_outB用于对工作室摄像机进行同步，以特别便于每个摄像
机生成的图像之间的转换。 这里由粗虚线表示网络。 在主站SM与从站SA、SB之间交换通过同步层传送的消息。在同步层是IEEE 1588 的情况下，实现该同步层的站中的每一个包括两个1588计数器，第一个计数器被称为"秒 计数器"，第二个计数器被称为"毫微秒计数器"。这些站将同时以依赖于实施方式的精密精 度观察这些计数器的值的改变。 在主站上，主同步信号PIPM是通过观察第一和第二计数器(在同步层是IEEE 1588的情况下)从解码中获得的周期信号。实现相同同步层的任何站都能够产生同步信 号。 主站SM适于从网络层(例如IEEE 1588)生成具有频率FM的主时钟信号CLKM以 及主同步信号PIPM。主同步信号PIPM与主时钟信号CLKM同相。
从站SA、SB包括生成从周期信号TICKSA、TICKSB的主合成装置SM1A、SM1B。周期 信号TICKSA、TICKSB与主时钟信号CLKM同相。当主合成装置SM1A、SM1B是相同的时，周期 信号TICKSA、 TICKSB具有相同的频率。但是相位差A小1 (不能被先验控制)将在不同的 从站SA、 SB上生成的周期信号TICKSA、 TICKSB分离开。 从站SA、 SB还包括次合成装置SM2A、 SM2B，根据其接收到的周期信号TICKSA、
TICKSB来合成时钟信号CLK_outA、 CLK_outB和同步信号PIPA、 PIPB。 次合成装置SM2A、SM2B合成与其接收到的周期信号TICKSA、TICKSB同相的时钟信
号CLK_outA、 CLK_outB和同步信号PIPA、 PIPB。 次合成装置SM2A、 SM2B的功能详述如下 次合成装置SM2A、SM2B包括锁相环PLLA、PLLB、计数器CPTA、CPTB和解码器DECA、 DECB。 环PLLA、PLLB接收周期信号TICKSA、TICKSB并生成时钟信号CLK—outA、CLK—outB。 信号TICKSA、 TICKSB与时钟信号CLK_outA、 CLK_outB同相。 计数器CPTA、 CPTB接收时钟信号CLK_outA、 CLK_outB，并根据范围值来提供计数 信号，该范围值是根据将要进行同步的设备项的视频标准而选择的。例如，对于欧洲视频标 准SD来说，该计数器的范围值对应于270000. 40毫秒的持续时间。解码器DECA、DECB接收 计数信号并提供同步信号PIPA、 PIPB。 锁相环PLLA、PLLB包括比较装置CMPA、CMPB、滤波器LFA、LFB、可配置振荡器VC0A、 VCOB和第一级分频器DIV1A、 DIV1B。 可配置振荡器VC0A、VC0B生成具有频率F的周期信号CLK_outA、CLK_outB。第一 级分频器DIV1A、 DIV1B接收周期信号CLK_outA、 CLK_outB，并生成具有频率F/q的本地周 期信号TICKLOCA、 TICKLOCB，其中q是整数。 比较装置CMPA、 CMPB对本地周期信号TICKLOCA、 TICKLOCB和周期信号TICKSA、 TICKSB进行比较。比较装置CMPA、CMPB生成比较结果ERRA、ERRB，其由滤波器LFA、LFB滤 波，并提供滤波结果ERCA、 ERCB。可配置振荡器VC0A、 VCOB接收滤波结果ERCA、 ERCB。
因此，周期信号TICKSA、TICKSB之间观察到的相位差A小1被传播还在时钟信号 CLK_outA、 CLK_outB之间观察到该相位差。另外，在同步信号PIPA、 PIPB之间观察到相位 差A小2。相位差A小l和相位差A小2是先验不同的。因此，图1中呈现的系统没有解决 所提出的问题。 图2呈现了适于使时钟信号CLK_outA、CLK_outB和同步信号PIPA、PIPB与第二信 号TICKSA、 TICKSB同相的从站SA、 SB的架构。该架构代表本发明的第一实施例。
第一合成装置SM1A、 SM1B包括用于产生与主时钟信号CLKM相同的从时钟信号 CLKSA、 CLKSB的装置TBSA、 TBSB ;以及第二分频级DIV2A、 DIV2B。 有利地，主合成装置SM1A、 SM1B包括第二分频级DIV2A、 DIV2B，接收从时钟信号 CLKSA、CLKSB并生成具有频率FM/p的周期信号TICKSA、TICKSB，其中p是整数，并且所述第 二级DIV2A、 DIV2B由初始化信号RESETA、 RESETB进行初始化。 从时钟信号CLKSA、 CLKSB处于与对于设备项同步而言有用的频率无关的先验频 率。如果考虑的是其中要进行同步的设备项是摄像机的示例，则有用的频率是27MHz。
例如考虑以下情况从时钟信号CLKSA、 CLKSB的频率FM等于100MHz。选择等于
6100的参数值p，使得周期信号TICKSA、TICKSB的频率等于lMHz。可配置振荡器VC0A、VC0B 在这里用于创建频率等于27MHz的时钟信号CLK_outA、 CLK_outB。选择等于27的参数值 P，使得周期信号TICKLOCA、 TICKLOCB的频率等于周期信号TICKSA、 TICKSB的频率，也就是 说在这种情况下为lMHz。 第二级DIV2A、 DIV2B接收从时钟信号CLKSA、 CLKSB并生成周期信号TICKSA、 TICKSB。 当在两个不同的第二级DIV2A、DIV2B处传送从时钟信号(例如CLKSA)时，这两级 DIV2A、DIV2B所生成的周期信号TICKSA、 TICKSB是完全同相的。 但是当两个独立的从时钟信号CLKSA、 CLKSB均提供两个级时，在由这两个第二级 DIV2A、 DIV2B生成的第二周期信号TICKSA、 TICKSB之间观察到相位差A小l。当在所有从 站SA、 SB上都相同的初始化信号RESETA、 RESETB对第二级DIV2A、 DIV2B进行初始化时，该 相位差A小l被消除。 有利地，产生装置TBSA、 TBSB是基于同步层的，该同步层周期性地向网络提供第 一计数器的值和第二计数器的值，以生成从周期信号TICKSA、TICKSB和从时钟信号CLKSA、 CLKSB。 初始化信号RESETA、RESETB可以例如是根据同步层的时间表示创建的。在该时间 表示是IEEE 1588的情况下，可以根据由同步层提供的信息来在所有的站SA、 SB上生成初 始化信号RESETA、 RESETB。例如，通过在预定义的时刻(例如，当秒计数器取值OXABDEDEF 且同时毫微秒计数器取值0X000000时)触发初始化信号RESETA、 RESETB的脉冲。在满足 两个条件的所有时刻，两个级DIV2A、 DIV2B同时被重置为零。初始化信号RESETA、 RESETB 在这种情况下具有等于一秒的周期。该方法具有以下优点使这里使用的时钟信号CLK— outA、CLK_outB同相，以利用与同步层相关联的时钟信号CLKSA、CLKSB、CLKM来控制摄像机 以及更一般地控制视频设备项。有利地，初始化信号RESETA、 RESETB由主合成装置SM1A、 SM1B提供。 当相位差A小1为空时，由第二合成装置SM2A、 SM2B生成的时钟信号CLK_outA、
CLK_outB与周期信号TICKSA、 TICKSB在每微秒处完全同相。 此夕卜，当时钟信号CL_KoutA与CLK_outB之间的相位差A小1为空时，在由两个 不同的从站SA、SB生成的同步信号PIPA和PIPB之间观察到相位差A小2。当在所有从站 SA、 SB上都相同的初始化信号INITA、 INITB对秒计数器CPTA、 CPTB进行初始化时，该相位 差△小2被消除。 有利地，计数器CPTA、 CPTB是由与周期信号TICKSA、 TICKSB同相的初始化信号 INITA、 INITB来初始化的。初始化信号INITA、INITB可以是以与初始化信号RESETA、RESETB相同的方式根据
同步层的时间表示来生成的。例如，在对经过毫微秒计数器零值的通路进行每一次检测时。
该方法具有以下优点使这里使用的同步信号PIPA、 PIPB同相，以利用与同步层相关联的
时钟信号CLKSA、 CLKSB来控制摄像机以及更一般地控制视频设备项。有利地，初始化信号INITA、 INITB由主合成装置SM1A、 SM1B提供。有利地，初始化信号INITA、 INITB与信号RESETA、 RESETB同相。 图2示出了与本发明第二实施例相对应的从站SA， SB的备选架构。
该实施例比前述实施例更简单，这是因为该实施例不需要第二级分频器DIV2A、 DIV2B。 锁相环PLLA、PLLB使用直接根据同步层(例如IEEE 1588)而生成的同步信号。同 步层在所有的从站SA、SB上提供与同步层的时钟同步的同步信号TICKSA、TICKSB。例如，同 步信号TICKSA、 TICKSB具有等于一秒的周期，并且是通过例如经过预定义值的秒和毫微秒 计数器通道来确定的。继续这个示例，选择参数值q等于27000，使得周期信号TICKL0CA、 TICKL0CB的频率等于周期信号TICKSA、 TICKSB的频率，也就是说在这种情况下为1Hz。
图3示出了与本发明第三实施例相对应的从站SA、SB的备选架构。该第三实施例 甚至比上述两个实施例实现起来更简单，这是因为该实施例不需要次合成装置SM2A、 SM2B 外部的初始化信号。 实际上，本发明的第三实施例在于，使用本地周期信号TICKL0CA、 TICKL0CB作为 初始化信号INITA、INITB。这种解决方案能够定期地将计数器CPTA、CPTB —起进行初始化。
有利地，初始化信号(INITA、 INITB)是本地周期信号TICKL0CA、 TICKL0CB。
有利地，主同步信号PIPM和从周期信号TICKSA、TICKSB是根据第一计数器的值而 生成的。 有利地，主时钟信号(CLKM)和从时钟信号CLKSA、CLKSB是根据第二计数器的值而 生成的。
有利地，同步层是IEEE 1588。 在前述文本中将本发明作为示例进行描述。应理解，本领域技术人员能够在不脱 离本专利范围的情况下作出本发明的变型。
权利要求
一种用于在经由分组交换网与主站相连的从站(SA、SB)上产生同步信号(PIPA、PIPB)和时钟信号(CLK_outA、CLK_outB)的系统，主站(SM)适于生成具有频率FM的主时钟信号(CLKM)以及主同步信号(PIPM)，所述主同步信号(PIPM)与所述主时钟信号(CLKM)同相，所述从站(SA、SB)包括生成从周期信号(TICKSA、TICKSB)的主合成装置(SM1A、SM1B)，所述周期信号(TICKSA、TICKSB)与所述主时钟信号(CLKM)同相，其特征在于，所述从站(SA、SB)还包括次合成装置(SM2A、SM2B)，对与信号(TICKSA、TICKSB)同相的同步信号(PIPA、PIPB)和时钟信号(CLK_outA、CLK_outB)进行合成。
2. 根据权利要求1所述的产生系统，次合成装置(SM2A、 SM2B)包括锁相环(PLLA、 PLLB)、计数器(CPTA、 CPTB)和解码器(DECA、 DECB)，环(PLLA、 PLLB)接收周期信号 (TICKSA、TICKSB)并生成时钟信号(CLK_outA、CLK_outB)，计数器(CPTA、CPTB)接收时钟信 号(CLK_outA、CLK_outB)并提供同步信号(PIPA、 PIPB)，其特征在于，计数器(CPTA、CPTB) 是由与周期信号(TICKSA、 TICKSB)同相的初始化信号(INITA、 INITB)来初始化的。
3. 根据权利要求2所述的产生系统，其特征在于，所述初始化信号(INITA、 INITB)由 所述主合成装置(SM1A、SM1B)提供。
4. 根据权利要求2所述的产生系统，所述锁相环(PLLA、PLLB)包括比较装置(CMPA、 CMPB)、滤波器(LFA、LFB)、可配置振荡器(VC0A、VC0B)和第一级分频器(DIV1A、DIV1B)，所 述可配置振荡器(VCOA、VCOB)生成具有频率F的时钟信号(CLK—outA、CLK—outB)，所述第一 级分频器(DIV1A、DIV1B)接收时钟信号(CLK_outA、CLK_outB)并生成具有频率F/q的本地 周期信号(TICKLOCA、TICKLOCB)，其中q是整数，所述比较装置(CMPA、CMPB)对本地周期信 号(TICKLOCA、 TICKLOCB)和信号(TICKSA、 TICKSB)进行比较，所述比较装置(CMPA、 CMPB) 生成比较结果(ERRA、ERRB)，所述滤波器(LFA、 LFB)接收比较结果(ERRA、 ERRB)并生成滤 波结果(ERCA、ERCB)，所述可配置振荡器(VCOA、VCOB)接收校正结果(ERCA、 ERCB)，其特征 在于，所述初始化信号(INITA、 INITB)是本地周期信号(TICKLOCA、 TICKLOCB)。
5. 根据权利要求1至4之一所述的产生系统，所述主合成装置(SM1A、 SM1B)包括用 于产生与主时钟信号(CLKM)相同的从时钟信号(CLKSA、 CLKSB)的装置(TBSA、 TBSB)，其 特征在于，所述主合成装置(SM1A、 SM1B)包括第二级分频器(DIV2A、 DIV2B)，所述第二级 分频器(DIV2A、 DIV2B)接收从时钟信号(CLKSA、 CLKSB)并生成具有频率FM/p的周期信 号(TICKSA、 TICKSB)，其中p是整数，并且所述第二级(DIV2A、 DIV2B)是由初始化信号 (RESETA、 RESETB)来初始化的。
6. 根据结合权利要求5的权利要求2或3之一所述的产生系统，其特征在于，所述初始 化信号(INITA、 INITB)和信号(RESETA、 RESETB)同相。
7. 根据权利要求5或6之一所述的产生系统，其特征在于，所述初始化信号(RESETA、 RESETB)由所述主合成装置(SM1A、SM1B)提供。
8. 根据权利要求5或7之一所述的产生系统，其特征在于，产生装置(TBSA、 TBSB)是 基于同步层的，所述同步层周期性地向网络提供第一计数器的值和第二计数器的值，以生 成从周期信号(TICKSA、 TICKSB)和从时钟信号(CLKSA、 CLKSB)。
9. 根据权利要求8所述的产生系统，其特征在于，所述主同步信号(PIPM)和所述从周 期信号(TICKSA、 TICKSB)是根据第一计数器的值而生成的。
10. 根据权利要求8所述的产生系统，其特征在于，所述主时钟信号(CLKM)和所述从时钟信号(CLKSA、 CLKSB)是根据第二计数器的值而生成的。
11.根据权利要求9或IO之一所述的产生系统，其特征在于，所述同步层是IEEE 1588。
全文摘要
本发明公开了一种用于通过经由分组交换网而连接的站产生同步信号的系统。本发明涉及通过分组交换网而连接的设备项的同步的领域。本发明更具体地涉及一种通过经由分组交换网与主站相连的从站(SA、SB)产生同步信号(PIPA、PIPB)和时钟信号(CLK_outA、CLK_outB)的系统。主站(SM)适于生成具有频率FM的主时钟信号(CLKM)以及主同步信号(PIPM)。主同步信号(PIPM)与主时钟信号(CLKM)同相。从站(SA、SB)包括生成从周期信号(TICKSA、TICKSB)的主合成装置(SM1A、SM1B)，所述周期信号(TICKSA、TICKSB)与主时钟信号(CLKM)同相。根据本发明，从站(SA，SB)还包括对时钟信号(CLK_outA、CLK_outB)和同步信号(PIPA、PIPB)进行合成的次合成装置(SM2A、SM2B)，并且所述时钟信号(CLK_outA、CLK_outB)和所述同步信号(PIPA、PIPB)与信号(TICKSA、TICKSB)同相。
文档编号H04N7/52GK101719818SQ20091021161
公开日2010年6月2日 申请日期2009年7月27日 优先权日2008年7月29日
发明者塞尔日·德弗朗斯, 菲利普·里奥, 蒂埃里·塔皮 申请人:汤姆森许可贸易公司