分布集成录波器母板及并行总线结构的制作方法

专利名称：分布集成录波器母板及并行总线结构的制作方法
技术领域：
本发明属计算机应用领域，涉及计算机处理的高速测量记录系统，特别是并行分布动态大容量录波装置。
背景技术：
动态录波装置是一种数字化的高速测量记录仪器。该仪器能对外部接入的多个快 速变化的相关信号进行不间断的高速同步跟踪采样检测，以捕捉被检测信号的瞬间异常、 突变或某种特定事件的发生，然后按要求对所有关联信号进行实时动态记录和分析。由于 这种仪器能够对多参数系统进行长时间跟踪检测和记录，并自动捕捉和发现被检测系统的 故障或异常，所以在科学研究以及国民经济各领域，特别在电力系统得了广泛的应用。目前 所使用的传统录波器多采用主从、集中式的系统结构。这种系统结构简单，实现容易，但由 于受系统结构的限制，有着不可避免的不足1、可靠性差。由于采用的是一种集中的而非分布的结构，风险非常集中，一旦后台 计算机出现故障，整个系统将无法正常工作。2、整体性能受到系统结构及后台机性能的制约。首先是系统容量的限制。当测量 通道数增加，数据流量增加到一定程度时，前、后台机之间的通信由于带宽的限制而变得阻 塞。其次是单台后台机的计算能力有限。当数据量增加到一定的程度，单台计算机无法完成 实时计算与录波的任务。第三是数据远传受带宽影响。由于所有的录波数据都是通过后台 计算机传送给本地工作站或远端服务器，所以当数据量太大时，也会受到网络带宽的影响。要改变上述的不足，最根本的方法是将原来主从、集中式的结构改变为并行、分布 式结构，即所谓分布录波器装置。而分布录波器装置中各个子录波器是完全独立工作的，除 了采样与数据传输，其计算与录波也是由各个子录波器各自独立完成，因此，如何保证装置 中各个子录波器计算与录波的严格同步是系统设计需要考虑的问题。而采用公共母板及并 行总线，则是既方便分布系统集成，同时又保证数据同步的关键技术。

发明内容
本发明的目的是提供一种母板及并行总线结构，以便于多个子录波器在集成分布 录波装置时能够实现模块式的集中安装，并通过集成于有源母板上的并行总线，使各个独 立，并行工作的子录波器在完成分布计算与分布录波时，保证计算数据的严格同步以及记 录数据的时间精确标记。本发明与本申请人同时申请的《可通过并行总线集成分布系统的单板录波器》和 《基于分布集成录波器并行总线的同步方法》共同构成完整的分布集成录波器系统结构和 方法。本发明的目的是这样达到的分布集成录波装置中各个子录波器共用的母板为有 源母板。在母板上安装有用以实现复杂控制逻辑的大规模集成电路芯片以及插接子录波器 和管理机的总线插槽，同时母板上还集成了一套带控制逻辑的并行总线。装置中各个子录波器上也设置了与母板相适配的并行总线。工作时，各个子录波器通过总线插头依次对应 插接到母板上，并与母板总线联通。所述母板上集成的并行总线包括时钟总线、控制总线、 状态总线、校时总线、复位总线以及电源线。所述控制电路包括看门狗自动侦测与控制信号 切换电路、计算同步控制电路、录波同步控制电路、队列同步控制电路、校时信号处理电路 以及系统复位电路。所述控制总线有7条，状态总线有6条。其中，计算控制线与计算状态 线、队列同步控制线与队列状态线、录波控制线与录波状态线、录值控制线与录值状态线、 定值控制线与定值状态线以及令牌控制线与令牌状态线一一对应，其余一条控制总线是看 门狗控制线。所述校时总线包括内时钟校时与外时钟校时2条信号线。
母板上每个子录波器总线插槽都有自己对应的看门狗自动侦测与控制信号切换 电路，且各插槽的自动侦测与切换电路结构完全相同，看门狗控制线连接到看门狗自动侦 测与切换电路。录波同步控制电路由录波、录值与定值控制3种电路共同构成。同步计算控 制电路由或门及D触发器组成。录值、录波及定值控制电路均由或门及D触发器组成。队 列同步控制电路由与子录波器相对应的2选1多路开关所构成的优先自动切换链路及与门 组成。复位电路分两部分，其中一部分在子录波器上，另一部分在母板上。校时电路也分两 部分，其中一部分在子录波器上，另一部分在母板上。母板上集成了几种通信网络，包括通 信网络总线和相应的控制电路；其中，环网RS485具有优先令牌环控制。母板上设置有总线 扩展插槽，N个母板通过总线扩展电缆连接构成N个母板组成的扩展系统。所述母板上安装的大规模集成电路芯片为在系统可编程(In System Programmable，简称ISP) CPLD器件，型号为LC4512 ；所述子录波器总线插槽有0#_7#共8 个，对应集成的子录波器有0#-7#共8个。所述系统管理机总线插槽有1个，可连接一台嵌 入式管理计算机。所述时钟总线是指由同一个4M晶振源产生并经母板ISP中的分频电路获得的一 套同步时钟，称作系统时钟；同时在子录波器的ISP中，也采用同样的方式产生了一套自己 的同步时钟，称作本地时钟；系统时钟与本地时钟被同时引入到烧制在子录波器ISP中的 自动切换电路的输入端，经过子录波器自动切换电路的切换输出后，再经过脉宽整形电路 以及延迟电路处理，最终被送到子录波器的采样电路以及数字信号处理器DSP与微处理器 ARM的中断输入引脚。所述系统时钟和本地时钟分别有1 OKHz、20mS、IOOmS和IS共4路时钟信号；其中， IOKHz信号用作数据锁存与采样同步信号；20mS脉冲用作DSP到ARM的数据传输同步信号 以及计算分段同步信号；IOOmS时钟用作计算同步与队列同步的参考信号；IS时钟用作队 列同步与时间同步参考信号。所述系统时钟与本地时钟被同时引入到自动切换电路的输入 端，是指系统时钟的4路信号被分别接到2选1多路开关V74158的A0、B0、C0、D0端，本地 时钟的4路信号被分别接到同一 2选1多路开关的A1、B1、C1、D1端，同时本地IOKHz信号 还接到自动切换电路的计数器V74162的计数端，系统IOKHz信号接到同一计数器V74162 的清零端。所述校时总线包括内时钟校时与外时钟校时2条信号线。内时钟校时信号来自系 统中编号最小的子录波器日历时钟的分或秒脉冲输出；外时钟校时信号即GPS校时信号， 来自外接GPS同步时钟的分或秒脉冲输出；这两种校时信号同时输入到烧制在子录波器 ISP中的校时脉冲控制电路，由子录波器自动选择切换，作为子录波器数据标记与日历时钟校时基准。看门狗自动侦测与切换电路由信号前沿检出电路，计数器，R-S触发器，多路开关 以及故障指示电路构成。以0#槽的自动侦测与切换电路来说明0U1、0U2、0TO及0U7构成 信号前沿检出电路，0U3为计数器，0U5及0U12为R-S触发器，0U4为8路2选1多路开关， 0U12、0U13及0U14构成0#槽故障指示电路。 所述计算同步控制电路是指来自各个子录波器的计算同步控制线与状态线通过 总线插头连接到烧制在母板ISP中的计算同步控制电路；其中控制线首先通过各槽所对应 的自动切换电路后，按逻辑“或”的方式连接；计算同步控制电路由或门9U1及D触发器9U7 构成；9U1的输入即来自各个子录波器插槽经过自动切换电路后的计算控制线；其输出接 至D触发器9U7的D端，D触发器9U7的Q端输出则接至各个子录波器插槽的计算状态线。所述录波同步控制电路是指来自各个子录波器的录值控制线与状态线，录波控制 线与状态线以及定值控制线与状态线通过总线插头，分别连接到烧制在母板ISP中的录值 同步控制电路、录波同步控制电路以及定值同步控制电路；其中3种控制线首先通过各槽 所对应的自动切换电路后，然后分组按逻辑“或”的方式连接。录值、录波及定值控制电路均 由或门及D触发器组成，其中，录值控制电路由或门9U2及D触发器9U8组成；录波控制电 路由或门9U3及D触发器9U9组成；定值控制电路由或门9U4及D触发器9U10组成。9U2、 9U3及9U4的输入即分别来自各个子录波器插槽经过自动切换电路后的录值控制线、录波 控制线及定值控制线；其输出分别接至D触发器9U8、9U9及9U10的D端，而D触发器的输 出Q端则分别接至各个子录波器插槽的录值状态线、录波状态线及定值状态线。所述队列同步控制电路由与子录波器相对应的8个2选1多路开关0U11-7U11所 构成的优先自动切换链路及与门9U6组成；其中各个多路开关的A输入端均接至子录波器 插槽经过自动切换电路后的队列同步控制线；而B输入端则接至下一个插槽所对应的多路 开关的输出端Z ;0槽多路开关OUll的输出Z接到与门9U6，与门9U6的输出则分别接至各 个子录波器插槽的队列同步状态线。多路开关受S端控制，S = 0，多路开关输出Z切向A ； 否则Z切向B。所述系统校时电路分为两部分，一部分设计在子录波器上，包括子录波器自身的 日历时钟芯片以及烧制在ISP中的高精度时间标记电路与校时脉冲控制电路；而另一部 分则设计在母板上，包括母板上的外部输入脉冲隔离变换电路及母板ISP中的脉宽整形电 路，以及集成在母板上的系统校时总线与GPS校时脉冲总线这两条信号线。来自子录波器 日历时钟的分或秒校时脉冲输出与外接GPS同步时钟的分或秒脉冲输出被同时送到子录 波器的校时脉冲控制电路，由子录波器自动选择切换，作为子录波器数据标记与日历时钟 校时基准。此外，母板上还集成了一条RS232接收总线，装置中所有子录波器的RS232串口 均可通过插槽连接到母板RS232总线上，接收来自外部设备(GPS)的绝对时间数据。所述系统复位电路分为两部分，一部分设计在子录波器上，由子录波器上的ISP 来实现，其功能包括上电复位、软件看门狗复位、硬件看门狗复位、电源故障复位以及单机 手动复位等；子录波器输出的复位信号同时也通过总线插头的27C引脚送到母板复位总线 上，用来封锁复位过程中对应子录波器自动侦测与切换电路的不确定信号输出。复位电路 的另一部分则设计在母板上，由母板的ISP实现；其功能包括多机手动同步复位以及管理 机或远端复位(软件复位)。多机手动同步复位电路由总复位按钮(Si)，反向门(SUl)，或非门(SU3)，D触发器(SU4)、(SU6)、反向门(SU5)及与门(SU7)组成的脉冲前沿微分电路 以及与门(SU8)、或非门(SUlO)构成；SUlO输出的脉冲连接到母板复位总线上，然后分别经 过各槽的复位三态门0U16-7U16输出；该信号经各槽总线插头的27C引脚连接到各个子录 波器的复位信号脚上，完成复位；管理机复位或远端复位是通过软件控制，由外部I/O输入 脉冲，经过母板ISP中的SU2、SU3以及由SU4-SU7组成的脉冲前沿微分电路，再经SU9、SU10 输出，最后分别经过各槽的复位三态门0U16-7U16输出，复位各个子录波器。所述母板上集成了多种通信网络，是指RS485网络、RS422网络以及SPI同步串行 网络。RS485网是一个环网，主要用来在各个子录波器之间发送和接 收时间信息、录波文 件卷名、各种控制命令及其它共享数据。具有优先令牌环的RS485网络是这样设计的系统 中所有子录波器的RS485串口均通过各自的总线插头连接到母板上并通过母板上的RS485 总线实现互联；其中每台子录波器的RS485端口都是网络中受令牌控制的一个网络接点； 任何时候所有网络节点均能够接收信息；但只有一个具有令牌的节点可以发送信息；任何 时候，网络接点可以通过申请获得令牌，而槽号较小的节点则可以优先获得令牌。RS485网 受烧制在母板ISP中的优先令牌环控制电路的控制。令牌控制电路由串联连接的令牌控制 门0U10-7U10以及并联连接的令牌状态检测门0U15-7U15和反向门MU21构成；每个控制门 的一个输入端连接到母板上对应插槽经过自动切换电路后的令牌控制端，而另一个输入端 则与前一个控制门的输出端相连；该端口同时还连接到各插槽对应的令牌状态检测门的一 个输入端，而令牌状态检测门的另一个输入端则来自令牌状态反馈门MU21的输出。配合令 牌环控制，每台子录波器使用了 3个控制端口，其中ARM的R0W3端口用于输出令牌控制信 号，ROffl端口用于输出RS485传输使能控制信号，EGPI08端口用于接收令牌状态信号。RS422网是一个主从网，主要用来发送各个子录波器的调试信息与错误信息。系统 中所有子录波器的RS422串口均通过各自的总线插头与母板上的RS422总线连接；这些串 口任何时候均处于接收使能状态，可以接收来自管理机的操作命令；但只有一台处于发送 使能状态，可以向管理机发送自身的调试信息或错误信息。具体是哪一台子录波器的RS422 串口处于发送使能状态受RS422输出控制电路控制。输出控制电路由管理机I/O 口、安装 在扩展面板上的拨码开关以及烧制在母板ISP中的译码器74LS138(MU17)组成；其中管理 机I/O或面板拨码开关输出连接到译码器输入端A0、A1、A2 ；译码器的8个输出则分别通过 总线插头连接到0#-7#子录波器RS422 口的发送使能控制端。工作时，通过管理机或面板 拨码开关输出编码号，即可选择使能任意一台子录波器的RS422发送端口。SPI同步串行网分为内网和外网；内网集成在各个子录波器上，主要用作ARM与 DSP、ARM与日历时钟以及ARM与时间标记高速计时电路之间的双向高速通信；这时ARM作 主，DSP、日历时钟或高速计时电路作从；而外网则集成在母板上，主要用作子录波器之间的 双向高速通信，这时0#子录波器作主，1#-7#子录波器作从；具体是选择内网或是外网，以 及选择内网时是选择的那个从对向则由烧制在子录波器ISP中的SPI译码器V74139控制。所述母板上还设置有扩展插槽，N个母板的扩展插槽通过总线扩展电缆按菊花链 方式连接起来，并在排列于末端的扩展电缆插头上插接一个终端插头，便可以构成N个母 板组成的扩展系统。录波、录值、定值与计算控制线及相应状态线的扩展为N个母板上各自的8根录波控制线、录值控制线、定值控制线以及计算控制线的8输入或门通过扩展电缆连接，分别 合成为各自的SxN输入端的或门，或门的输出连接到末端母板相应控制电路D触发器的D 端，而D触发器的输出Q端则通过扩展电缆分别连接到N个母板各自的录波状态线、录值状 态线、定值状态线和计算状态线，这样就形成了一个能够实现8xN台子录波器同步计算与 同步录波的分布录波系统。
队列同步优先链的扩展方法可以用具有0号及1号两个母板的扩展系统来说明。 扩展时，1号母板O号插槽队列同步优先链的输出通过扩展电缆连接到0号母板7号插槽 队列同步切换电路7U11的B输入端；而0号母板0号插槽队列同步切换电路OUll的输出 端则通过扩展电缆连接到1号母板的队列同步状态线；同时1号母板的队列同步状态线通 过扩展电缆连接到0号母板的队列同步状态线。从而将两个母板的队列同步控制链链接 起来，形成一个整体的优先链。于是正常工作时具有16个子录波器的系统将以0号母板0 号子录波器的队列控制线为基准。而如果0号母板0号插槽未插接子录波器或所插接的子 录波器因故停止工作，则系统将以0号母板1号子录波器的队列控制线为基准。依此类推。 由此可见，在通过扩展形成的16插槽系统中，0号母板0号插槽具有最高的优先级别。而1 号母板7号插槽则具有最低的优先级别。RS485网及优先令牌环的扩展方法可以用具有0号及1号两个母板的扩展系统来 说明。扩展时，首先通过扩展电缆将各个母板各自的RS485环网总线连通。至于令牌控制， 可以将0号母板7号插槽令牌环的输出通过扩展电缆连接到1号母板0号插槽令牌环电路 0U15及OUlO的输入端，而1号母板7号插槽令牌环的输出端则通过终端插头11脚短接到 12脚，然后与两个母板的令牌状态线接通，从而将两个母板的令牌环链接起来，形成一个整 体的令牌优先环。于是正常工作时具有16个子录波器的系统中，以0号母板0号子录波器 的令牌优先级别为最高，1号母板7号子录波器的令牌优先级别为最低。系统同步时钟的扩展方法是通过扩展电缆连接，N个母板各自的时钟总线被连 通。这时系统中各个母板的时钟被除能，不能输出时钟信号，只有最后一个插接有终端插头 的母板因其时钟驱动三态门的使能控制端被终端插头中的跳接线短接到高电平，从而被使 能，可以输出时钟信号；该信号将通过总线扩展电缆驱动系统中所有母板的时钟总线，从而 保证整个扩展系统使用统一的同步时钟。本发明具有以下显著的优点1、本发明采用了有源母板和集成总线的方式，将分布与集成结合起来，实现了录 波装置的分布与集成。装置中多个子录波器能独立、并行工作，实现分布采样、分布计算、 分布录波与分布存储。从而有效地拓展了系统的容量与带宽并极大地提高了装置的可靠 性。而由于兼具模块化总线集成的特点，系统中多个子录波器集中插接到同一母板上，并通 过母板上的各种总线实现互联，方便地保证了系统的精确定时以及各子录波器之间工作的 严格同步。也就是说，基于并行总线的分布集成录波装置既具有并行分布系统大容量、高带 宽、低风险的优点，又具有总线集成系统结构简单、便于实现严格同步的优点。将分布与集 成结合起来，是一种创新。2、有源母板和分布集成的总线结构使系统的多个子录波器既通过网络实现互联， 又通过网络独立对外实现数据远传，或通过网络经管理机实现人机交互。分布集成录波器 中多个子录波器在相互联络以及对外联络上关系是对等的。这种多机对等分布式全网络系统结构相对于传统录波器所采用的单站点集中对外联网结构是一种创新。多机对等网既方 便信息共享，又保证数据带宽，为分布集成录波器实现大容量、高带宽与低风险提供了进一 步的保障。3、有源母板和分布集成的总线结构既能保证各个独立工作的子录波器之间数据 计算的严格同步，又满足单台子录波器在数据采样、传输、计算与录波进程之间的异步关联 性。为在“分段计算上保证同步，在分布计算上允许异步”的计算方法奠定了基础。4、本发明可采用分布存储于各个子录波器上的子录波文件构成一个完整的录波 文件，这种分布文件系统的做法也是一种创新。各个子录波器记录的文件大小只是同等容 量传统录波器录波文件的N分之一，N为装置中集成的子录波器数。分布文件系统存取更方 便，存储更安全，且单个子录波文件内容少，标记明确，有利于对系统故障的快速分析和定 位，有效地减少系统的计算量、传输量和存储量，同时方便对故障记录文件的检索和查找。


图1是本分布集成录波器母板总线结构示意图。
图2是本分布集成录波器母板总线逻辑控制电路原理图。
图3是本分布集成录波器母板总线与子录波器的接线示意图。
图4是母板同步时钟与子录波器的同步时钟自动切换电路图。
图5是看门狗自动侦测与控制信号切换电路图。
图6是母板控制线与状态线逻辑控制电路图。
图7是系统校时电路原理图。
图8是母板复位总线及复位电路图。
图9是母板上集成的具有优先令牌的RS485网络图。
图10是母板上集成的RS422网络图。
图11是母板上集成的SPI同步串行网络图。
图12是母板扩展示意图。
图13是单个母板连线示意图。图中“A”表示扩展插头，“B”表示终端插头
图14是多个母板连线示意图，图中，“C”为扩展电缆。
图15是队列同步控制优先链总线扩展示意图。
图16是RS485网及优先令牌环的扩展示意图。
具体实施例方式本实施例以分布集成录波器母板及并行总线结构用于电力系统的动态录波器为 例，各个编号“号”与“#，，释义一致，如0号插槽同0#插槽。在电力系统中使用的动态录波器通常称作电力故障动态录波装置，用于对输电线 路、主变压器或发电机组的各种参数进行不间断测量与分析。在系统参数出现突变、异常或 有满足预先设定条件的事件发生时装置将起动录波，同步记录突变、异常或事件前后的各 种实时测量参数的波形数据，并对录波数据进行分析、计算，判别故障类型和性质，精确定 位故障位置，给出录波报告。同时，装置还通过网络将存储于本地磁盘的录波数据远传至数 据中心，作进一步的分析和处理。如今，动态录波器已经成为电力行业按规定必须安装的一种特殊大型在线监测设备。由于电力系统中所有被测信号之间都存在严格的时间相关性，所以测量时对所有 通道信号必须进行同步采样。而为了保证所捕获的事件或突变的时间关联，装置必须保证 对各通道采样数据的分析和计算的同步，并保证在起动录波后，所记录的各通道的波形数 据在时间上也是同步的。同时，由于电力行业的特殊要求，动态录波器工作时需要对多个参 数进行高速同步采样，并对采集数据进行实时分析、计算和录波。由于测量通道多、采样速 度快、精度高，所以涉及计算、记录、存储与传输的数据量都很大。本发明保证了对所有通道 信号同步采样、各通道采样数据计算的同步，并保证在起动录波后所记录的各通道的波形 数据在时间上也是同步的，完全了满足日益发展的电力行业的需要。参见图1、图2、图3。分布集成录波器系统的各个子录波器共用的母板是有源母板，在母板上安装大规 模集成电路芯片LC4512实现所需的复杂控制逻辑。母板上设置了 8个子录波器总线插槽， 8个子录波器通过总线插头依次对应并行连接在母板上。母板上还设置了 1个管理机的总 线插槽，可连接一台管理计算机，管理机可根据需要选择是否连接。母板上集成的并行总线 实现了子录波器的互联并为所有子录波器提供共用的时钟和电源。集成在系统的可编程芯 片和控制电路为总线提供必要的控制、时序和逻辑。母板上还集成RS485网、RS422网以及 SPI同步串行网用于系统内部通信。母板上集成的总线有①时钟总线母板上共有10KHz、20mS、100mS以及IS等4条时钟信号线。这四种 不同频率的脉冲信号是来自同一个4M晶振源，经母板ISP中的分频电路获得。这些信号通 过母板插接头引至子录波器的ISP中，经过信号自动切换电路及脉宽与延迟处理后，最终 分别连接到采样电路以及数字信号处理器DSP与微处理器ARM的中断输入引脚。为子录波 器的正常工作及整个系统的同步提供保障。②控制线与状态线母板上一共集成了 7条控制信号线与6条状态信号线。其中 除了看门狗控制线以外，剩下的6条控制信号线与6条状态信号线一一对应，分别为计算控 制线与状态线、队列同步控制线与状态线、录波控制线与状态线、录值控制线与状态线、定 值控制线与状态线以及令牌控制线与状态线。看门狗控制线来自子录波器，其状态用来区 分母板某个插接槽上是否插入子录波器模板，以及所插入的子录波器是否工作正常。令牌 信号线则用于母板上集成的RS485串联通信网的令牌控制与接收。其余的5对信号线用来 实现系统同步。其中计算控制线及计算状态线用来实现子录波器计算的分段同步。录波、 录值与定值控制线及状态线用来实现不同数据记录方式下多个子录波器录波的精确同步。 队列同步控制线与状态线用来控制数据队列的同步。③校时总线校时总线包括内时钟校时与外时钟校时2条信号线。内时钟校时信 号又称系统校时信号，它来自系统中编号最小的子录波器日历时钟的分或秒脉冲输出。外 时钟校时信号即GPS校时信号，来自外接GPS同步时钟的分或秒脉冲输出。这两种校时信 号同时输入到子录波器中，由子录波器自动选择切换，作为子录波器数据标记与日历时钟 校时基准。④复位总线母板上集成了一条复位信号线。装置中所有子录波器既可分别单独 复位，也可通过系统复位信号线实现同步复位。系统复位功能包括装置上电复位、软件看门
11狗复位、硬件看门狗复位、电源故障自动复位、单机手动复位、多机手动同步复位以及管理 机或远端复位。⑤电源总线装置配备可自动切换的双电源，并通过母板电源总线向子录波器提 供士5V及士 12稳压电源。参见图4。时钟是分布录波器正常工作与并行同步的基础。装置设计了两套同步时钟。由母 板ISP芯片产生的系统时钟，通过时钟总线提供给装置中所有子录波器共用。由各个子录 波器的ISP芯片产生的本地时钟，仅提供给本子录波器使用。两套时钟采用了完全相同的 结构，其输出信号也完全相同。正常情况下装置中所有子录波器总是使用母板产生的公用 系统时钟。当子录波器单板调试或仅作单板录波器使用脱开母板工作，或者当母板出现故 障，无法提供公用系统时钟子录波器才启用本地时钟。子录波器上的自动识别电路切换系 统时钟或本地时钟。系统时钟与本地时钟的10KHz、20mS、100mS以及1S4条时钟信号线被同时引入到 自动切换电路的输入端。其中系统时钟的4路信号被分别接到2选1多路开关V74158的 AO、BO、CO、DO端。本地时钟的4路信号被分别接到2选1多路开关V74158的Al、Bl、C1、 D1端。同时本地lOKHz信号还接到计数器V74162的计数端，系统lOKHz信号被接到同一计 数器的清零端。工作时，如果存在系统时钟信号，则系统lOKHz信号将不断对计数器清零。 计数器进位端TC输出0，多路开关V74158的S端为0。这时多路开关输出接通0号端口， 即系统时钟信号。如果系统时钟信号消失，计数器V74162的清零端无清零脉冲。这时计数 器接收本地lOKHz脉冲，不断计数却不清零。经过一定时间计数器进位端TC变高并被锁存 在1电平，多路开关的S端变高。于是其输出被切换到1号端口，即输出本地时钟信号。当 系统时钟信号重新出现时，系统时钟的lOKHz信号会立即将计数器清零。于是TC端变低， 多路开关的S端也变低。多路开关的输出切回到0号端口，重新输出系统时钟。无论是系统时钟信号或是本地时钟信号，在经多路开关输出后，还要经过脉宽整 形电路以及延迟电路处理。这些脉冲信号最终被送到子录波器的采样电路以及数字信号处 理器DSP与微处理器ARM的中断输入引脚。lOKHz信号主要用作数据锁存与采样同步信号。 20mS脉冲用作DSP到ARM的数据传输同步信号以及计算分段同步信号。100mS时钟用作计 算同步与队列同步的参考信号。1S时钟用作队列同步与时钟同步参考信号。参见图2、图5、图6。看门狗自动侦测电路自动识别母板对应插槽上是否插接有子录波器以及该子录 波器是否工作正常。切换电路在插槽没有插接子录波器或插接的子录波器因故停机时会自 动将对应子录波器及插槽的相关功能从母板逻辑中切除，使其不至影响其它子录波器的正 常工作及系统同步。母板上每个插槽都有自己对应的自动侦测与切换电路，且各槽的自动 侦测与切换电路结构完全相同。以0槽电路为例，0槽的自动侦测与切换电路由0U1-0U13 构成。0U1、0U2、0TO及0U7构成信号前沿检出电路，0U3为计数器，0TO及0U12为R-S触发 器，0U4为8路2选1多路开关。0U12、0U13及0U14构成0槽故障指示电路。系统上电工作时，0TO输出被置1，0U4输出端Y0-Y7被切到B0-B7输入端。Y0被 强制为1，Y1-Y5被强制为0。如果0号插槽上未插接子录波器，此后看门狗输入端将一直 为高，0U7输出一直为低。0U9输出则一直为高。Y0将保持为1，Y1-Y5将保持为0。或门9U1-9U4的对应输入为0，这相当于将未插接子录波器的插槽除能，使其不影响其它子录波 器的同步控制。同时在上电时，故障指示电路0U12输出也被置1。0U14输出0。或门OT5 输出为0，驱动器ULN2003对应输出为1，系统故障指示灯不亮。如果0号插槽上插接有子录波器，正常工作后子录波器将定时输出1和0交替变 化的看门狗脉冲信号。0U7将输出正脉冲。该脉冲一方面将计数器0U3清零，使得计数输 出端CA0 —直保持为0 ；同时又将0TO置0。于是0U9输出为0，0U4输出端Y0-Y7被切到 A0-A7输入端。0号子录波器将输出各种同步控制信号并参与系统同步工作。如果0号子录波器工作一段时间后出现故障并停机，不再有看门狗脉冲输出，看 门狗信号将固定停留在1或0。无论是那种情况，0U7将固定输出0。这时由于计数器0U3 的⑶端固定为0，计数器不再清零。于是经过约60mS延迟后，计数器0U3的CA0输出端将 变为1，从而将0U4输出端Y0-Y7切到B0-B7输入端。Y0被强制为1，Y1-Y5被强制为0。这 就使得出现故障的子录波器被自动从系统中切除，以免影响系统中其它子录波器的正常同 步工作。此时D触发器0U12被置0，0槽故障指示电路0U14输出变1，驱动器ULN2003对应 输出为0，系统故障指示灯LED1点亮，指示系统中有子录波器出现故障。如果出现故障的0号子录波器被自动复位后恢复正常，重新投入工作，则看门狗 信号将激活。于是0U7将输出正脉冲去清零计数器0U3，从而使计数输出端CA0归0。同时 0U5被置0，0U9输出由1变0，0U4输出端Y0-Y7切回到A0-A7输入端。于是0号子录波器 将重新参与系统同步工作。同时0U14输出变0，LED1熄灭，指示系统中曾经出现故障的子 录波器已恢复正常并重新投入工作。参见附图6。分布集成录波器的子录波器上设计了一对计算同步线实现并行同步计算，包括一 根计算控制线与一根计算状态线。各个子录波器上的计算控制线通过连接器接至母板上， 按逻辑“或”的方式连接。计算同步控制电路由或门9U1及D触发器9U7构成。其中或门 的输入分别接至各个子录波器插槽经过自动切换电路后的计算控制线。其输出则接至D触 发器9U7的D端。而D触发器输出则分别接至各子录波器插槽的计算状态线。工作时，只 要子录波器处于计算中，则将计算控制线拉高，否则计算控制线输出低。同时，子录波器在 进入计算之前需要检测计算状态线的状态。如果计算状态线为0，则表示没有其它子录波器 处于计算中，本子录波器可以发起新的一轮计算。而如果计算状态线为1，则表示目前系统 中尚有子录波器处于计算中，不能发起新的一轮计算，需要等待。由于所有子录波器的计算 控制线是按“或”连接的，所以只要有一个子录波发起计算，将其计算控制线为高，则或门输 出为高。而在紧跟其后的第一个20mS脉冲前沿，D触发器的输出Q端将变高，即计算状态 线变高。在整个计算过程中计算控制线维持高，所以只要还有子录波器未完成计算，或门输 出就为高。这时即使有的子录波器已完成计算，但检测到计算状态线为高，也不能发起新的 一轮计算，而必须等待。只有当所有子录波器都完成了本轮计算，其中最后一个完成的子录 波器将其计算控制线拉低后，或门输出才变低。在紧跟其后的第一个20mS脉冲前沿，D触 发器的输出Q端将变低，计算状态线才变低。参见附图2、6。分布集成录波装置的子录波器上设计了 3对控制线与状态线实现并行同步录波， 分别为录值控制线与状态线，录波控制线与状态线以及定值控制线与状态线。这些控制线通过连接器接至母板上，分组按逻辑“或”的方式连接。录值、录波及定值控制电路与同步 计算控制电路一样，也是由或门及D触发器组成。其中录值控制电路由或门9U2及D触发 器9U8组成。录波控制电路由或门9U3及D触发器9U9组成。定值控制电路由或门9U4及 D触发器9U10组成。9U2、9U3及9U4的输入分别来自各个子录波器插槽经过自动切换电路 后的录值控制线、录波控制线及定值控制线。而D触发器9U8、9U9及9U10的输出则分别接 至各个子录波器插槽的录值状态线、录波状态线及定值状态线。工作时，只要子录波器有录波或录值请求，便将其对应的录波或录值控制线拉高， 或门9U3或9U2输出变高。而在紧跟其后的第一个20mS脉冲前沿，对应D触发器9U8或 9U9的输出Q端将变高，致使录波或录值状态线的状态变高。之后各子录波器的ARM在响应 20mS中断时对状态线进行采样。发现录波或录值状态线为高，表明系统中有子录波器提出 了同步录波或同步录值的请求，于是立即起动本机的录波或录值进程。当录波或录值过程结束，发出录波或录值请求的子录波将自身的录波或录值控制 线拉低。当所有发出录波或录值请求的子录波都将自身的录波或录值控制线拉低后。或门 9U3或9U2对应输出变0。则在之后的第一个20mS脉冲前沿，对应D触发器9U8或9U9的 输出Q端将变0，致使录波或录值状态线的状态变低。之后各子录波器的ARM在响应20mS 中断时对状态线进行采样。发现录波或录值状态线为低，表明系统中录波或录值的请求已 撤销，于是立即结束本机的录波或录值进程。定值控制电路的工作原理与录波或录值控制电路的工作原理完全相同，定值线主 要用于配合录波线与录值线以确定不同的记录方式。参见图2、图6。队列同步控制电路由2选1多路开关0U11-7U11所构成的优先自动切换链路及与 门9TO组成。其中各个多路开关的A输入端均接至子录波器插槽经过自动切换电路后的队 列同步控制线。而B输入端则接至下一个插槽所对应的多路开关的输出端Z。多路开关受 S端控制。当插槽上插接有子录波器且该子录波器工作正常时，自动侦测电路输出为0，多 路开关的输出端Z切换到输入端A。而当插槽上没有插接子录波器或所插接的子录波器工 作不正常时，自动侦测电路输出为1，多路开关的输出端Z切换到输入端B，也就是下一个插 槽所对应的队列同步控制线。这种控制切换链路的作用是在N个子录波器插槽中，自动确 定一个槽号最小且插接有正常工作子录波器的插槽，以该槽的队列同步控制线作为系统的 队列同步控制线。该控制线接至与门9U6。9TO的输出即系统的队列同步状态线。队列同步工作原理如下子录波器起动后，将自身的队列同步控制线拉高，以告知 其它子录波器自身仍处在初始化过程之中。一旦初始化结束，子录波器便立即将队列同步 控制线拉低，以告知其它子录波器自身已完成初始，并将自身数据队列的起始指针拨回到0 位，进入到了待机状态。进入待机状态后，子录波器将在每个100ms同步脉冲到来时检查队 列同步状态线的状态。如果队列同步状态线为高，子录波器将继续待机。如果队列同步状 态线为低，则表示系统中具有队列同步状态控制权的子录波器已经完成初始，正处于待机 状态；或者该子录波器已经开始了正常计算，但此刻其数据队列无堆积。无论是那种情况， 都表明基准子录波器数据队列的起始指针已拨回0，且目前队列为空，这时可以并入系统。 于是子录波器将立即设置软件同步标记，并激活队列计数指针，从而进入到队列同步状态。参见图7。
系统的校时电路用于保证系统的时间同步。电路系统校时电路分为两部分。一部 分设计在子录波器上，由子录波器上的ISP来实现所需电路。另一部分设计在母板上。它 包括母板上的外部输入脉冲隔离变换电路及母板ISP中的脉宽整形电路，以及集成在母板 上的系统校时总线与GPS校时脉冲总线这两条信号线。此外，母板上还集成了一条RS232 接收总线。装置中所有子录波器的RS232串口均可通过插槽连接到母板RS232总线上，接 收来自外部设备的数据，例如，GPS的授时信号。工作时，由GPS同步时钟送来的外部校时脉冲经隔离变换后，引至母板ISP中。然 后经ISP中脉宽整形电路处理后再送到母板上集成的GPS校时脉冲总线上。最后通过总线 插头的32B引脚送到各个子录波器的ISP中。系统同时还提供另外一路内部校时脉冲信号， 它来自各个子录波器自身日历时钟的闹钟中断输出，即日历时钟芯片M41ST95的26脚，该 信号也送入到子录波器的ISP中。工作过程中，子录波器ARM通过INTO中断脚实时侦测系统中是否接入GPS校时脉 冲。如果有GPS校时脉冲，ARM则通过I/O 口 C0L3输出0电平，从而接通与门U33，同时关 断与门U34。于是GPS校时脉冲通过与门U33、或门U35送到双向缓冲门U36的输入端A。 而如果ARM没有侦测到GPS校时脉冲，或侦测到原来存在GPS校时脉冲，但该脉冲又因故消 失，则通过C0L3输出1电平，从而关断与门U33，同时接通与门U34。于是内部校时脉冲通 过与门U34、或门U35送到双向缓冲门U36的输入端A。双向缓冲门U36受或非门U31输出 的控制。正常工作情况下，ARM通过R0W2脚输出看门狗脉冲，因此计数器0U37被周期性清 零，其输出CA0保持低电平。另一方面，0#子录波器通过R0W0脚输出1电平，所以或非门 0U31输出1，从而打开双向缓冲门U36。而其它子录波器R0W0脚输出0电平，对应的或非 门0U31输出0，所以其各自的双向缓冲门0U36均为高阻态。这时无论送到A端的是外部 (GPS)校时脉冲，或者是内部(日历时钟)校时脉冲，都将通过0#子录波器双向缓冲门U36 的输出端Z送到ARM I/O 口的EGPI014脚和DSP的BIO引脚上。A端信号同时经过0#子录 波器双向缓冲门的XB端，总线插头的23C脚，引至母板的系统校时总线上。然后再经过其 它子录波器各自的23C脚，将校时脉冲信号送到各个子录波器的XB端。并最终送到各个子 录波器ARM I/O 口的EGPI014脚和DSP的BI0引脚上。当0#子录波器因故停止工作时，其R0W2脚不再输出看门狗脉冲。由0U23-0U26组 成的脉冲前沿微分电路的输出，即0U26的输出，将固定为低电平。计数器0U37不再清零， 经过一定的时间延迟，其输出CA0将由低变高。或非门0U31输出变低，从而关断双向缓冲 门0U36。此后系统中其它子录波器将不再定时收到校时脉冲。经过一定的延时，系统中下 一个槽号较小的子录波器，如1#子录波器发现0#子录波器有异常，将通过R0W0脚输出高 电平，接通自身的双向缓冲门0U36，自动接替0子#录波器向系统提供校时脉冲。而当0#插槽上没有插接子录波器时，其它子录波器上电工作后，收不到定时校时 脉冲。经过一定的延时，系统中下一个槽号较小的子录波器，如1#子录波器同样将自动接 替0#子录波器向系统提供校时脉冲。其余可类推。参见附图8。系统复位电路分为两部分。一部分设计在子录波器上，由子录波器上的ISP来实 现所需电路。另一部分设计在母板上，由母板的ISP来实现所需电路。系统复位功能包括 装置上电复位、软件看门狗复位、硬件看门狗复位、电源故障复位、单机手动复位、多机手动同步复位以及管理机或远端复位等。多机手动同步复位在装置机箱前面板上还安装有系统复位按钮。按下该按钮将 产生一个负脉冲。该负脉冲被送入母板ISP。经过SU1、SU3以及由SU4-SU7组成的脉冲前 沿微分电路后，再经SU8、SU10输出。SU10输出的脉冲被送到母板复位总线上，然后经过各 槽的复位三态门0U16-7U16输出，用于控制各槽的自动切换电路。该脉冲同时还通过各槽 的总线插头引至各个子录波器的复位信号输入脚上，用于复位各个子录波器。管理机或远端复位如果系统配置有管理机，或者接受远端控制，也可以通过人机 交互发出命令，让管理机或远端机输出脉冲去复位整个系统。这时脉冲被送入母板ISP。经 过SU2、SU3以及由SU4-SU7组成的脉冲前沿微分电路后，再经SU9、SU10输出。最后经过各 槽的复位三态门0U16-7U16输出，用于控制各槽的自动切换电路，并复位各个子录波器。参见附图2、图9。分布集成录波器母板上集成的RS485网主要用于子录波器之间的命令通信及内 部信息交换。例如，起动录波时，0#子录波器将通过RS485网向其它所有子录波器广播最新 录波文件命名，以及此时刻的系统时间。又比如，各个子录波器可以定时、依次通过RS485 网将自身的工作状态发送给其它子录波器，以作为系统中所有子录波器协同工作的参考寸。图9为RS485网络以及用于控制子录波器发送使能的优先令牌环的原理图。从 图中可以看出，装置中所有子录波器均通过接口插头与母板上的RS485总线连接并实现互 联。每台子录波器的RS485端口就是受令牌环控制的一个网络接点。设计保证了该网络中 所有子录波器任何时候均同时处于接收使能状态，因此可以同时接收网络上广播的信息。 但系统中任何时候却只能有一台子录波器处于发送使能状态。具体是那一台子录波器处于 发送使能状态由硬件令牌环控制。每台子录波器通过3个端口实现控制。其中ARM的R0W3 端口用于输出令牌控制信号；R0W1端口用于输出RS485传输使能控制信号；EGPI08端口用 于接收令牌状态信号。只有当R0W3、R0W1和EGPI08同时为1，ISP中的3输入与门的输出 端(ISP的122脚)才为1，这时该子录波器的RS485输出端口使能，从而成为RS485网络上 的当前发送端。从图2、图9中可知，令牌环为串联连接的8个与门(0U10-7U10)，每个与门的一个 输入端连接到对应插槽经过自动切换电路后的令牌控制端。而与门另一个输入端则与前一 个与门的输出端相连。该端口同时还连接到各槽对应的状态检测门0U15-7U15的一个输入 端。而状态检测门0U15-7U15的另一个输入端则来自令牌状态反馈门MU21的输出。工作时，子录波器通过令牌状态线侦测令牌状态，并通过令牌控制线申请令牌。正 常情况下，装置中各个子录波器应将自身令牌控制线置0，然后检测令牌状态线。如果此时 某子录波器侦测到令牌状态线为1，表示系统中有优先权较低的子录波器正在使用令牌，如 非特殊情况，应该等待。而如果侦测到令牌状态线为0，则表示目前系统中没有子录波器使 用令牌或者是有优先权较高的子录波器正在使用令牌。这时子录波器可以通过将自身令牌 控制线置1来申请令牌。提出申请后，再通过检测令牌状态线来确认是否已获得令牌。如 果此时令牌状态线为0，表示尚未获得令牌，需要继续等待。而如果检测到令牌状态线为1， 则表示已获得令牌。于是该子录波器可以将R0W1置1来最终使能自身的RS485输出端口。以0#子录波器为例来加以说明。如果0#子录波器要使用RS485网，应先将自身
16令牌控制线置0，然后检测令牌状态线。如果令牌状态线为1，则说明目前有其它子录波器 正在使用RS485网。这时如无特殊情况，0子#录波器应该等待。而如果0#子录波器检测 到令牌状态线为0，则说明目前没有其它子录波器使用RS485网。于是0子#录波器先将自 身令牌控制线置1，申请令牌。然后再检测令牌状态线。当检测到令牌状态线=1时，即可 使能自身的RS485输出端口，并开始通过RS485网广播信息。使用完毕后，0子#录波器应 先将R0W1线置0，除能自身RS485输出端口，然后再将令牌控制线R0W3置0，释放令牌。本 装置的令牌控制环是具有优先级别的。在任何时候，系统都能保证装置中总有一个槽号最 小的正常工作的子录波器可以作为RS485网的主站，来协调系统的工作。这就极大地增加 了系统工作的可靠性和装置配置的灵活性。参见附图10。分布集成录波器母板上集成的RS422网具有双重作用。当系统处于测试状态时， 子录波器通过RS422网向管理机发送调试信息。而当系统处于正常工作状态时，子录波器 通过RS422网向管理机发送系统错误信息。装置中所有子录波器均通过接口插头与母板上的RS422网络连接。设计保证了该 网络中所有子录波器任何时候均同时处于接收使能状态，因此可以同时接收管理机通过网 络广播的命令。但系统中任何时候却只能有一台子录波器处于发送使能状态，能够向管理 机发送信息。具体是那一台子录波器处于发送使能状态由译码器MU17的输出确定。译码 器3个输入端A0、A1、A2的编码信号来自管理机I/O输出或面板拨码开关。当开关K2-3断 开时，译码器受管理机控制。这时既可以通过人机交互，指定某一子录波器发送信息，然后 管理机通过I/O输出编码，接通该子录波器的RS422发送端口 ；也可以采用轮询方式，由管 理机自动输出编码0-7，从而依次接通系统中所有的子录波器。而当系统不配备管理机时， 则可以接通开关K2-3，然后用拨码开关K2-0、K2-l、K2-2来控制译码器，选择接通不同的子 录波器。这时现场用户可以通过便携式计算机从扩展面板的串口上获取信息。图中K1用来选择RS422或RS232，以适配不同的管理机接口。参见附图11。SPI同步串行网分为两部分。即集成在各个子录波器上的内网和集成在母板上的 外网。内网用来实现同一子录波器中ARM与DSP、日历时钟以及移位寄存器之间的双向高速 通信(20Mbps)。工作时ARM作主(Master)，其它作从(Slave)。ARM通过EGPI05和R0W6两 个端口控制译码电路输出来选择从对象。A1A0 = 10选择DSP。A1A0 = 01选择日历时钟。 A1A0 = 11选择移位寄存器。而当A1A0 = 00时则选择外网。外网可用来实现0#子录波器 与其它子录波器之间的双向高速通信。这时0槽ARM作主，1-7槽ARM作从。外网工作时， 0槽ARM首先向1-7槽ARM发送包含槽口编号的命令帧。接下来被点名的ARM打通片选信 号，然后向0槽ARM发送数据，从而完成一次主从通信。参见附图12、13、14、15、16。虽然分布集成录波器在系统扩容时不存在资源有限以及数据带宽限制等瓶颈问 题，但是受标准机箱安装尺寸的限制，目前母板上只设计有10个96针标准插接头。因此除 了扩展插座及管理机外，最多可安装8台子录波器。按每台子录波器可接入18路模拟量及 32路开关量或者不接入模拟量而只接入64路开关量计算，每个母板及机箱的容量可以是 从144路模拟量+256路开关量到0路模拟量+512路开关量之间的不同分段组合。如果需要更大的容量，需通过系统总线扩展来实现。所谓总线扩展，即在实现超大容量系统时，使 用多个机箱及母板，通过扩展电缆将其级联起来构成更大规模的并行总线分布集成系统。图12为N个母板通过总线电缆按菊花链方式连接起来构成一个扩展系统的示意 图。例如按8个机箱的扩展系统来算，可以实现从1152路模拟量+2048路开关量或0路模 拟量+4096路开关量的不同容量的分段组合。如图13，当单个母板构成系统时，只需在母板的扩展插座上插上终端插头就可以 实现正常工作。时钟总线及录波总线的扩展以图14母板上的时钟总线(包括lS、100mS、20mS、 lOKHz信号)以及录波控制线与录波状态线为例。由图可见，通过扩展电缆连接，N个母板 各自的时钟总线被连通。这时系统中各个母板的时钟被除能，不能输出时钟信号，只有最后 一个插接有终端插头的母板因为其时钟驱动三态门被使能可以输出时钟信号，该信号将驱 动系统中所有母板的时钟总线，保证整个扩展系统的时钟同步。系统中N个母板各自的8根 录波控制线合成起来构成了一个8xN端输入的或门，而或门的输出则接到了 N个母板各自 的录波状态线上。这样就形成了一个能够实现8xN台子录波器同步录波的分布录波系统。 其它如录值控制线与录值状态线、定值控制线与定值状态线以及计算控制线与计算状态线 的电路结构与录波控制线与录波状态线电路结构相同，其总线的扩展方式也相同，图中没 有详细画出。队列同步控制优先链的扩展参见图15。为了简明起见，图中只绘出了 0#及1#两 个母板的扩展连接，而每个母板上绘制0#，6#及7#3个插槽的队列同步优先链。由图可见， 1#母板0#插槽队列同步优先链的输出通过扩展电缆连接到0#母板7#插槽队列同步切换 电路7U11的B输入端，而0#母板0#插槽队列同步切换电路0U11的输出端则通过扩展电 缆连接到1#母板扩展插座的22脚，即1#母板的队列同步状态线。同时1#母板扩展插座 的21脚通过电缆连接到0#母板扩展插座的22脚，即0#母板的队列同步状态线。从而将 两个母板的队列同步控制链链接起来，形成一个整体的优先链。于是正常工作时具有16个 子录波器的系统将以0#母板0#子录波器的队列控制线为基准。而如果0#母板0#插槽未 插接子录波器或所插接的子录波器因故停止工作，则系统将以0#母板1#子录波器的队列 控制线为基准。依此类推。由此可见，在通过扩展形成的16插槽系统中，0#母板0#插槽具 有最高的优先级别。而1#母板7#插槽则具有最低的优先级别。图16所示为RS485网及优先令牌环的扩展连接示意图。为了简明起见，图中也只 绘出了 0号及1号两个母板的扩展连接，每个母板上也只绘制了 0#，1#及7#3个插槽优先 令牌环连接。由图可见，0#母板7#插槽令牌环的输出通过扩展电缆连接到1#母板0#插 槽令牌环电路0U15及0U10的输入端，而1#母板7插#槽令牌环的输出端则通过终端插 头11脚短接到12脚，然后与两个母板的令牌状态线接通，从而将两个母板的令牌环链接起 来，形成一个整体的令牌优先环。于是正常工作时具有16个子录波器的系统中，以0#母板 号#子录波器的令牌优先级别为最高，#号母板#号子录波器的令牌优先级别为最低。系统中其它总线，如校时总线、复位总线扩展时只需要通过扩展电缆将各个母板 上对应的总线连通即可。
权利要求
一种分布集成录波器母板及并行总线结构，其特征在于分布集成录波装置中各个子录波器共用的母板为有源母板；在母板上安装有可实现复杂控制逻辑的大规模集成电路芯片以及插接子录波器和管理机的总线插槽；同时母板上还集成了一套带控制逻辑的并行总线，装置中各个子录波器上也设置了与母板相适配的并行总线，工作时，各个子录波器通过总线插头依次对应插接到母板上，并与母板总线联通；所述母板上集成的并行总线包括时钟总线、控制总线、状态总线、校时总线、复位总线以及电源线；所述控制电路包括看门狗自动侦测与控制信号切换电路、计算同步控制电路、录波同步控制电路、队列同步控制电路、校时信号处理电路以及系统复位电路；所述控制总线有7条，状态总线有6条；其中，计算控制线与计算状态线、队列同步控制线与队列状态线、录波控制线与录波状态线、录值控制线与录值状态线、定值控制线与定值状态线以及令牌控制线与令牌状态线一一对应，其余一条控制总线是看门狗控制线；所述校时总线包括内时钟校时与外时钟校时2条信号线；母板上每个子录波器总线插槽都有自己对应的看门狗自动侦测与控制信号切换电路，且各插槽的自动侦测与切换电路结构完全相同，看门狗控制线连接到看门狗自动侦测与切换电路；录波同步控制电路由录波、录值与定值控制3种电路共同构成；同步计算控制电路由或门及D触发器组成；录值、录波及定值控制电路均由或门及D触发器组成；队列同步控制电路由与子录波器相对应的2选1多路开关所构成的优先自动切换链路及与门组成；复位电路分两部分，其中一部分在子录波器上，另一部分在母板上；校时电路也分两部分，其中一部分在子录波器上，另一部分在母板上；母板上集成了RS485网络、RS422网络以及SPI同步串行网络几种通信网络，包括通信网络总线和相应的控制电路；其中，RS485网具有优先令牌环控制；母板上设置有总线扩展插槽，N个母板通过总线扩展电缆连接构成N个母板组成的扩展系统。
2.如权利要求1所述的母板及并行总线结构其特征在于所述时钟总线是指由同一个 4M晶振源产生并经母板ISP中的分频电路获得的一套同步时钟，称作系统时钟；同时在子 录波器的ISP中，也采用同样的方式产生了一套自己的同步时钟，称作本地时钟；系统时钟 与本地时钟被同时引入到烧制在子录波器ISP中的自动切换电路的输入端，经过子录波器 自动切换电路的切换输出后，再经过脉宽整形电路以及延迟电路处理，最终被送到子录波 器的采样电路以及数字信号处理器DSP与微处理器ARM的中断输入引脚。
3.如权利要求2所述的母板及并行总线结构，其特征在于所述系统时钟和本地时钟 分别有10KHz、20mS、100mS和IS共4路时钟信号；其中，lOKHz信号用作数据锁存与采样同 步信号；20mS脉冲用作DSP到ARM的数据传输同步信号以及计算分段同步信号；100mS时钟 用作计算同步与队列同步的参考信号；1S时钟用作队列同步与时间同步参考信号；所述系 统时钟与本地时钟被同时引入到自动切换电路的输入端，是指系统时钟的4路信号被分别 接到2选1多路开关(V74158)的(AO)、(BO)、(CO)、(DO)端，本地时钟的4路信号被分别 接到同一 2选1多路开关的(Al)、(Bl)、(CI)、(D1)端，同时本地lOKHz信号还接到自动切 换电路的计数器(V74162)的计数端，系统lOKHz信号接到同一计数器的清零端。
4.如权利要求1所述的母板及并行总线结构，其特征在于所述校时总线包括内时钟 校时与外时钟校时2条信号线是指内时钟校时信号来自系统中编号最小的子录波器日历 时钟的分或秒脉冲输出；外时钟校时信号即GPS校时信号，来自外接GPS同步时钟的分或秒脉冲输出；这两种校时信号同时输入到烧制在子录波器ISP中的校时脉冲控制电路，由子 录波器自动选择切换，作为子录波器数据标记与日历时钟校时基准。
5.如权利要求1所述的母板及并行总线结构，其特征在于所述看门狗自动侦测与控 制信号切换电路，其自动侦测与切换电路由信号前沿检出电路，计数器，R-S触发器，多路开 关以及故障指示电路构成，零槽的自动侦测与切换电路中，(0U1)、(0U2)、(0TO)及(0U7)构 成信号前沿检出电路，(0U3)为计数器，(0U5)及(0U12)为R-S触发器，(0U4)为8路2选 1多路开关，(0U12)、(0U13)及(0U14)构成零槽故障指示电路。
6.如权利要求1所述的母板及并行总线结构，其特征在于来自各个子录波器的计算 同步控制总线与状态总线通过总线插头连接到烧制在母板ISP中的计算同步控制电路；其 中控制总线首先通过各槽所对应的自动切换电路后，按逻辑“或”的方式连接；计算同步控 制电路由或门(9U1)及D触发器(9U7)构成；(9U1)的输入即来自各个子录波器插槽经过 自动切换电路后的计算控制线；其输出接至D触发器(9U7)的D端，D触发器(9U7)的Q端 输出则接至各个子录波器插槽的计算状态线；来自各个子录波器的录值控制线与状态线，录波控制线与状态线以及定值控制线与状 态线通过总线插头，然后分别连接到烧制在母板ISP中的录值同步控制电路、录波同步控 制电路以及定值同步控制电路；其中所述的3种控制线首先通过各槽所对应的自动切换电 路后，然后分组按逻辑“或”的方式连接；所述录值、录波及定值控制电路均由或门及D触 发器组成是指录值控制电路由或门(9U2)及D触发器(9U8)组成；录波控制电路由或门 (9U3)及D触发器(9U9)组成；定值控制电路由或门(9U4)及D触发器(9U10)组成；(9U2)、 (9U3)及(9U4)的输入即分别来自各个子录波器插槽经过自动切换电路后的录值控制线、 录波控制线及定值控制线；其输出分别接至D触发器(9U8)、(9U9)及(9U10)的D端，而D触 发器的输出Q端则分别接至各个子录波器插槽的录值状态线、录波状态线及定值状态线；所述队列同步控制电路由与子录波器相对应的2选1多路开关所构成的优先自动切换 链路及与门(9U6)组成，其对应的多路开关为(0U11-7U11)8个，其中各个多路开关的A输 入端均接至子录波器插槽经过自动切换电路后的队列同步控制线；而B输入端则接至下一 个插槽所对应的多路开关的输出端Z;零槽多路开关(0U11)的输出Z接到与门(9TO)，与门 (9U6)的输出则分别接至各个子录波器插槽的队列同步状态线；链路中各个多路开关均受 自身控制端S的控制；当母板插槽上插接有子录波器且该子录波器工作正常时，S将Z切到 A，否则将Z切到B。
7.如权利要求1所述的母板及并行总线结构，其特征在于所述校时电路分两部分，其 中一部分在子录波器上，包括日历时钟芯片以及烧制在ISP中的内/外校时脉冲控制电路 和时间标记高速计时电路；另一部分在母板上，包括外部输入脉冲隔离变换电路及烧制在 母板ISP中的脉宽整形电路，以及集成在母板上的系统校时总线与GPS校时脉冲总线两条信号线；所述复位电路分为两部分，一部分在子录波器上，由子录波器上的ISP来实现，包括上 电复位、软件看门狗复位、硬件看门狗复位、电源故障复位以及单机手动复位；子录波器输 出的复位信号同时也通过总线插头的(27C)引脚送到母板复位总线上；复位电路的另一部 分在母板上，由母板的ISP实现；包括多机手动同步复位以及管理机或远端复位；多机手动 同步复位电路由总复位按钮(S1)，反向门(SU1)，或非门(SU3)，D触发器(SU4)、(SU6)、反向门(SU5)及与门(SU7)组成的脉冲前沿微分电路以及与门(SU8)、或非门(SU10)构成； (SU10)输出的脉冲连接到母板复位总线上，然后分别经过各槽的复位三态门(0U16-7U16) 输出；该信号经各槽总线插头的(27C)引脚连接到各个子录波器的复位信号脚上，完成复 位；管理机复位或远端复位是通过软件控制，由外部I/O输入脉冲，经过母板ISP中的反向 门(SU2)、或非门(SU3)以及由(SU4-SU7)组成的脉冲前沿微分电路，再经与门(SU9)、或非 门(SU10)输出，最后分别经过各槽的复位三态门(0U16-7U16)输出，复位各个子录波器。
8.如权利要求1所述的母板及并行总线结构，其特征在于所述母板上集成的RS485 网络、RS422网络以及SPI同步串行网络RS485网是环网，具有优先令牌环的控制系统中所有子录波器的RS485串口均通过 各自的总线插头连接到母板上并通过母板上的RS485总线实现互联；其中每台子录波器的 RS485端口都是网络中受令牌控制的一个网络接点；RS485网受烧制在母板ISP中的优先令 牌环控制电路的控制；令牌控制电路由串联连接的令牌控制门(0U10-7U10)以及并联连接 的令牌状态检测门(0U15-7U15)和反向门(MU21)构成；每个控制门的一个输入端连接到母 板上对应插槽经过自动切换电路后的令牌控制端，而另一个输入端则与前一个控制门的输 出端相连；该端口同时还连接到各插槽对应的令牌状态检测门的一个输入端，而令牌状态 检测门的另一个输入端则来自令牌状态反馈门(MU21)的输出；每台子录波器使用了 3个控 制端口，其中ARM的(R0W3)端口用于输出令牌控制信号，(R0W1)端口用于输出RS485传输 使能控制信号，(EGPI08)端口用于接收令牌状态信号；RS422网是一个主从网，系统中所有子录波器的RS422串口均通过各自的总线插头与 母板上的RS422总线连接；发送使能状态受输出控制电路控制，输出控制电路由管理机I/O 口、安装在扩展面板上的拨码开关以及烧制在母板ISP中的译码器(74LS138)组成；其中管 理机I/O或面板拨码开关输出连接到译码器输入端(AO)、(Al)、(A2)；译码器的8个输出则 分别通过总线插头连接到(0#_7#)子录波器RS422 口的发送使能控制端；SPI同步串行网分为内网和外网；内网集成在各个子录波器上；外网集成在母板上。
9.如权利要求1所述的母板及并行总线结构，其特征在于N个母板的扩展是N个母板 的扩展插槽通过总线扩展电缆按菊花链方式连接起来，并在排列于末端的扩展电缆插头上 插接一个终端插头，构成N个母板组成的扩展系统录波、录值、定值与计算控制线及相应状态线的扩展N个母板上各自的8根录波控制 线、录值控制线、定值控制线以及计算控制线的8输入或门通过扩展电缆连接，分别合成为 各自的8xN输入端的或门，或门的输出连接到末端母板相应控制电路D触发器的(D)端，而 D触发器的输出(Q)端则通过扩展电缆分别连接到N个母板各自的录波状态线、录值状态 线、定值状态线和计算状态线；0号及1号两个母板的具有RS485网及优先令牌环的扩展将0号母板7号插槽令牌 环的输出通过扩展电缆连接到1号母板0号插槽令牌环电路(0U15)及(0U10)的输入端， 而1号母板7号插槽令牌环的输出端则通过终端插头(11)脚短接到(12)脚；同步时钟的扩展通过扩展电缆连接。
10.如权利要求1所述的母板及并行总线结构其特征在于所述母板上安装的大规模 集成电路芯片为在系统可编程CPLD器件；所述子录波器总线插槽有(0#-7#)共8个，对应 集成的子录波器有(0#-7#)8个；所述管理机的总线插槽有1个，可连接一台管理计算机。
全文摘要
分布集成录波器母板及并行总线结构属动态录波装置系统。母板是共用的有源母板，安装有大规模集成电路芯片，设置控制电路和子录波器总线插槽，集成一套并行总线并由其相应的控制电路控制。并行总线包括时钟总线、控制总线、状态总线、校时总线、复位总线，控制电路包括自动侦测与控制信号切换、计算同步控制、录波同步控制、队列同步控制、校时信号处理、系统复位电路。时钟总线还与各子录波器的时钟自动切换电路连接。母板上集成了具有优先令牌环的RS485网、RS422网以及SPI同步串行网，设置有扩展插槽，可构成扩展系统。本发明将分布与集成结合起来，实现了录波器的严格同步，装置可靠性高，系统容量大，可扩展性好，数据传输通带宽，文件分布存储，计算检索方便。
文档编号H04L12/40GK101873002SQ201010186979
公开日2010年10月27日 申请日期2010年5月28日 优先权日2010年5月28日
发明者周维, 李尚柏, 郑高群, 钟睿 申请人:四川大学