用于在全双工差分串行链路上传送数据的系统及方法

专利名称：用于在全双工差分串行链路上传送数据的系统及方法
技术领域：
本发明一般来说涉及数据传送系统，且特定来说涉及一种用于在全双工差分串行 链路上传送数据的系统及方法。
背景技术：
在许多应用中，需要大致与低速数据的传送同时从源向汇传送高速数据。举例来 说，在视频应用中，需要从视频源(例如，相机)向视频汇(例如，显示器)传送视频数据 (例如，相对高速数据)。与所述视频数据的传送同时，需要在所述视频源与所述视频汇之 间沿两个方向传送控制数据(例如，相对低速数据)。举例来说，从所述视频源到所述视频 汇的控制数据可指示将如何显示所述视频数据。而(举例来说)从所述视频汇到所述视频 源的控制数据可指示观看角度、暴光、相机的焦点或视频装置的状态。通常，使用物理电缆在所述源与汇之间传递所述高速及低速数据。然而，在许多应 用中，例如在汽车及飞机系统中，由于汽车及飞机中的通常苛刻的空间及重量要求，通常需 要减小用于传送所述数据的电缆的物理空间及重量。另外，由于汽车及飞机视频系统与其 它敏感系统(例如，飞机飞行控制与导航系统)共存的事实，通常苛刻的电磁干扰(EMI)要 求应用于此类视频系统。因此，需要一种用于以相对低EMI方式使用简单且不昂贵的物理媒体同时传送高 速数据及低速数据的系统及方法。

发明内容
本发明的一方面涉及一种数据发射技术。根据所述技术，通过通信链路使用正向 信道中的差分发信来发射相对高速串行数据。另外，将相对低速串行数据差分调制到所述 正向信道信号上以通过所述通信链路在反向信道中发射。通过利用正向信道及反向信道 两者中的全差分调制，所得信号具有大致恒定的共用模式电压。此产生相对低的电磁干扰 (EMI)。此外，与高速串行数据相关联的所得信号的频谱内容可与和低速串行数据相关联 的所得信号的频谱内容大致不重叠。此允许以最小干扰恢复高速数据及低速数据。此外， 差分发信适合于经由相对不昂贵通信链路来传送数据，例如双绞线对或并联印刷电路板 (PCB)迹线。本文中描述实施此数据发射技术的实施例。在本发明的另一方面中，所述数据发射技术需要将正向信道低速串行数据与正向 信道高速数据时间多路复用，且经由所述通信链路以差分方式发射所述经时间多路复用的 数据。此通过允许与反向信道低速数据同时发射正向信道低及高速串行数据而产生全双工 通信。在特定应用中，所述正向信道高速数据可以是视频数据，所述正向信道低速数据可以 是音频数据及用于控制视频数据显示或成像及声音产生的一个或一个以上方面的控制数 据，且所述反向信道低速串行数据可以是用于控制视频及音频捕获与产生过程的一个或一 个以上方面的控制数据。本文中描述实施此数据发射技术的实施例。
在本发明的又一方面中，可以与将所述反向信道低速串行数据差分调制到正向信 道信号上类似的方式将正向信道低速串行数据差分调制到所述正向信道信号上。在此方 面，所述通信链路可经配置以用于混合全双工与半双工通信。也就是说，可以半双工方式执 行所述正向及反向信道低速串行数据的发射。然而，可与所述正向或反向信道低速串行数 据同时发射所述正向信道高速串行数据。应理解，可将其它正向信道低速数据与所述正向 信道高速串行数据时间多路复用。作为实例，可经由正向高速串行数据来发射视频及音频 数据，且可经由正向及反向信道低速串行数据来发射控制数据。本文中描述实施此数据发 射技术的实施例。在本方面的再一方面中，一种实施所述数据发射技术的系统可被配置为点对点、 点对多、菊链或环形结构。在点对点系统中，第一通信装置正向第二通信装置发射正向信道 信道，同时所述第二通信装置正发射反向信道信号。在点对多系统中，第一通信装置正向多 个通信装置发射正向信道信号，同时所述多个通信装置以时分多路复用方式向所述第一通 信装置发射反向信道信号。在菊链中，一个或一个以上中继器或收发器插入于第一通信装 置与第二通信装置之间以延伸所述装置之间的通信链路的有效长度。而且，在环形结构系 统中，通信装置被设置为用于向彼此中继正向及反向信道通信的收发器。本文中描述实施 此数据发射技术的实施例。结合附图考虑下文对本发明的详细描述，本发明的其它方面、优点及新颖特征将 变得显而易见。


图IA图解说明根据本发明的实施例的用于传送数据的实例性系统的框图。图IB图解说明根据本发明的另一实施例的实例性正向信道数据帧的信号图。图IC图解说明根据本发明的另一实施例的正向及反向信道的实例性信号的时域 曲线图。图2A图解说明根据本发明的另一实施例的用于传送数据的另一实例性系统的框 图。图2B图解说明根据本发明的另一实施例的另一实例性正向信道数据帧的信号 图。图3图解说明根据本发明的另一实施例的用于传送数据的另一实例性系统的框 图。图4图解说明根据本发明的实施例的用于传送数据的另一实例性系统的框图。图5图解说明根据本发明的另一实施例的用于传送数据的另一实例性系统的框 图。图6图解说明根据本发明的另一实施例的实例性正向信道高速数据发射器及反 向信道低速数据接收器的框图。图7图解说明根据本发明的另一实施例的实例性正向信道高速数据接收器及反 向信道低速数据发射器的框图。图8图解说明根据本发明的另一方面的用于传送数据的另一实例性系统的框图。
具体实施例方式图IA图解说明根据本发明的实施例的用于传送数据的实例性系统100的框图。 总的来说，系统100采用用于提供全双工差分串行数据链路的数据发射技术。特定来说，所 述数据发射技术需要与反向信道中低速数据(例如，控制数据)的发射同时在正向信道中 发射高速数据(例如，视频数据)及低速数据(例如，音频及/或控制数据)。另外，所述 数据的全双工发射可在相对不昂贵的物理媒体上发生，例如双绞导体对或并联印刷电路板 (PCB)迹线。此外，所述数据发射可通过全差分发信以实现改善的EMI保护。更具体来说，系统100包含高速数据源110、正向信道(FWD CHN)低速数据源112 及反向信道(REV CHN)低速数据汇114，所有这些坐落于全双工差分串行数据链路130的一 端处。高速数据源110可产生并行高速(HS)数据(例如，视频数据)。所述FWD CHN低速 数据源112可产生并行正向(信道)低速(FLS)数据(例如，控制及/或音频数据)。所述 REV CHN低速数据汇114可接收并行反向(信道)低速(RLS)数据(例如，控制数据)。术语“高速数据”意指其以高于所述“低速数据”的速率发射。举例来说，所述高速 数据可以是视频数据。然而，所述低速数据可以是音频及/或控制数据。应理解，“高速数 据”不需要限于视频，且可涵盖其它类型的数据。类似地，“低速数据”不需要限于控制及/ 或音频数据，且可涵盖其它类型的数据。系统100进一步包含用于将高速数据源110、FffD CHN低速数据源112及REVCHN 低速数据汇114介接到通信链路130的串行链路接口 120，通信链路130在此情况下被配置 为全双工差分串行数据链路。串行链路接口 120包含高速串行化器122、FWD CHN低速串行 化器124、REV CHN低速解串行化器126及FWD CHN抑制电路128。所述高速串行化器122 转换来自高速数据源110的并行HS数据，且将其与经串行化FLS数据时间多路复用以产生 正向信道帧以经由全双工差分串行数据链路130发射。FffD CHN低速串行化器124又将来自所述FWD CHN低速数据源112的并行FLS数 据转换成串行FLS数据，其如所论述与所述高速串行数据时间多路复用。在一些情况下， FffD CHN低速数据源112可已经以串行方式产生FLS数据。在此种情况下，可删除FWD CHN 低速串行化器124，且可将FWD CHN低速数据源112直接耦合到高速串行化器122。FffD CHN抑制电路128抑制正向信道信号(例如，经串行化HS及FLS数据的差分 发信)以大致输出从通信链路130的相对端接收的串行反向(信道)低速(RLS)数据。作 为实例，FWD CHN抑制电路128可以是适于过滤掉高频率正向信道信号的低通滤波器(LPF) 或带通滤波器(BPF)。作为另一实例，FWD CHN抑制电路128可以是用于大致消除所述正向 信道信号的信号消除装置。REV CHN低速解串行化器126将所述串行RLS数据转换成并行 RLS数据以供REV CHN低速数据汇114进行处理。在通信链路130的另一端处，系统100包含高速数据汇160、FffD CHN低速数据汇 162及REV CHN低速数据源164。所述高速数据汇160接收并处理来自高速数据源110的并 行高速(HS)数据(例如，视频数据)。所述FWD CHN低速数据汇162接收并处理来自FWD CHN低速数据源112的并行FLS数据(例如，控制及/或音频数据)。所述REV CHN低速数 据源164产生并行RLS数据(例如，控制数据)供发射到REV CHN低速数据汇114。系统100进一步包含用于将高速数据汇160、FffD CHN低速数据汇162及REVCHN 低速数据源164介接到通信链路130的串行链路接口 140。所述串行链路接口 140包含REVCHN抑制电路142、高速解串行化器144、FWD CHN低速解串行化器146、REV CHN低速串行化 器150及差分信号调制器148。FffD CHN抑制电路142抑制反向信道信号(例如，经差分调制的经串行化RLS数 据)以大致输出从通信链路130的相对端接收的正向信道信号(例如，HS及FLS数据)。作 为实例，REV CHN抑制电路142可以是适于过滤掉低频率反向信道信号的高通滤波器(HPF) 或BPF。作为另一实例，REV CHN抑制电路142可以是用于大致消除所述反向信道信号的信 号消除装置。高速解串行化器144将正向信道串行数据转换成正向信道并行数据。将所述正向 信道并行数据的HS数据部分发送到高速数据汇160以供处理。将所述正向信道并行数据 的FLS数据部分发送到FWD CHN低速解串行化器146，其将所述FLS数据转换成并行的。将 所述并行FLS数据发送到FWD CHN低速数据汇162以供处理。在一些情况下，FWD CHN低速 数据汇162可具有串行数据输入以接收所述FLS数据，且所述HS数据的FLS数据部分仅为 单个位。在此种情况下，可删除FWD CHN低速解串行化器146，且可将高速解串行化器144 的对应位直接连接到FWD CHN数据汇162。REV CHN低速串行化器150将来自REV CHN低速数据源164的并行RLS数据转换 成串行RLS数据。在一些情况下，REV CHN低速数据源164以串行方式输出所述RLS数据。 在此种情况下，可删除REV CHN低速串行化器150，且可将REV CHN低速数据源164直接耦 合到差分信号调制器148。差分信号调制器148用所述RLS数据差分调制正向信道信号。 差分信号调制器148可包括转换速率控制以便以相对慢的方式调制所述正向信道信号，以 控制反向信道的频谱内容，以便将其与正向信道的频谱内容大致隔离。图IB图解说明根据本发明的另一实施例的实例性正向信道数据帧的信号图。在 此实例中，所述正向信道帧包括整个HS数据字。举例来说，HS数据位HSO到HSN包括于所 述正向信道帧中，其中N+1为所述HS数据字的长度。另外，所述正向信道帧包括FLS数据 字的一部分。举例来说，针对所述FLS数据反转所述正向信道帧的单个位。应理解，所述正 向信道的多于一个位可用于所述FLS数据及/或其它数据。图IC图解说明根据本发明的另一实施例的正向及反向信道的实例性信号的时域 曲线图。第一(顶部)曲线显示正向信道单端信号的正性及负性分量。第二曲线显示经差 分调制的所述正向信道单端信号的正性及负性分量。第三曲线显示用反向信道数据差分调 制的正向信道单端。而且，第四(底部)曲线显示经恢复的反向信道数据。参照第一曲线，所述正向信道单端信号包含第电压信号Vp及第二电压信号Vn。 在所述第一曲线中，所述第一电压信号Vp由相对细的线表示，且所述第二电压信号Vn由 相对粗的线表示。所述第一及第二电压信号Vp及Vn在上部电压Vu与下部电压\之间摆 动。正向信道差分信号Vdm为第一电压信号Vp与第二电压信号Vn之间的差(例如，Vdm = Vp-Vn)。正向信道差分信号Vdm具有坐落于上部电压Vu与下部电压八之间大致一半处的 共用模式电压Vcm(例如，Vcm= (Vu+^/2)。所述共用模式电压Vcm保持大致恒定，因为所 述差分信号Vp及Vn关于所述共用模式电压Vcm以镜像方式变化。此产生相对低的电磁干 扰(EMI)。在此实例中，在第一(最左边)循环中，所述第一电压信号Vp处于所述下部电压 Vl,且所述第二电压信号Vn处于所述上部电压V 。因此，差分信号Vdm等于V^Vu,其可表示特定逻辑等级。在第二循环中，所述第一电压信号Vp处于所述上部电压Vu且所述第二电压 信号Vn处于所述下部电压\。因此，差分信号Vdm等于Vu-Vy其可表示相反的逻辑等级。 因此，在此实例中，所述正向信道差分信号正递送交替的逻辑等级。参照第二曲线，所述正向信道单端信号为低频率且由反向信道信号差分调制。经 差分调制的单端信号包含第一经调制电压信号Vp'及第二经调制电压信号Vn'。在所述 反向信道信号的一个循环中，所述第一经调制电压信号Vp ‘可处于上部电压Vu+ Δ Μ,且第 二经调制电压信号Vn'可处于下部电压V^ Δ M处。因此，等于Vp' -Vn'的所述经调制 差分信号Vdm'具有值Vu-VJZ-AM,其指示特定反向信道逻辑等级。在所述反向信道信 号的另一循环中，所述第一经调制电压信号Vp ‘可处于所述下部电压Δ Μ,且所述第二 经调制电压信号Vn'可处于所述上部电压Vu+ΔΜ。因此，所述经调制差分信号Vdm'具有 值-(Vu-VJ -2* Δ Μ,其指示另一反向信道逻辑等级。等于(Vp' +Vn' )/2的所述经调制共用模式电压Vcm'大致恒定于(Vu+^/2处。 因此，所述经调制共用模式电压Vcm'保持大致恒定，而所述经调制差分信号Vp'及Vn' 在变化。此产生相对低的电磁干扰(EMI)。第三曲线图解说明用反向信道数据差分调制的 正向信道差分信号Vdm'。第四曲线图解说明从通过REV CHN抑制电路128处理所述经调 制差分电压Vdm'信号所得的信号(例如，经恢复的反向信道信号)。图2Α图解说明根据本发明的另一实施例的用于传送数据的另一实例性系统200 的框图。总的来说，系统200为先前所描述的一般系统100的实例性应用。特定来说，系统 200经配置以用于在正向信道中传送多媒体数据，例如视频及音频数据以及控制数据且在 反向信道中传送控制数据。此可以是视频/音频(V/A)源(例如，相机或DVD播放器)在 正向信道中向显示器发送视频、音频及控制数据的情形。正向信道控制数据可指示将如何 显示所述视频及将如何再生所述音频。所述显示器与音频电路可包括用于在所述反向信道 中将控制数据发送回所述V/A源的相关联控制器。所述反向信道控制数据可指示所述V/A 源如何产生所述视频及音频数据。更具体来说，系统200包含视频/音频(V/A)源210及V/A控制器212，其两者均 坐落于全双工差分串行数据链路230的一端处。所述V/A源210在所述V/A控制器212的 控制下产生并行视频数据及并行音频数据。作为实例，所述音频数据可为自适应I2S格式。 所述V/A控制器212可产生并行正向信道控制(FCC)数据。所述V/A控制器212还可接收 并行反向信道控制(RCC)数据。如前文所论述，所述FCC数据可用于控制视频显示及/或 音频回放的一个或一个以上方面。所述RCC数据可用于控制视频及音频数据的捕获及产生 的一个或一个以上方面。所述视频数据的数据传送速率通常高于所述音频及FCC数据的数 据传送速率。系统200进一步包含用于将V/A源210及V/A控制器212介接到全双工差分串行 数据链路230的串行链路接口 220。串行链路接口 220包含音频数据串行化器222、高速串 行化器224、FWD CHN控制数据串行化器226、REV CHN控制数据解串行化器228及FWD CHN 抑制电路229。音频数据串行化器222将来自V/A源210的并行音频数据转换成串行音频数据。 类似地，所述FWD CHN控制数据串行化器将来自V/A控制器212的并行FCC数据转换成串 行FCC数据。高速串行化器224转换来自V/A源210的并行视频数据，且将其与所述经串行化音频数据及所述经串行化FCC数据时间多路复用以产生正向信道帧以经由全双工差 分串行数据链路230发射。在一些情况下，V/A控制器212可以串行方式代替并行方式来 产生所述FCC数据。在此种情况下，可删除FWD CHN控制数据串行化器226，且可将V/A控 制器212直接耦合到高速串行化器224。FffD CHN抑制电路229抑制正向信道信号以大致输出从全双工差分串行数据链路 230的相对端接收的串行反向控制(RCC)数据。作为实例，FWD CHN抑制电路229可以是适 于过滤掉所述正向信道信号的LPF或BPF。作为另一实例，FWD CHN抑制电路229可以是适 于大致消除掉所述正向信道信号的信号消除装置。REV CHN控制数据解串行化器228将所 述串行RCC数据转换成并行RCC数据以供V/A控制器212处理。在一些情况下，V/A控制 器212可经配置以便以串行方式代替并行方式来接收RCC数据。在此种情况下，可删除REV CHN控制数据解串行化器228，且可将V/A控制器212直接耦合到FWD CHN抑制电路229。在全双工差分串行数据链路230的另一端处，系统200包含音频处理器260、传感 器262 (例如，扬声器)、显示器264(例如，液晶显示器(LCD))及显示器音频控制器266。音 频处理器260在显示器音频控制器266的控制下处理所述所接收的并行音频数据以产生用 于驱动扬声器262的模拟音频信号。所述显示器264在所述显示器音频控制器266的控制 下处理所述所接收的并行视频数据以显示对应图像。显示器音频控制器266可基于所述所 接收的FCC数据控制音频处理器260及显示器264。另外，显示器音频控制器266可产生 RCC数据供发射到V/A控制器212以控制V/A源210的一个或一个以上操作。系统200进一步包含用于将音频处理器260、显示器264及显示器音频控制器266 介接到全双工差分串行数据链路230的串行链路接口 240。串行链路接口 240包含音频数 据解串行化器242、REV CHN抑制电路246、高速解串行化器244、FWD CHN控制数据解串行 化器247、差分信号调制器248及REV CHN控制数据串行化器250。REV CHN抑制电路246抑制反向信道信号(例如，RCC数据)以大致输出正向信道 信号(例如，视频、音频及FCC数据)。作为实例，REV CHN抑制电路246可以是适于过滤掉 所述反向信道信号的HPF或BPF。或者，REV CHN抑制电路246可以是用于大致消除掉所述 反向信道信号的信号消除装置。高速解串行化器244将正向信道串行数据转换成正向信道并行数据。将所述正向 信道并行数据的视频数据部分发送到显示器264以用于图像显示目的。将所述正向信道并 行数据的音频数据部分发送到音频数据解串行化器242。音频数据解串行化器242将所述 串行音频数据转换成并行音频数据，且将所述并行音频数据提供到音频处理器260以用于 声音产生目的。将所述正向信道并行数据的FCC数据部分发送到FWD CHN控制数据解串行 化器247，其将所述FCC数据转换成并行的。将所述并行FCC数据发送到显示器音频控制 器266以供处理。在一些情况下，显示器音频控制器266可经由串行端口仅接收控制数据。 在此种情况下，可删除FWD CHN控制数据解串行化器247，且可将高速解串行化器244的对 应位输出直接连接到显示器音频控制器266的所述串行端口。REV CHN控制数据串行化器250将来自显示器音频控制器266的并行RCC数据转 换成串行RCC数据。差分信号调制器248用所述RCC数据差分调制正向信道信号。差分信 号调制器248可包括转换速率控制以便以相对慢的方式调制所述正向信道信号，以控制所 述反向信道的频谱内容，以便将其与所述正向信道的频谱内容大致隔离。在一些情况下，显示器音频控制器266可经由串行端口仅输出控制数据。在此种情况下，可删除FWD CHN控 制数据串行化器250，且可将显示器音频控制器266的对应位输出直接连接到差分信号调 制器248。图2B图解说明根据本发明的另一实施例的实例性正向信道数据帧的信号图。在 此实例中，所述正向信道帧包括整个视频数据字。举例来说，视频数据位VO到VN包括于所 述正向信道帧中，其中N+1为所述视频数据字的长度。另外，所述正向信道帧包括所述音 频数据字的一部分(例如，一个位)。此外，所述正向信道帧包括所述FCC数据字的一部分 (例如，一个位)。应理解，所述正向信道帧的多于一个位可用于所述音频数据以及用于所 述FCC数据。图3图解说明根据本发明的另一实施例的用于传送数据的另一实例性系统300的 框图。总的来说，系统300用于例示根据本文中所描述的概念的正向及反向信道信号的频 谱内容及处理。系统300包含FWD CHN驱动器302及高频率抑制电路308，其两者均坐落于 全双工差分串行链路310的第一端处。系统300进一步包含低频率(LF)抑制电路304及 REV CHN驱动器306，其两者均坐落于全双工差分串行链路310的第二且相对端处。注意，以差分方式应用于FWD CHN驱动器302的输入的FWD CHN数据具有相对高 频率、频带限制的频谱内容。类似地，注意，以差分方式应用于REV CHN驱动器306的输入 的REV CHN数据具有相对低频率、频带限制频谱内容。在全双工差分串行数据链路310处， 所述正向信道信号由反向信道信号差分调制。因此，注意，所述经调制信号的频谱内容可包 括大致不重叠的低与高频率频谱带。注意，LF抑制电路304(其可以是HPF、BPF或低频率消除电路)移除所述反向信道 信号以产生或恢复所述FWD CHN数据。类似地，注意，HF抑制电路308(其可以是LPF、BPF 或高频率消除电路)移除所述正向信道信号以产生或恢复所述REVCHN数据。图4图解说明根据本发明的另一实施例的用于传送数据的另实例性系统400的框 图。前文所描述的系统100及200可对用于所述全双工差分串行数据链路的物理媒体的长 度具有实际限制。也就是说，如果所述串行数据链路的长度太长，那么所述正向及反向信道 信号可降级到不可恢复的等级。为有效地延伸所述通信链路的长度，可在所述通信链路的 两个端之间以菊链方式实施一个或一个以上中继器或收发器。另外，可修改此类系统以通 过以下方式形成环结构将所述环的每一元件配置为中继器或收发器。然而，在此实例中， 系统400采用中继器或收发器来有效地延伸所述串行数据链路的长度。特定来说，系统400包含正向信道(FC)源420、收发器440及正向信道(FC)汇 460。系统400进一步包含将FC源420耦合到收发器440的全双工差分串行数据链路435 及将收发器440耦合到FC汇460的另一全双工差分串行数据链路455。FC源420又包含FC数据源422、FC发射器(Tx) 424、FC抑制电路430、RC接收器 (Rx) 428及RC数据汇426。FC数据源422针对正向信道产生数据，其可包括相对高速数据 及所嵌入的相对低速数据，如前文所论述。FC Tx 424形成所述FC数据的差分发信以经由 全双工差分串行数据链路435发射。FC抑制电路430大致抑制FC数据信号以恢复从收发 器440接收或经由收发器440从FC汇460接收的RC数据信号。RC Rx428恢复所述RC数 据且将其提供到RC数据汇426以供处理。FC 汇 460 又包含 RC 数据源 470、RC Tx 468、RC 抑制电路 462、FC Rx 464 及 FC 数据汇466。所述RC数据源470针对反向信道产生相对低速数据。所述RC Tx 468用所述RC 数据差分调制FC信号以经由全双工差分串行数据链路455发射。所述RC抑制电路462大 致抑制RC数据信号以恢复从收发器440接收或经由收发器440从FC源420接收的FC数 据。所述FC Rx 464恢复所述FC数据且将其提供到所述FC数据汇466以供处理。如前文 所论述，所述FC数据可包括相对高速数据以及所嵌入的相对低速数据。收发器440又包含RC抑制电路442、FC Tx/Rx 446、FC数据汇/源448、FC抑制 电路452、RC Tx/Rx 450及RC数据汇/源454。所述RC抑制电路442大致抑制来自全双 工差分串行数据链路435的RC数据信号以恢复从FC源420接收的FC数据信号。所述FC Tx/Rx 446可恢复所述FC数据且将其提供到所述FC数据汇/源448以供进一步处理。或 者或另外，所述FC Tx/Rx 446可放大及通过所述所接收FC信号以通过全双工差分串行数 据链路455发射到FC汇460。如前文所论述，所述FC数据可包括相对高速数据以及所嵌入 的相对低速数据。FC抑制电路452大致抑制来自全双工差分串行数据链路455的FC数据信号以恢 复从FC汇460接收的RC数据信号。RC Tx/Rx 450可恢复所述RC数据且将其提供到RC数 据汇/源454以供处理。或者或另外，RC Tx/Rx 450可放大及通过所述所接收RC信号以 通过全双工差分串行数据链路435发射到FC源420。图5图解说明根据本发明的另一实施例的用于传送数据的另一实例性系统500的 框图。前文所描述的系统100及200仅例示单个正向信道接收器。应理解，此类系统可包 括多个正向信道接收器。举例来说，可将此类系统配置为点对多系统。在此方面，系统500 采用用于分别接收来自FC源的正向信道数据的一对FC汇。应理解，系统500可包括用于 接收来自所述FC源的正向信道数据的更多FC汇。特定来说，系统500包含FC源520、第一 FC汇540及第二 FC汇560。系统500进 一步包含将FC源520耦合到第一及第二 FC汇540及560的全双工差分串行数据链路535。 全双工差分串行数据链路535可由与FC源520相对的端处的电阻器Rt终止。FC 源 520 又包含 FC 数据源 522、FC Tx 524,FC 抑制电路 530、RC Rx 528 及 RC 数 据汇526。FC数据源522针对正向信道产生数据，其可包括相对高速数据及所嵌入的相对 低速数据，如前文所论述。FC Tx 524形成所述FC数据的差分发信以经由全双工差分串行 数据链路535发射。FC抑制电路530大致抑制所述FC数据信号以恢复从所述第一及/或 第二 FC汇540及560接收的RC数据信号。RC Rx 528恢复所述RC数据且将其提供到RC 数据汇526以供处理。第一 FC汇540又包含RC抑制电路542、FC Rx 544,FC数据汇546、RC数据源548 及RC Tx 550。RC抑制电路542大致抑制RC数据信号以恢复经由全双工差分串行数据535 从FC源520接收的所述FC数据信号。FC Rx 544恢复所述FC数据且将其提供到FC数据 汇546以供处理。如前文所论述，所述FC数据可包括相对高速数据以及所嵌入的相对低速 数据。RC数据源548针对反向信道产生相对低速数据。RC Tx用所述RC数据差分调制所 述FC信号以经由全双工差分串行数据链路535发射到FC源520。第二 FC汇560可经配置而与FC汇540类似或大致相同。举例来说，FC汇560包 含RC抑制电路562、FC Rx 564、FC数据汇566、RC数据源570及RC Tx 566。RC抑制电路 562大致抑制RC数据信号以恢复经由全双工差分串行数据535从FC源520接收的FC数据信号。FC Rx564恢复所述FC数据且将其提供到FC数据汇566以供处理。如前文所论述， 所述FC数据可包括相对高速数据以及所嵌入的相对低速数据。RC数据源570针对反向信 道产生相对低速数据。RC Tx 566用所述RC数据差分调制所述FC信号以经由全双工差分 串行数据链路535发射到FC源520。可将来自第二 FC汇560的RC数据与来自第一 FC汇540的RC数据时分多路复用 以供发射到FC源520。作为实例，可针对使用串行数据链路535发射所述RC数据的优先等 级将FC汇540及FC汇560分别配置为主装置及从装置。在此方面，每当FC汇540想要发 射所述RC数据时，其可使用串行数据链路535，且可准许FC汇560经由所述串行数据链路 发射所述RC数据。可采用对所述串行数据链路的其它类型的防撞击或时分多路复用使用 (用于所述RC数据的发射)。图6图解说明根据本发明的另一实施例的实例性高速数据发射器及低速数据接 收器600的框图。系统600是系统400及500的(分别)FC源420及520的一个实例性实 施方案。特定来说，系统600包含正向信道发射器，其包括一对电阻器R1、一差分对晶体管 Ml及M2(例如，金属氧化物半导体场效晶体管(MOSFET))及电流源602。电阻器Rl分别耦 合于正电源电压轨Vdd与FET Ml及M2的漏极之间。电阻器Rl为串行链路提供端接负载， 且可经配置而具有50欧姆的电阻。电流源602耦合于FET Ml及M2的源极与负电源电压 轨之间，所述负电源电压轨可接地。将正向信道数据差分应用于所述FET Ml及M2的栅极。 所述串行链路的所述对导体分别耦合到FETMl及M2的漏极。系统600进一步包含反向信道接收器，其包括电阻器R2、LPF 604,HPF 606及磁滞 比较器608。电阻器R2分别耦合于所述串行链路的所述对导体与LPF 604的正及负输入 之间。电阻器R2应经配置以具有相对大的电阻以便不显著增加所述串行链路的负载。LPF 604大致移除正向信道信号以恢复或产生反向信道信号。HPF 606又包括一对电容器Cl， 其分别耦合于LPF 604的正及负输出与磁滞比较器608的正及负输入之间。另外，HPF 606 包含一对电阻器R3，其串联耦合于磁滞比较器608的正及负输入之间，且适于在电阻器R3 之间的节点处接收共用模式电压Vcm。HPF 606适于大致移除所述所接收信号的DC分量。 与HPB 606串联耦合的LPF 604共同作为带通滤波器(BPF)操作。磁滞比较器608通过 (举例来说)响应于所述所接收信号的上升沿产生逻辑高信号且响应于下降沿产生逻辑低 信号来从所述所接收信号产生所述反向信道数据。图7图解说明根据本发明的另一实施例的实例性高速数据接收器及低速数据发 射器700的框图。系统700是系统400的FC汇460以及系统500的540及560的一个实 例性实施方案。特定来说，系统700包含包括HPF 702的正向信道接收器，及包括电压到电 流(V2I)转换器704、LPF 706、电流镜708及一对电阻器R4的反向信道发射器。HPF 702 包括分别耦合到所述串行链路的所述对导体的正及负输入。HPF 702移除反向信道信号以 产生所述所接收正向信道信号。所述V2I接收所述反向信道数据且基于所述数据产生正及负电流。LPF 706包含 一对电阻器R5，其分别耦合于V2I 704的正及负输出与电流镜708的正及负输入之间。另 外，LPF 706包含一对电容器C2，其分别耦合到V2I 704的正及负输出以及所述负电源电 压，其也可以处于接地电位。LPF 706控制所述反向信道信号的转换速率，以使得其频谱内 容不显著干扰所述正向信道数据的频谱内容。电流镜708的正及负输出分别耦合到所述串行链路的所述对导体。电阻器R4分别耦合于所述正电源电压轨Vdd与所述串行链路导体 之间。电阻器R4为所述串行链路提供端接负载，且可经配置而具有50欧姆的电阻。在此 配置中，电流镜708响应于所述反向信道数据而差分调制所述正向信道信号。图8图解说明根据本发明的另一方面的用于传送数据的另一实例性系统800的框 图。在前文所描述的系统100中，正向信道低速数据与高速数据时间多路复用以经由全双 工差分串行数据链路沿正向方向发射。反向信道低速数据被差分调制到正向信道信号上以 经由所述全双工差分串行数据链路沿反向方向发射。在系统800中，所述正向信道低速数 据以与所述反向信道低速被差分调制到所述高速正向信道信号上相同的方式被差分调制 到所述高速正向信道信号上。特定来说，系统800包含高速数据源802、正向信道(FWD CHN)低速数据源804及 反向信道(REV CHN)低速数据汇806，其全部坐落于全双工差分串行数据链路840的一端 处。所述高速数据源802可产生并行高速(HS)数据(例如，视频数据)。或者，高速数据 源802可以是高速时钟源以在时钟分布系统(例如，树)上建立半双工控制信道。FWD CHN 低速数据源804可产生并行正向(信道)低速(FLS)数据(例如，控制及/或音频数据)。 REV CHN低速数据汇806可接收并行反向(信道)低速数据(例如，控制数据)。系统800进一步包含用于将高速数据源802、FffD CHN低速数据源804及REVCHN 低速数据汇806介接到全双工差分串行数据链路840的串行链路接口 820。串行链路接口 820包含高速串行化器822、FWD CHN差分信号调制器824、FWD CHN低速串行化器826、REV CHN低速解串行化器828及HS CHN抑制电路830。高速串行化器822将来自高速数据源 822的并行HS数据转换成经串行化数据，且产生所述正向信道数据的差分信号以经由全双 工差分串行数据链路840发射。FffD CHN低速串行化器826又将来自FWD CHN低速数据源804的并行FLS数据转 换成串行数据。FWD CHN差分信号调制器824用所述经串行化FLS数据差分调制所述正向 信道信号。差分信号调制器824可包括转换速率控制以便以相对慢的方式调制所述正向信 道信号，以控制所述反向信道的频谱内容以将其与所述正向信道的频谱内容大致隔离。在 一些情况下，FWD CHN低速数据源804可以串行方式产生所述FLS数据。在此种情况下，可 删除FWD CHN低速串行化器826，且可将FWD CHN低速数据源804直接耦合到FWD CHN差分 信号调制器824。HS CHN抑制电路830抑制高速正向信道信号以大致输出从全双工差分串行数据 链路840的相对端接收的串行反向(信道)低速(RLS)数据。类似于先前实施例，所述HS CHN抑制电路可以是适于过滤掉高频率正向信道信号的LPF或BPF。还类似地，HS CHN抑 制电路830可以是用于大致消除掉所述正向信道信号的信号消除装置。REV CHN低速解串 行化器828将所述串行RLS数据转换成并行RLS数据以供REVCHN低速数据汇806处理。在全双工差分串行链路840的另一端处，系统800包含高速数据汇856、FffD CHN 低速数据汇862及REV CHN低速数据源868。高速数据汇856接收并处理来自高速数据源 802的并行高速(HS)数据(例如，视频数据)。FffD CHN低速数据汇862接收并处理来自 FffD CHN低速数据源804的并行FLS数据(例如，控制及/或音频数据)。REV CHN低速数 据源868产生并行RLS数据(例如，控制数据)以供发射到REV CHN低速数据汇806。系统800进一步包含用于将高速数据汇856、FffD CHN低速数据汇862及REVCHN低速数据源868介接到全双工差分串行数据链路840的串行链路接口 850。串行链路接口850包含LS CHN抑制电路852、高速解串行化器854、HS CHN抑制电路858、FWD CHN低速解 串行化器860、REV CHN低速串行化器866及差分信号调制器864。LS CHN抑制电路852抑制正向及反向信道低速数据信号(例如，经串行化FLS及 RLS数据)以大致输出从全双工差分串行数据链路840的相对端接收的串行正向信道数据 (例如，HS数据)。作为实例，LS CHN抑制电路852可以是适于过滤掉低频率正向及反向 信道数据的HPF或BPF。高速解串行化器854将串行正向信道数据转换成并行正向信道数 据。所述正向信道数据被发送到高速数据汇856以供处理。HS CHN抑制电路858抑制高速正向信道信号(例如，经串行化HS数据)以大致输出从全双工差分串行数据链路840的相对端接收的低速正向信道数据(例如，FLS数据)。 作为实例，HS CHN抑制电路858可以是适于过滤掉高频率正向信道数据的LPF或BPF。FffD CHN解串行化器860将所述串行FLS数据转换成并行FLS数据。所述FLS数据被发送到FWD CHN低速数据汇862以供处理。REV CHN低速串行化器866将来自REV CHN低速数据源868的并行RLS数据转换成串行RLS数据。差分信号调制器864用所述RLS数据差分调制正向信道信号。差分信号 调制器864可包括转换速率控制以便以相对慢的方式调制所述正向信道信号，以控制反向 信道的频谱内容以将其与正向信道的频谱内容大致隔离。正向及反向低速数据在不同时间 被调制到高速正向信道数据上。因此，低速正向及反向信道的通信处于半双工模式。然而， 可与低速正向或反向信道数据同时发射高速正向信道数据。应理解，可将其它正向信道低 速数据与所述正向信道高速数据时间多路复用；因此，提供用于发射正向信道低速数据的 两种方法。虽然已结合各种实施例描述了本发明，但应理解，本发明可进行进一步修改。此中请案打算涵盖本发明的任何变化形式、使用或更改，所述变化形式、使用或更改通常遵循本 发明的原理且包括与本发明背离但归属于与本发明相关的技术内的已知及习惯实践范围 内的此等变化形式、使用或更改。
权利要求
1.一种用于传送数据的设备，其包含通信链路；第一链路接口，其适于产生包括高速串行数据的正向信道差分信号以经由所述通信链 路发射；及第二链路接口，其适于通过相对低速串行数据来差分调制所述正向信道差分信号以经 由所述通信链路在反向信道中发射。
2.根据权利要求1所述的设备，其中与相对高速串行数据相关联的所述经差分调制正 向信道信号的第一频谱内容与和所述相对低速串行数据相关联的所述经差分调制正向信 道信号的第二频谱内容大致不重叠。
3.根据权利要求1所述的设备，其中所述经差分调制正向信道信号的共用模式电压大 致恒定。
4.根据权利要求1所述的设备，其中所述通信链路包含双绞导体对或并联印刷电路板 (PCB)迹线。
5.根据权利要求1所述的设备，其中所述第链路接口进一步适于将另一相对低速串行 数据与所述相对高速串行数据时间多路复用以产生所述正向信道差分信号。
6.根据权利要求5所述的设备，其中所述相对高速数据包含视频数据，且其中正向及 反向信道低速数据包含控制数据。
7.根据权利要求6所述的设备，其中所述正向信道低速数据进一步包含音频数据。
8.根据权利要求1所述的设备，其中所述第一链路接口进一步包含适于通过另一相对 低速串行数据来差分调制所述正向信道差分信号以经由所述通信链路在所述正向信道中 发射的差分信号调制器。
9.根据权利要求1所述的设备，其中所述第一链路接口包含适于从相对高速并行数据 产生所述相对高速串行数据的第一串行化器。
10.根据权利要求9所述的设备，其中所述第一串行化器进一步适于将所述相对高速 并行数据与另一相对低速串行数据时间多路复用以产生所述相对高速串行数据。
11.根据权利要求10所述的设备，其中所述第一链路接口进一步包含适于从并行低速 串行数据产生所述另一相对低速串行数据的第二串行化器。
12.根据权利要求1所述的设备，其中所述第一链路接口进一步包含适于大致抑制所 述正向信道信号以便产生所述反向信道低速串行数据的正向信道抑制电路。
13.根据权利要求12所述的设备，其中所述正向信道抑制电路包含低通滤波器(LPF)、 带通滤波器(BPF)或正向信道信号消除装置。
14.根据权利要求12所述的设备，其中所述第一链路接口进一步包含适于从所述反向 信道低速串行数据产生反向信道低速并行数据的解串行化器。
15.根据权利要求1所述的设备，其中所述第二链路接口包含适于用所述反向信道低 速串行数据差分调制所述正向信道差分信号的差分信号调制器。
16.根据权利要求15所述的设备，其中所述第二链路接口包含适于从反向信道低速并 行数据产生所述反向信道低速串行数据的串行化器。
17.根据权利要求1所述的设备，其中所述第二链路接口进一步包含适于大致抑制所 述反向信道低速串行数据以便产生所述正向信道高速串行数据的反向信道抑制电路。
18.根据权利要求17所述的设备，其中所述反向信道抑制电路包含高通滤波器(HPF)、 带通滤波器(BPF)或反向信道信号消除装置。
19.根据权利要求17所述的设备，其中所述第二链路接口进一步包含适于从所述正向 信道高速串行数据产生正向信道高速并行数据的第一解串行化器。
20.根据权利要求19所述的设备，其中所述第二链路接口进一步包含适于从所述正向 信道高速并行数据的一部分产生正向信道低速数据的第二解串行化器。
21.根据权利要求1所述的设备，其中所述第二链路接口包含适于大致抑制所述正向 信道高速数据以便产生正向信道低速串行数据的正向信道高速抑制电路。
22.一种用于传递数据的设备，其包含发射器，其适于产生包括高速串行数据的正向信道差分信号以经由通信链路发射；及接收器，其适于恢复被差分调制到所述正向信道信号上的反向信道低速串行数据。
23.根据权利要求22所述的设备，其中所述发射器适于将所述正向信道高速串行数据 与正向信道低速串行数据时间多路复用。
24.根据权利要求23所述的设备，其中所述正向信道高速串行数据包含视频数据，其 中所述正向信道低速串行数据包含音频及正向控制数据，且其中所述反向信道低速串行数 据包含反向控制数据。
25.根据权利要求22所述的设备，其中所述发射器进一步适于用正向信道低速串行数 据差分调制所述正向信道信号。
26.一种用于传递数据的设备，其包含接收器，其适于接收包含高速串行数据的正向信道差分信号；及发射器，其适于用反向信道低速串行数据差分调制所述正向信道差分信号。
27.根据权利要求26所述的设备，其中所述接收器适于恢复与所述正向信道高速串行 数据时间多路复用的正向信道低速串行数据。
28.根据权利要求27所述的设备，其中所述正向信道高速串行数据包含视频数据，其 中所述正向信道低速串行数据包含音频及正向控制数据，且其中所述反向信道低速串行数 据包含反向控制数据。
29.根据权利要求26所述的设备，其中所述接收器进一步适于恢复被差分调制到所述 正向信道差分信号上的正向信道低速串行数据。
全文摘要
本发明揭示一种数据发射技术，其中通过串行链路在正向信道中差分发射高速数据，且将相对低速数据差分调制到正向信道信号上以经由所述链路在反向信道中发射。通过在正向信道及反向信道两者中利用差分调制，所得信号具有大致恒定的共用模式电压，因此产生低EMI。与所述高速数据相关联的信号的频谱内容可与和所述低速数据相关联的信号的频谱内容大致不重叠。此促进以最小干扰恢复所述高速数据及低速数据。差分发信适合于经由不昂贵的媒体(例如，双绞线对或并联PCB迹线)来传递数据。所述数据发射技术应用于各种通信网络拓扑点对点、菊链及点对多点。
文档编号H04L5/14GK101997668SQ201010259078
公开日2011年3月30日 申请日期2010年8月19日 优先权日2009年8月21日
发明者吴强, 恰拉尔·伊尔马泽尔, 穆斯塔法·埃尔图鲁尔·厄内尔 申请人:美士美积体产品公司