专利名称：多制式多通道数字射频一体化模块及其信号处理方法与应用的制作方法
技术领域：
本发明涉及无线通信领域中的多制式基带拉远系统，特别是涉及多制式多通道数 字射频一体化模块及其信号处理方法。
背景技术：
随着无线通信的发展，各个制式的移动终端在社会中大量共存和使用，移动运营 商为了满足用户使用的需要，必须同时提供各个制式的通信设备来进行信号覆盖。目前工 程上的这种信号覆盖的方法大多数是由单制式的通信设备组合起来完成的，这样做不仅成 本高，而且体积也大，实现起来也很复杂。为了进一步满足市场的强烈需要，新的多制式信 号覆盖方式——多制式基带拉远系统由此产生。现有技术上实现这种多制式基带拉远系统，常用的一种结构如图1所示，在它的 任意一个业务通道中，均包括位于下行链路上，依次与数字基带处理模块相连接的变频模 块、PA(PoWer Amplifer)模块、滤波器/双工器；以及位于上行链路上，依次与滤波器/双 工器相连接的LNA(Low Noise Amplifer)模块、变频模块、数字基带处理模块。这种实现方 法与传统的用几个单制式的设备组合起来的解决方法相比，体积已经大大减小，成本也已 大大降低。但即便如此，这种多制式基带拉远系统里面各个模块之间的接口仍然十分复杂， 可生产性和可靠性都不太高，设备的体积也还是有点偏大。
发明内容
本发明的目的在于克服上述现有技术的缺点和不足，提供一种多制式多通道带数 字射频一体化模块，该模块集成度很高，可有效地减小各个模块之间的接口复杂度，使得整 个设备的体积也随之减小，同时提高了设备的可靠性和可产性。本发明的的另一个目的在于提供采用多制式多通道数字射频一体化模块所实现 的信号处理方法。本发明的第三个目的在于提供上述多制式多通道数字射频一体化模块的应用。为达到上述目的，本发明采用以下的技术方案本多制式多通道数字射频一体化模块，具体包括下行链路、上行链路、反馈电路， 以及用于供电的电源子系统电路、为各个芯片提供工作时钟的时钟子系统电路、控制各部 分工作的MCU及MCU的接口扩展芯片CPLD。为更好地实现本发明，作为优选的具体方案之一，所述的多制式多通道数字射频 一体化模块中，所述上行链路由与外端基站相连的光电转换模块接口、第二 FPGA芯片、第 一 FPGA芯片、A/D转换器、上行中频滤波器、上行放大器、上行混频器、上行可调衰减器及 上行滤波器依次连接构成；所述下行链路由与外端基站相连的光电转换模块接口、第二 FPGA芯片、第一 FPGA芯片、D/A转换器、下行差分滤波器、下行调制器、下行可调衰减器、 下行放大器及下行滤波器依次连接构成；所述反馈电路由选择开关、反馈混频器、反馈放大器、反馈滤波器、A/D转换器及第二 FPGA芯片依次连接构成；其中，所述第一 FPGA芯片 用于进行数字信号的编解码处理，所述第二芯片用于数字信号的串并转换及DPD (Digital Pre-Distortion数字预失真)处理。采用上述多制式多通道数字射频一体化模块实现信号的处理方法，具体步骤如 下当处理任一个制式的上行业务时，业务通道上所接收的上行信号输入到上行滤波 器，经过滤波把干扰信号滤除后，进入到上行可调衰减器，根据信号的大小可以设置或者不 操作，经过幅度调整后的信号进入上行混频器，把射频信号下混频成中频信号，中频信号经 过上行放大器放大后被送入到上行中频滤波器，把本振和信号谐波等无用信号滤除后进入 A/D转换器，把模拟信号转换成数字信号后送进第一 FPGA芯片进行编码处理，再送到第二 FPGA芯片进行串并转换，最后经过光电转换接口处的外接光电转换模块，把电信号转换成 光信号后通过光纤发射出去；当处理任一个制式的下行业务时，业务通道上所接收的下行信号经过光电转换模 块接口处的外接光电转换模块把光信号转换为电信号，送到第二 FPGA芯片进行串并转换 后，再送到第一 FPGA芯片进行解码处理，处理后信号进入到D/A转换器，把数字信号转换成 模拟信号，经过下行差分滤波器的滤波把无用信号滤除后送入到下行调制器，下行调制器 把中频信号上混频成射频信号，送入到下行可调衰减器，在此可以根据需要对射频信号的 幅度进行适当的衰减或者不操作，调整后的信号送进下行放大器进行放大，放大完成后进 入到下行滤波器进行滤波，把本振和信号的谐波等无用信号滤除后送到下一级发射装置；在反馈方向上，从任一个制式的下行通道耦合出来的下行信号经过选择开关的选 择后送入到反馈混频器，把射频信号下变频成中频信号，再经过反馈放大器的放大后，送进 反馈滤波器进行滤波处理，把无用的信号滤除后进入A/D转换器，把模拟信号转换成数字 信号后送进第二 FPGA芯片进行DPD处理，处理完成后把预失真信号叠加到第一 FPGA芯片 解码出来的下行信号中进行预失真。作为优选的具体方案之二，所述的多制式多通道数字射频一体化模块中，所述上 行链路由与外端基站相连的光电转换模块接口、第一 FPGA芯片、A/D转换器、上行中频滤波 器、上行放大器、上行混频器、上行可调衰减器及上行滤波器依次连接构成；所述下行链路 由与外端基站相连的光电转换模块接口、第一 FPGA芯片、D/A转换器、下行差分滤波器、下 行调制器、下行可调衰减器、下行放大器及下行滤波器依次连接构成；所述反馈电路由选择 开关、反馈混频器、反馈放大器、反馈滤波器、A/D转换器及第二 FPGA芯片依次连接构成；其 中，所述第一 FPGA芯片用于进行数字信号的编解码处理和串并转换，所述第二 FPGA芯片用 于进行DPD处理。采用上述多制式多通道数字射频一体化模块实现信号的处理方法，具体步骤如 下当处理任一个制式的上行业务时，业务通道上所接收的上行信号输入到上行滤波 器，经过滤波把干扰信号滤除后，进入到上行可调衰减器，根据信号的大小可以设置或者不 操作，经过幅度调整后的信号进入上行混频器，把射频信号下混频成中频信号，中频信号经 过上行放大器放大后被送入到上行中频滤波器，把本振和信号谐波等无用信号滤除后进入 A/D转换器，把模拟信号转换成数字信号后送进第一 FPGA芯片进行编码处理和串并转换，最后经过光电转换接口处的外接光电转换模块，把电信号转换成光信号后通过光纤发射出 去；当处理任一个制式的下行业务时，业务通道上所接收的下行信号经过光电转换模 块接口处的外接光电转换模块把光信号转换为电信号，送到第一 FPGA芯片进行串并转换 和解码处理，处理后信号进入到D/A转换器，把数字信号转换成模拟信号，经过下行差分滤 波器的滤波把无用信号滤除后送入到下行调制器，下行调制器把中频信号上混频成射频信 号，送入到下行可调衰减器，在此可以根据需要对射频信号的幅度进行适当的衰减或者不 操作，调整后的信号送进下行放大器进行放大，放大完成后进入到下行滤波器进行滤波，把 本振和信号的谐波等无用信号滤除后送到下一级发射装置；在反馈方向上，从任一个制式的下行通道耦合出来的下行信号经过选择开关的选 择后送入到反馈混频器，把射频信号下变频成中频信号，再经过反馈放大器的放大后，送进 反馈滤波器进行滤波处理，把无用的信号滤除后进入A/D转换器，把模拟信号转换成数字 信号后送进第二 FPGA芯片进行DPD处理，处理完成后把预失真信号叠加到第一 FPGA芯片 解码出来的下行信号中进行预失真。作为优选的具体方案之三，所述的多制式多通道数字射频一体化模块中，所述上 行链路由与外端基站相连的光电转换模块接口、FPGA芯片、A/D转换器、上行中频滤波器、 上行放大器、上行混频器、上行可调衰减器及上行滤波器依次连接构成；所述下行链路由与 外端基站相连的光电转换模块接口、FPGA芯片、D/A转换器、下行差分滤波器、下行调制器、 下行可调衰减器、下行放大器及下行滤波器依次连接构成；所述反馈链路由选择开关、反馈 混频器、反馈放大器、反馈滤波器、A/D转换器及DSP芯片依次连接构成；其中，所述FPGA芯 片用于进行数字信号的编解码处理和串并转换，所述DSP芯片用于进行DPD处理。采用上述多制式多通道数字射频一体化模块实现信号的处理方法，具体步骤如 下当处理任一个制式的上行业务时，业务通道上所接收的上行信号输入到上行滤波 器，经过滤波把干扰信号滤除后，进入到上行可调衰减器，根据信号的大小可以设置或者不 操作，经过幅度调整后的信号进入上行混频器，把射频信号下混频成中频信号，中频信号经 过上行放大器放大后被送入到上行中频滤波器，把本振和信号谐波等无用信号滤除后进入 A/D转换器，把模拟信号转换成数字信号后送进FPGA芯片进行编码处理和串并转换，最后 经过光电转换接口处的外接光电转换模块，把电信号转换成光信号后通过光纤发射出去；当处理任一个制式的下行业务时，业务通道上所接收的下行信号经过光电转换模 块接口处的外接光电转换模块把光信号转换为电信号，送到FPGA芯片进行串并转换和解 码处理，处理后信号进入到D/A转换器，把数字信号转换成模拟信号，经过下行差分滤波器 的滤波把无用信号滤除后送入到下行调制器，下行调制器把中频信号上混频成射频信号， 送入到下行可调衰减器，在此可以根据需要对射频信号的幅度进行适当的衰减或者不操 作，调整后的信号送进下行放大器进行放大，放大完成后进入到下行滤波器进行滤波，把本 振和信号的谐波等无用信号滤除后送到下一级发射装置；在反馈方向上，从任一制式的下行通道耦合出来的下行信号经过选择开关的选择 后送入到反馈混频器，把射频信号下变频成中频信号，再经过反馈放大器的放大后，送进反 馈滤波器进行滤波处理，把无用的信号滤除后进入A/D转换器，把模拟信号转换成数字信号后送进DPD芯片进行DPD处理，处理完成后把预失真信号叠加到FPGA芯片解码出来的下 行信号中进行预失真。所述多制式多通道数字射频一体化模块，该模块可以应用于多制式基带拉远系统 中，该系统包括位于下行链路上，依次与多制式多通道数字射频一体化模块、PA模块、滤波 器/双工器；以及位于上行链路上，依次与滤波器/双工器相连接的LNA模块、多制式多通 道数字射频一体化模块。本发明与现有技术相比，具有如下优点和有益效果多制式多通道数字射频一体 化模块，有效地减小了各个模块之间的接口复杂度，这样整个设备的体积也随之减小，使得 多制式基带拉远系统的小型化成为了可能，这样做也会提高设备的可靠性，降低设备的成 本。本发明中还引入DPD技术，通过这项技术，把末级功率放大器的效率提高，使热耗减小， 从而保证设备不至于过热而不能正常工作。
图1是现有技术中多个模块实现的多制式基带拉远系统的结构示意图；图2是利用本发明多制式多通道数字射频一体化模块实现的多制式基带拉远系 统的结构示意图；图3是本发明多制式多通道数字射频一体化模块实施例一的结构示意图；图4是本发明多制式多通道数字射频一体化模块实施例二的结构示意图；图5是本发明多制式多通道数字射频一体化模块实施例三的结构示意图。
具体实施例方式下面结合实施例及附图，对本发明作进一步地详细说明，但本发明的实施方式不 限于此。图2是在图1基础上做了改进的多制式多通道数字射频一体化模块实现的多制式 基带拉远系统的结构示意图，其中，把多个制式多个通道的数字基带处理部分与射频处理 部分的电路集成到一个模块上实施例一如图3所示，是本发明中的多制式多通道数字射频一体化模块的结构示意图。它 工作在两个或者两个以上的通信制式，主要包括与外端基站交换数据用的光电转换模块 接口，以及依次与光电转换模块接口相连的第二 FPGA芯片、第一 FPGA芯片，任一制式的D/ A转换器、下行差分滤波器、下行调制器、下行可调衰减器、下行放大器、下行滤波器、上行滤 波器、上行可调衰减器、上行混频器、上行放大器、上行中频滤波器及A/D转换器。除上述器 件外，还包括为整个电路板供电的电源子系统电路、为各个芯片提供工作时钟的时钟子系 统电路、控制各部分工作的MCU及其接口扩展芯片CPLD的电路及反馈电路。其中由与外端 基站相连的光电转换模块接口、第二 FPGA芯片、第一 FPGA芯片、D/A转换器、下行差分滤波 器、下行调制器、下行可调衰减器、下行放大器及下行滤波器依次连接构成下行链路；由与 外端基站相连的光电转换模块接口、第二 FPGA芯片、第一 FPGA芯片、A/D转换器、上行中频 滤波器、上行放大器、上行混频器、上行可调衰减器及上行滤波器依次连接构成上行链路； 由选择开关、反馈混频器、反馈放大器、反馈滤波器、A/D转换器及第二 FPGA芯片依次连接 构成反馈链路。
根据本实施例中的多制式多通道数字射频一体化模块，在处理任一制式的正常业 务操作时当处理上行业务时，业务通道上所接收的上行信号输入到上行滤波器，经过滤波 把干扰信号滤除后，进入到上行可调衰减器，根据信号的大小可以设置或者不操作，经过幅 度调整后的信号进入上行混频器，把射频信号下混频成中频信号，中频信号经过上行放大 器放大后被送入到上行中频滤波器，把本振和信号谐波等无用信号滤除后进入A/D转换 器，把模拟信号转换成数字信号后送进第一 FPGA芯片进行编码处理，再送到第二 FPGA芯片 进行串并转换，最后经过光电转换接口处的光电转换模块(图中未画出)，把电信号转换成 光信号后通过光纤发射出去。当处理下行业务时，业务通道上所接收的下行信号经过光电转换模块接口处的光 电转换模块把光信号转换为电信号，送到第二 FPGA芯片进行串并转换后，再送到第一 FPGA 芯片进行解码处理，处理后信号进入到D/A转换器，把数字信号转换成模拟信号，经过下行 差分滤波器的滤波把无用信号滤除后送入到下行调制器，下行调制器把中频信号上混频成 射频信号，送入到下行可调衰减器，在此可以根据需要对射频信号的幅度进行适当的衰减 或者不操作，调整后的信号送进下行放大器进行放大，放大完成后进入到下行滤波器进行 滤波，把本振和信号的谐波等无用信号滤除后送到下一级发射装置(图中未画出)。在反馈方向上，从任一个制式的下行通道耦合出来的下行信号经过选择开关的选 择后送入到反馈混频器，把射频信号下变频成中频信号，再经过反馈放大器的放大后，送进 反馈滤波器进行滤波处理，把无用的信号滤除后进入A/D转换器，把模拟信号转换成数字 信号后送进第二 FPGA芯片进行DPD处理，处理完成后把预失真信号叠加到第一 FPGA芯片 解码出来的下行信号中进行预失真。从上述业务操作过程可以看出，本发明中的数字射频一体化模块集成了下行数字 处理电路、下行的变频电路、上行的变频电路、上行的数字处理电路、反馈通道的变频电路 和DPD预失真处理的电路，当然也集成了为整个电路板供电的电源子系统电路、为各个芯 片提供工作时钟的时钟子系统电路、控制各部分工作的MCU及其接口扩展芯片CPLD的电 路。根据上述结构，使电路的实现更加简单、更加紧凑，当然整个设备的体积就可以降下来。实施例二 如图4所示，是本发明中的多制式多通道数字射频一体化模块实施例二的结构示 意图。它与实施例一不同的是第一 FPGA和第二 FPGA的功能重新进行了分配。在实施例一 中，第一 FPGA只承担了处理各个制式的业务通道的上行数据与下行数据的工作；第二 FPGA 承担了上行数据与下行数据的串并转换工作和反馈信号的预失真处理工作。而在本实施例 中，第一 FPGA承担了处理各个制式的业务通道的上行数据和下行数据的工作，除此之外， 还承担了上行数据与下行数据的串并转换工作；第二 FPGA只承担了反馈信号的预失真处 理工作。在此需要强调的是，由于第一 FPGA和第二 FPGA所承担的工作的不同，使得电路也 有所不同。其中由与外端基站相连的光电转换模块接口、第一 FPGA芯片、D/A转换器、下行 差分滤波器、下行调制器、下行可调衰减器、下行放大器及下行滤波器依次连接构成下行链 路；由与外端基站相连的光电转换模块接口、第一 FPGA芯片、A/D转换器、上行中频滤波器、 上行放大器、上行混频器、上行可调衰减器及上行滤波器依次连接构成上行链路；反馈链路 与实施例一相同，在此就不再一一赘述。
根据本实施例中的多制式多通道数字射频一体化模块，在处理任一制式的正常业 务操作时当处理上行业务时，在信号进入第一 FPGA芯片之前其处理流程与实施例一相同， 在此就不再赘述。当信号送进第一 FPGA芯片之后，第一 FPGA芯片对上行信号进行编码处 理和串并转换，最后经过光电转换接口处的光电转换模块(图中未画出)，把电信号转换成 光信号后通过光纤发射出去。当处理下行业务时，业务通道上所接收的下行信号经过光电转换模块接口处的光 电转换模块把光信号转换为电信号，送到第一 FPGA芯片进行串并转换和解码处理，在第一 FPGA芯片之后其信号处理流程与实施例一相同，在此就不再赘述。反馈信号的处理流程与实施例一相同，在此就不再一一赘述。本实施例中的多制式多通道数字射频一体化模块，其集成的电路的功能与实施例 一相同，在此就不再一一赘述。实施例三如图5所示，是本发明中的多制式多通道数字射频一体化模块实施例三的结构示 意图。它与实施例二不同的是，在反馈通道上，不再用FPGA芯片来实现反馈信号的预失真 处理工作，而是用DSP芯片来实现。在这个新的结构中，其上行链路和下行链路的构成与实 施例二相同，在此就不再赘述。不同的是反馈链路由选择开关、反馈混频器、反馈放大器、反 馈滤波器、A/D转换器及DSP芯片依次连接构成。在处理任一制式的正常业务操作时，处理上行业务和下行业务的流程与实施例二 相同，在此不再赘述。不同的是在反馈方向上，从任一制式的下行通道耦合出来的下行信号经过选择开 关的选择后送入到反馈混频器，把射频信号下变频成中频信号，再经过反馈放大器的放大 后，送进反馈滤波器进行滤波处理，把无用的信号滤除后进入A/D转换器，把模拟信号转换 成数字信号后送进DSP芯片进行DPD处理，处理完成后把预失真信号叠加到FPGA芯片解码 出来的下行信号中进行预失真。以上所述的本发明的实施方式，并不构成对本发明保护范围的限定，任何在本发 明的精神和原则之内所作的修改、等同替换和改进等，均应包括在本发明的权利要求保护 范围之内。
10
权利要求
多制式多通道数字射频一体化模块，其特征在于，所述多制式多通道数字射频一体化模块具体包括下行链路、上行链路、反馈电路，以及用于供电的电源子系统电路、为各个芯片提供工作时钟的时钟子系统电路、控制各部分工作的MCU及MCU的接口扩展芯片CPLD。
2.根据权利要求1所述的多制式多通道数字射频一体化模块，其特征在于，所述上行 链路由与外端基站相连的光电转换模块接口、第二 FPGA芯片、第一 FPGA芯片、A/D转换器、 上行中频滤波器、上行放大器、上行混频器、上行可调衰减器及上行滤波器依次连接构成；所述下行链路由与外端基站相连的光电转换模块接口、第二 FPGA芯片、第一 FPGA芯 片、D/A转换器、下行差分滤波器、下行调制器、下行可调衰减器、下行放大器及下行滤波器 依次连接构成；所述反馈电路由选择开关、反馈混频器、反馈放大器、反馈滤波器、A/D转换器及第二 FPGA芯片依次连接构成；其中，所述第一 FPGA芯片用于进行数字信号的编解码处理，所述第二芯片用于编码处 理后信号的串并转换及DPD处理。
3.根据权利要求1所述的多制式多通道数字射频一体化模块，其特征在于，所述上行 链路由与外端基站相连的光电转换模块接口、第一 FPGA芯片、A/D转换器、上行中频滤波 器、上行放大器、上行混频器、上行可调衰减器及上行滤波器依次连接构成；所述下行链路由与外端基站相连的光电转换模块接口、第一 FPGA芯片、D/A转换器、下 行差分滤波器、下行调制器、下行可调衰减器、下行放大器及下行滤波器依次连接构成；所述反馈电路由选择开关、反馈混频器、反馈放大器、反馈滤波器、A/D转换器及第二 FPGA芯片依次连接构成；其中，所述第一 FPGA芯片用于进行数字信号的编解码处理和串并转换，所述第二 FPGA 芯片用于进行DPD处理。
4.根据权利要求1所述的多制式多通道数字射频一体化模块，其特征在于，所述上行 链路由与外端基站相连的光电转换模块接口、FPGA芯片、A/D转换器、上行中频滤波器、上 行放大器、上行混频器、上行可调衰减器及上行滤波器依次连接构成；所述下行链路由与外端基站相连的光电转换模块接口、FPGA芯片、D/A转换器、下行差 分滤波器、下行调制器、下行可调衰减器、下行放大器及下行滤波器依次连接构成；所述反馈链路由选择开关、反馈混频器、反馈放大器、反馈滤波器、A/D转换器及DSP芯 片依次连接构成；其中，所述FPGA芯片用于进行数字信号的编解码处理和串并转换，所述DSP芯片用于 进行DPD处理。
5.采用权利要求2所述的多制式多通道数字射频一体化模块的信号处理方法，其特征 在于，具体步骤如下当处理任一个制式的上行业务时，业务通道上所接收的上行信号输入到上行滤波器， 经过滤波把干扰信号滤除后，进入到上行可调衰减器，根据信号的大小设置或者不操作，经 过幅度调整后的信号进入上行混频器，把射频信号下混频成中频信号，中频信号经过上行 放大器放大后被送入到上行中频滤波器，把无用信号滤除后进入A/D转换器，把模拟信号 转换成数字信号后送进第一 FPGA芯片进行编码处理，再送到第二 FPGA芯片进行串并转换， 最后经过光电转换接口处的外接光电转换模块，把电信号转换成光信号后通过光纤发射出去；当处理任一个制式的下行业务时，业务通道上所接收的下行信号经过光电转换模块接 口处的外接光电转换模块把光信号转换为电信号，送到第二 FPGA芯片进行串并转换后，再 送到第一 FPGA芯片进行解码处理，处理后信号进入到D/A转换器，把数字信号转换成模拟 信号，经过下行差分滤波器的滤波把无用信号滤除后送入到下行调制器，下行调制器把中 频信号上混频成射频信号，送入到下行可调衰减器，在此根据需要对射频信号的幅度进行 适当的衰减或者不操作，调整后的信号送进下行放大器进行放大，放大完成后进入到下行 滤波器进行滤波，把无用信号滤除后送到下一级发射装置；在反馈方向上，从任一个制式的下行通道耦合出来的下行信号经过选择开关的选择后 送入到反馈混频器，把射频信号下变频成中频信号，再经过反馈放大器的放大后，送进反馈 滤波器进行滤波处理，把无用的信号滤除后进入A/D转换器，把模拟信号转换成数字信号 后送进第二 FPGA芯片进行DPD处理，处理完成后把预失真信号叠加到第一 FPGA芯片解码 出来的下行信号中进行预失真。
6.采用权利要求3所述的多制式多通道数字射频一体化模块的信号处理方法，其特征 在于，具体步骤如下当处理任一个制式的上行业务时，业务通道上所接收的上行信号输入到上行滤波器， 经过滤波把干扰信号滤除后，进入到上行可调衰减器，根据信号的大小设置或者不操作，经 过幅度调整后的信号进入上行混频器，把射频信号下混频成中频信号，中频信号经过上行 放大器放大后被送入到上行中频滤波器，把无用信号滤除后进入A/D转换器，把模拟信号 转换成数字信号后送进第一 FPGA芯片进行编码处理和串并转换，最后经过光电转换接口 处的外接光电转换模块，把电信号转换成光信号后通过光纤发射出去；当处理任一个制式的下行业务时，业务通道上所接收的下行信号经过光电转换模块接 口处的外接光电转换模块把光信号转换为电信号，送到第一 FPGA芯片进行串并转换和解 码处理，处理后信号进入到D/A转换器，把数字信号转换成模拟信号，经过下行差分滤波器 的滤波把无用信号滤除后送入到下行调制器，下行调制器把中频信号上混频成射频信号， 送入到下行可调衰减器，在此根据需要对射频信号的幅度进行适当的衰减或者不操作，调 整后的信号送进下行放大器进行放大，放大完成后进入到下行滤波器进行滤波，把无用信 号滤除后送到下一级发射装置；在反馈方向上，从任一个制式的下行通道耦合出来的下行信号经过选择开关的选择后 送入到反馈混频器，把射频信号下变频成中频信号，再经过反馈放大器的放大后，送进反馈 滤波器进行滤波处理，把无用的信号滤除后进入A/D转换器，把模拟信号转换成数字信号 后送进第二 FPGA芯片进行DPD处理，处理完成后把预失真信号叠加到第一 FPGA芯片解码 出来的下行信号中进行预失真。
7.采用权利要求4所述的多制式多通道数字射频一体化模块的信号处理方法，其特征 在于，具体步骤如下当处理任一个制式的上行业务时，业务通道上所接收的上行信号输入到上行滤波器， 经过滤波把干扰信号滤除后，进入到上行可调衰减器，根据信号的大小设置或者不操作，经 过幅度调整后的信号进入上行混频器，把射频信号下混频成中频信号，中频信号经过上行 放大器放大后被送入到上行中频滤波器，把无用信号滤除后进入A/D转换器，把模拟信号转换成数字信号后送进FPGA芯片进行编码处理和串并转换，最后经过光电转换接口处的 外接光电转换模块，把电信号转换成光信号后通过光纤发射出去；当处理任一个制式的下行业务时，业务通道上所接收的下行信号经过光电转换模块接 口处的外接光电转换模块把光信号转换为电信号，送到FPGA芯片进行串并转换和解码处 理，处理后信号进入到D/A转换器，把数字信号转换成模拟信号，经过下行差分滤波器的滤 波把无用信号滤除后送入到下行调制器，下行调制器把中频信号上混频成射频信号，送入 到下行可调衰减器，在此根据需要对射频信号的幅度进行适当的衰减或者不操作，调整后 的信号送进下行放大器进行放大，放大完成后进入到下行滤波器进行滤波，把无用信号滤 除后送到下一级发射装置；在反馈方向上，从任一制式的下行通道耦合出来的下行信号经过选择开关的选择后送 入到反馈混频器，把射频信号下变频成中频信号，再经过反馈放大器的放大后，送进反馈滤 波器进行滤波处理，把无用的信号滤除后进入A/D转换器，把模拟信号转换成数字信号后 送进DPD芯片进行DPD处理，处理完成后把预失真信号叠加到FPGA芯片解码出来的下行信 号中进行预失真。
8.根据权利要求1所述的多制式多通道数字射频一体化模块，其特征在于，所述模块 应用于多制式基带拉远系统中，该系统包括位于下行链路上，依次与多制式多通道数字射 频一体化模块、PA模块、滤波器/双工器；以及位于上行链路上，依次与滤波器/双工器相 连接的LNA模块、多制式多通道数字射频一体化模块。全文摘要
本发明提供一种多制式多通道数字射频一体化模块，具体包括下行链路、上行链路、反馈电路，以及用于供电的电源子系统电路、为各个芯片提供工作时钟的时钟子系统电路、控制各部分工作的MCU及其接口扩展芯片CPLD的电路。本发明还提供了采用多制式多通道数字射频一体化模块实现信号的处理方法。本发明能有效地减小多制式基带拉远系统里面各个模块之间的接口复杂度，使整个设备的体积减小，降低成本，提高稳定性，本发明中还引入DPD技术，把末级功率放大器的效率提高，使热耗减小，从而保证设备不至于过热而不能正常工作。本发明还提供了多制式多通道数字射频一体化模块应用于多制式基带拉远系统中。
文档编号H04B7/155GK101969415SQ20101029382
公开日2011年2月9日 申请日期2010年9月26日 优先权日2010年9月26日
发明者付敏, 廖清华, 龚贺 申请人:京信通信系统(中国)有限公司