专利名称：同地址iic器件复用系统及其方法
技术领域：
本发明涉及通信领域的IIC器件技术领域，具体涉及一种同地址IIC器件复用系 统及其方法。
背景技术：
IICdnter-Integrated Circuit)器件的接口具有信号少，操作简便的特点。在计 算机网络通信设备中，IIC器件的应用越来越多。在IIC器件的应用中会用到多个同一器 件地址且不可配置的IIC从器件。上述情况下，如果按照标准的IIC器件连接结构，将会无 法区分每一个器件。现有技术解决上述问题一般是给每个IIC从器件提供一个IIC接口，处理器在对 每个接口分别进行操作。这种方式的缺点是占用系统资源多，IIC从器件超过一定数量后， 会占用大量的系统硬件资源，且上述方式的结构复杂，所需要的成本较高。目前市面上专用 的多路Iic复用芯片价格普遍比较高，且拓展的容性有限；另外，出现的其它复用方法，一 般都需要CPLD (Complex Programmable Logic Device复杂可编程逻辑器件)芯片进行支 持，该芯片的成本较高，且控制逻辑设计复杂。
发明内容
本发明的目的是针对上述技术问题，提供一种占用系统资源少，成本较低，能突破 容性限制且容易实现的同地址IIC器件复用系统及其方法。为实现此目的，本发明所设计的一种同地址IIC器件复用系统，包括具有IIC控 制单元的CPU，多个IIC从器件，其特征在于它还包括IIC时钟电路复用网络，该IIC时钟 电路复用网络包括多个子网络，每个子网络对应一个Iic从器件，CPU发出多路选通信号， 每路选通信号分别接入对应的子网络的选通信号输入端，Iic控制单元的时钟信号输出端 分别连接每个子网络的时钟信号输入端，每个子网络的时钟信号输出端连接一个IIC从器 件，所述子网络通过接收到的选通信号，来控制进入对应IIC从器件的时钟信号是否输出； 所述每个IIC从器件的数据信号端连接IIC控制单元的数据信号端。实施例1中，所述每个子网络包括非门、与门和电阻Rl (电阻Rl在这里作为IIC 从器件的可控上拉电阻)，其中，非门的输入端接入一路选通信号，非门的输出端连接电阻 Rl的一端，电阻Rl的另一端连接与门的输出端，与门的输出端连接相应的一个Iic从器件 的时钟信号输入端，每个与门的第一输入脚均连接Iic控制单元的时钟信号输出端，与门 的第二输入脚通过上拉电阻RO连接电源VCC，与门的输出端在选通信号的控制下输出时钟 信号。实施例2中，所述每个子网络包括非门、电阻Rl R5、二极管Dl D3、三极管 Ql Q3，其中，非门的输入端接入一路选通信号，非门的输出端通过电阻Rl连接三极管Q3 的集电极，三极管Q3的发射极接地，三极管Q3的基极通过电阻R5接地，三极管Q3的基极 还连接三极管Q2的发射极，三极管Q2的集电极通过电阻R4连接电源VCC，三极管Q2的基极通过电阻R3连接电源VCC，三极管Q2的基极还连接三极管Ql的集电极，三极管Ql的发 射极连接二极管D3的正极，二极管D3的负极接地，三极管Ql的基极通过电阻R2连接电源 VCC,三极管Ql的基极连接二极管D2的正极，二极管D2的负极连接二极管Dl的负极，二极 管Dl的正极接地，二极管D2的负极连接IIC控制单元的时钟信号输出端，三极管Q3的集 电极连接相应的一个IIC从器件的时钟信号输入端。所述电阻Rl为可控上拉电阻Rl (实例1和实例2中可控上拉电阻Rl的同时担当 两个角色，一是可控上拉电阻；二是放大电路集电极电阻)优选的，所述电阻Rl的阻值范围为500 1500欧姆。较佳的，电阻Rl的阻值为1000欧姆。本发明所设计的一种同地址IIC器件复用方法，其特征在于，它包括如下步骤步骤1)CPU发出多路选通信号，每路选通信号进入对应的IIC时钟电路复用网络 的子单元中的非门，CPU的IIC控制单元输出时钟信号，时钟信号进入所述子单元中的与门 的一个输入端，电源VCC提供的电源通过上拉电阻RO进入所述与门的另一个输入端；步骤2)当选通信号为低电平信号时，所述非门输出高电平信号，通过可控上拉电 阻Rl后和所述与门的输出端形成了一个耦合放大电路的输出级，时钟信号被放大后输入 对应的IIC从器件，时钟信号进入IIC从器件后触发CPU与IIC从器件进行数据交换；步骤；3)当选通信号为高电平信号时，所述非门输出低电平信号，该低电平信号使 得与门输出端处于接地状态，无法输出时钟信号，也无法触发CPU与IIC从器件间的数据交 换，以上步骤完成了同地址IIC器件的复用。实施例1的工作原理为如图1 2所示，先通过CPU进行选通操作，选通的通道输 出低电平选通信号，该低电平选通信号作为非门的输入电平，驱动非门输出高电平；当非门 的输入端输入低电平时，非门输出电压接近电源电压VCC，当非门的输入端输入高电平时， 则其输出电压为零。非门的输出端经由一个1000欧姆(1/4W)阻值的可控上拉电阻Rl接 至与门输出端。当选通信号驱动非门输出高电平时，非门的输出级电路和与门输出级电路一起形 成了一个放大电路的输出级。当与门第二输入脚接入上拉电阻RO后，为放大电路提供了的电压供给。非门输出 级电路和与门输出级电路一起形成了放大电路的输出级。因此，IIC时钟信号经由非门的输入端输入，经过整个放大电路后，有效放大了 IIC时钟信号，由与门的输出端输出。当不被选通时，即选通信号输出为高电平时，非门的输出为低电平，相当于此时整 个放大电路接地，整个放大电路不工作，所以与门的输出端无IIC时钟信号的输出。实施例2的工作原理与实施例1基本相同，不同之处在于如图3所示，上述与门 电路由分离元件替换，当非门输入低电平时，非门输出的高电平信号与三极管Q3的集电极 组成放大电路的输出级，可放大输出IIC时钟信号；当非门输入高电平时，非门输出的低电 平信号使三极管Q3的集电极相当于接地，不输出IIC时钟信号。由上述原理可知，同地址IIC器件复用系统控制每一路芯片的IIC时钟信号的输 出，从而达到复用同地址Iic芯片的目的。IIC的数据信号SDA则可以直接连接在一起。本发明的优点在于通过CPU发出的选通信号进入IIC时钟电路复用网络后控制各路时钟信号的输出，从而实现多个IIC从器件数据信号的复用，IIC时钟信号被复用电路 网络隔离使得Iic可以突破传统的容性限制，挂接更多的IIC负载，这种结构具有占用系统 资源少，结构简单，成本低的优点。
图1为本发明的原理框图；图2为本发明中IIC时钟电路复用网络的原理图；图3为本发明中子网络的电路图；其中，1-非门，2-与门。
具体实施例方式以下结合附图和实施例对本发明作进一步的详细说明如图1 2所述的一种同地址IIC器件复用系统，包括具有IIC控制单元的CPU， 多个Iic从器件(1 η)，其特征在于它还包括IIC时钟电路复用网络，该IIC时钟电路 复用网络包括多个子网络，每个子网络对应一个IIC从器件，CPU发出多路选通信号，每路 选通信号分别接入对应的子网络的选通信号输入端，IIC控制单元的时钟信号输出端分别 连接每个子网络的时钟信号输入端，每个子网络的时钟信号输出端连接一个IIC从器件， 子网络通过接收到的选通信号来控制进入对应Iic从器件的时钟信号是否输出；所述每个 Iic从器件的数据信号端连接IIC控制单元的数据信号端。上述技术方案中的子网络可由两种方式实施，下面给出两种实施例实施例1 每个子网络依据元器件成本考虑可以由门电路实现，它包括非门1、与 门2和电阻R1，其中，非门1的输入端接入一路选通信号，非门1的输出端连接电阻Rl的一 端，电阻Rl的另一端连接与门2的输出端，与门2的输出端连接相应的一个IIC从器件的 时钟信号输入端，每个与门2的第一输入脚均连接IIC控制单元的时钟信号输出端，与门2 的第二输入脚通过上拉电阻RO连接电源VCC，与门2的输出端在选通信号的控制下输出时 钟信号。电阻Rl的阻值范围为500 1500欧姆，优选为1000欧姆。上述电阻Rl为可控 上拉电阻Rl。实施例1中，一般IIC器件的控制时钟频率并不高，标准的IIC时钟频率多在 50KHz左右，高速IIC多在100 400KHz，幅度在几百mV。采用实施例1中的门内部电路耦 合的设计可实现时钟信号的传递控制。并且，OC(集电极开路)与门内部电路的第一级实 现CPU发出的IIC时钟信号交流耦合输入。最后一级接可控上拉电阻Rl后，在末级构成了 一个放大电路，使得IIC时钟电路复用网络的每个子网输出时钟与CPU发出的时钟频率一 致，幅度比略大于1 1，IIC时钟信号经电路复用网络后，没有衰减损失并得到略微放大。实施例2 每个子网络依据元器件成本考虑还可以由门电路和分离元件的组合实 现，它包括非门1、电阻Rl R5、二极管Dl D3、三极管Ql Q3，其中，非门1的输入端接 入一路选通信号，非门1的输出端通过电阻Rl连接三极管Q3的集电极，三极管Q3的发射极 接地，三极管Q3的基极通过电阻R5接地，三极管Q3的基极还连接三极管Q2的发射极，三 极管Q2的集电极通过电阻R4连接电源VCC，三极管Q2的基极通过电阻R3连接电源VCC， 三极管Q2的基极还连接三极管Ql的集电极，三极管Ql的发射极连接二极管D3的正极，二极管D3的负极接地，三极管Ql的基极通过电阻R2连接电源VCC，三极管Ql的基极连接二 极管D2的正极，二极管D2的负极连接二极管Dl的负极，二极管Dl的正极接地，二极管D2 的负极连接IIC控制单元的时钟信号输出端，三极管Q3的集电极连接相应的一个IIC从器 件的时钟信号输入端。上述电阻Rl的阻值范围为500 1500欧姆优选为1000欧姆。上 述电阻Rl为可控上拉电阻Rl。上述技术方案中，非门优选为74LS04芯片，与门优选为74LS09芯片。实施例2中，每个子网络输出时钟幅度与CPU发出的时钟的幅度比可以根据需求 来调整放大电路的放大增益，具有灵活性更好的优点。本发明所设计的一种同地址IIC器件复用方法，它包括如下步骤步骤1)CPU发出多路选通信号，每路选通信号进入对应的IIC时钟电路复用网络 的子单元中的非门1，CPU的IIC控制单元输出时钟信号SCL，时钟信号SCL进入所述子单 元中的与门2的一个输入端，电源VCC提供的电源通过上拉电阻RO进入所述与门2的另一 个输入端；步骤幻当选通信号为低电平信号时，所述非门1输出高电平信号，通过可控上拉 电阻Rl后和所述与门2的输出端形成了一个耦合放大电路的输出级，时钟信号SCL被放大 后输入对应的IIC从器件，时钟信号SCL(1 η)进入IIC从器件后触发CPU与IIC从器件 进行数据交换，图1中SDA为数据信号；步骤3)当选通信号为高电平信号时，所述非门1输出低电平信号，该低电平信号 使得与门2输出端处于接地状态，无法输出时钟信号SCL，也无法触发CPU与IIC从器件间 的数据交换，以上步骤完成了同地址IIC器件的复用。本发明的同地址IIC器件复用方法 比传统的基于CPLD或模拟开关的方式更加简便，且容易操作。本发明进行静态工作点电压的测试后结果如下表1静态工作点电压统计表
权利要求
1.一种同地址Iic器件复用系统，包括具有IIC控制单元的CPU，多个IIC从器件，其 特征在于它还包括Iic时钟电路复用网络，该IIC时钟电路复用网络包括多个子网络，每 个子网络对应一个IIC从器件，CPU发出多路选通信号，每路选通信号分别接入对应的子网 络的选通信号输入端，IIC控制单元的时钟信号输出端分别连接每个子网络的时钟信号输 入端，每个子网络的时钟信号输出端连接一个Iic从器件，所述子网络通过接收到的选通 信号，来控制进入对应IIC从器件的时钟信号是否输出；所述每个IIC从器件的数据信号端 连接Iic控制单元的数据信号端。
2.根据权利要求1所述的同地址Iic器件复用系统，其特征在于所述每个子网络包 括非门、与门和电阻R1，其中，非门的输入端接入一路选通信号，非门的输出端连接电阻Rl 的一端，电阻Rl的另一端连接与门的输出端，与门的输出端连接相应的一个IIC从器件的 时钟信号输入端，每个与门的第一输入脚均连接Iic控制单元的时钟信号输出端，与门的 第二输入脚通过上拉电阻RO连接电源VCC，与门的输出端在选通信号的控制下输出时钟信 号。
3.根据权利要求1所述的同地址Iic器件复用系统，其特征在于所述每个子网络包 括非门、电阻Rl R5、二极管Dl D3、三极管Ql Q3，其中，非门的输入端接入一路选通 信号，非门的输出端通过电阻Rl连接三极管Q3的集电极，三极管Q3的发射极接地，三极管 Q3的基极通过电阻R5接地，三极管Q3的基极还连接三极管Q2的发射极，三极管Q2的集 电极通过电阻R4连接电源VCC，三极管Q2的基极通过电阻R3连接电源VCC，三极管Q2的 基极还连接三极管Ql的集电极，三极管Ql的发射极连接二极管D3的正极，二极管D3的负 极接地，三极管Ql的基极通过电阻R2连接电源VCC，三极管Ql的基极连接二极管D2的正 极，二极管D2的负极连接二极管Dl的负极，二极管Dl的正极接地，二极管D2的负极连接 IIC控制单元的时钟信号输出端，三极管Q3的集电极连接相应的一个IIC从器件的时钟信 号输入端。
4.根据权利要求2或3所述的同地址IIC器件复用系统，其特征在于所述电阻Rl的 阻值范围为500 1500欧姆。
5.根据权利要求4所述的同地址IIC器件复用系统，其特征在于电阻Rl的阻值为 1000欧姆。
6.根据权利要求2或3所示的同地址IIC器件复用系统，其特征在于所述电阻Rl为 可控上拉电阻Rl。
7.—种同地址IIC器件复用方法，其特征在于，它包括如下步骤步骤1)CPU发出多路选通信号，每路选通信号进入对应的IIC时钟电路复用网络的子 单元中的非门，CPU的IIC控制单元输出时钟信号，时钟信号进入所述子单元中的与门的一 个输入端，电源VCC提供的电源通过上拉电阻RO进入所述与门的另一个输入端；步骤2)当选通信号为低电平信号时，所述非门输出高电平信号，通过可控上拉电阻Rl 后和所述与门的输出端形成了一个耦合放大电路的输出级，时钟信号被放大后输入对应的 IIC从器件，时钟信号进入IIC从器件后触发CPU与IIC从器件进行数据交换；步骤3)当选通信号为高电平信号时，所述非门输出低电平信号，该低电平信号使得与 门输出端处于接地状态，无法输出时钟信号，也无法触发CPU与IIC从器件间的数据交换， 以上步骤完成了同地址Iic器件的复用。
全文摘要
本发明公开了一种同地址IIC器件复用系统，它的CPU发出多路选通信号，每路选通信号分别接入对应的子网络的选通信号输入端，IIC控制单元的时钟信号输出端分别连接每个子网络的时钟信号输入端，每个子网络的时钟信号输出端连接一个IIC从器件，子网络通过接收到的选通信号来控制进入对应IIC从器件的时钟信号是否输出；所述每个IIC从器件的数据信号端连接IIC控制单元的数据信号端。复用方法，CPU发出选通信号，选通信号进入非门；当该信号为低电平时，非门输出高电平，时钟信号被放大后输入IIC从器件，触发CPU与IIC从器件进行数据交换；当选通信号为高电平信号时，非门输出低电平信号，无法触发CPU与IIC从器件间的数据交换。本发明具有占用系统资源少，结构简单，成本低的优点。
文档编号H04L12/02GK102117253SQ201010615669
公开日2011年7月6日 申请日期2010年12月30日 优先权日2010年12月30日
发明者吴晓平, 欧庆于, 黄高峰 申请人:中国人民解放军海军工程大学