专利名称：一种串口服务器的制作方法
技术领域：
本实用新型涉及协议转换技术，特别涉及一种串口服务器。
背景技术：
基站动环模拟量监控的建设，对于全面提高基站的日常维护和管理效率具有重要的作用。具体来说，即基站内的各智能设备将自身的工作状态等信息通过IP网络实时传送到监控中心，以便监控中心对其进行维护和管理，反之，监控中心可以向各智能设备返回各种维护和管理命令。由于各智能设备提供的通常为RS232、RS422或RS485等串口，因此，需要一种设备来进行串口数据与IP数据报之间的转换，这种设备通常被称为串口服务器。现有串口服务器主要由中央处理器(CPU，Central Processing Unit)、多路通用异步收发器(UART, Universal Asynchronous Receiver/Transmitter)和以太网(ΕΤΗ)控制器等组成。其中，CPU普遍选用32位精简指令集计算机(RISC，Reduced Instruction Set Computer)微控制器、Power_PC、ARM7、ARM9 或现场可编程门阵列(FPGA， Field-Programmable Gate Array)等芯片实现，多路UART选用扩展芯片实现。通过CPU对多路UART的各串口进行轮询，得到各智能设备的串口数据，并由运行在CPU上的传输控制 t^il / Nt^il (TCP/IP, Transmission Control Protocol/Internet Protocol)十栈处理器对串口数据进行打包，即得到IP数据报，再通过ETH控制器发送到IP网络；反方向，ETH控制器将接收到的IP数据报发送给CPU，其上运行的TCP/IP协议栈处理器从中提取出有效数据(串口数据)，并通过轮询的方式写入到多路UART。上述TCP/IP协议栈是基于普通IP网络的，随着技术的发展，目前的数据传输多采用分组传输网(PTN，Packet Transport Network)。相比于普通IP网络，PTN网络中的IP 数据报中包含了 1层或2层标签(TAG)，如图1所示，图1为现有包含TAG的IP数据报的示意图，而TCP/IP协议栈是不支持对TAG的处理的，因此，需要采取一定的措施来实现TAG的剥离和插入(将IP数据报转换为串口数据时，需要剥离，反方向则需要插入)。为此，现有技术中提出，可额外增加一台ETH交换机，通过该ETH交换机来实现TAG的剥离和插入，但这无疑增加了系统的建设成本。
实用新型内容有鉴于此，本实用新型的主要目的在于提供一种串口服务器，能够降低系统的建设成本。为达到上述目的，本实用新型的技术方案是这样实现的一种串口服务器，包括接口单元、现场可编程门阵列FPGA、媒体接入控制MAC控制器以及传输控制协议TCP/因特网协议IP协议栈处理器；其中，所述接口单元和所述FPGA相连；所述FPGA和所述接口单元、所述TCP/IP协议栈处理器，以及所述MAC控制器相连；所述TCP/IP协议栈处理器和所述FPGA以及所述MAC控制器相连；所述MAC控制器和所述FPGA以及所述TCP/IP协议栈处理器相连。所述FPGA中包括单双TAG处理器、单TAG处理器1、IP物理层通道PHY1、8通道串并转换器和8路通用异步收发器UART ；其中，所述单双TAG处理器和所述接口单元以及所述单TAG处理器1相连；所述单TAG处理器1和所述单双TAG处理器以及所述IP PHY 1相连；所述IPPHY 1和所述单 TAG处理器1以及所述MAC控制器相连；所述8通道串并转换器和所述8路UART以及所述TCP/IP协议栈处理器相连；所述8路UART和所述8通道串并转换器相连，并通过8路串口与各智能设备相连。所述FPGA中进一步包括MAC/TAG交换模块、单TAG处理器2以及IPPHY2 ；其中，所述MAC/TAG交换模块和所述单双TAG处理器、所述单TAG处理器1以及所述单TAG处理器2相连；所述单TAG处理器2和所述MAC/TAG交换模块以及所述IP PHY 2 相连；所述IP PHY 2和所述单TAG处理器2以及本地通用IP网络相连。所述单双TAG处理器与所述MAC/TAG交换模块之间连接有一内部数据缓存单元， 所述TCP/IP协议栈处理器与所述MAC控制器之间，以及所述TCP/IP协议栈处理器与所述 8通道串并转换器之间均连接有一外部动态随机存储DRAM高速缓存单元；所述内部数据缓存单元以及所述外部DRAM高速缓存单元均用于使各自的输入数据和输出数据的速率匹配。所述接口单元包括电接口、光接口以及2选1媒体控制器；所述2选1媒体控制器根据两个接口的状态好坏确定采用所述电接口还是所述光接口，当两个接口的状态均符合要求时，优选所述光接口。所述FPGA与所述接口单元之间，以及所述FPGA与所述本地通用IP网络之间均通过以太网接口相连；所述FPGA与所述MAC控制器之间通过MII接口相连；所述FPGA与所述TCP/IP协议栈处理器之间通过同步动态随机存储器SDRAM总线相连。可见，采用本实用新型的技术方案，利用FPGA来实现TAG的剥离和插入，相比于现有增加ETH交换机的方式，降低了系统的建设成本，而且实现起来更加方便。
图1为现有包含TAG的IP数据报的示意图。图2为本实用新型串口服务器实施例的组成结构示意图。图3为本实用新型串口服务器较佳实施例的组成结构示意图。
具体实施方式
针对现有技术中存在的问题，本实用新型中提出一种串口服务器，能够降低系统的建设成本。为使本实用新型的技术方案更加清楚、明白，以下参照附图并举实施例，对本实用新型所述方案作进一步地详细说明。图2为本实用新型串口服务器实施例的组成结构示意图。如图2所示，包括接口单元21、FPGA 22、媒体接入控制(MAC, Media Access Control)控制器23以及TCP/IP协议栈处理器24。[0030]其中，FPGA 22通过接口单元21接收来自PTN网络的IP数据报，将其中的TAG进行剥离后通过MAC控制器23发送给TCP/IP协议栈处理器M ；TCP/IP协议栈处理器M从接收到的数据中提取出有效数据，发送给FPGA 22 ；FPGA22将接收到的数据转换为各智能设备能够识别的串口数据格式，发送给各智能设备。反方向，FPGA22接收来自各智能设备的串口数据，将其转换为TCP/IP协议栈处理器M能够识别的格式后发送给TCP/IP协议栈处理器M ;TCP/IP协议栈处理器M对接收到的数据进行打包，通过MAC控制器23发送给FPGA 22 ；FPGA22向接收到的数据中插入TAG， 通过接口单元21发送给PTN网络。图3为本实用新型串口服务器较佳实施例的组成结构示意图。如图3所示，FPGA 22中可具体包括单双TAG处理器221、单TAG处理器1 223、IP物理层通道(PHY) 1 225、8 通道串并转换器227以及8路UART 228。8路UART 228通过8路串口与各智能设备进行信息交互，其中的2路串口可配置为RS232、RS422或RS485模式，另6路配置为RS232模式，每路串口均支持独立会话，提供包括TCP服务器(Server)、TCP客户端(Client)、用户数据报协议(UDPJser Datagram Protocol)和成对连接(Pair Connection)在内的不同SOCKET操作模式。单双TAG处理器221通过接口单元21接收来自PTN网络的IP数据报，如果IP数据报中仅包含一层TAG，则将其中的TAG剥离后通过单TAG处理器1223和IP PHYl 225发送给MAC处理器23 ；如果IP数据报中包含两层TAG，则将其中的外层TAG剥离后发送给单 TAG处理器1 223，单TAG处理器1 223将其中的内层TAG剥离后通过IP PHYl 225发送给 MAC控制器23 ；8通道串并转换器227将接收自TCP/IP协议栈处理器M的数据进行并串转换，发送给8路UART 2 ;8路UART 2 将接收到的数据转换为异步起停格式的串口数据，发送给各智能设备。反方向，8路UART 228将接收自各智能设备的异步起停格式的串口数据转换为 TCP/IP协议栈处理器M能够识别的格式，发送给8路串并转换器227 ；8路串并转换器227 对接收到的数据进行串并转换，发送给TCP/IP协议栈处理器M ；单TAG处理器1223通过 IP PHYl 225接收来自MAC控制器23的数据，插入一层TAG后发送给单双TAG处理器221， 或将接收到的数据直接发送给单双TAG处理器221 ；单双TAG处理器221向接收到的数据中插入一层TAG后通过接口单元21发送给PTN网络。另外，本实用新型所述串口服务器还可提供本地通用IP网络接口，以使得本地通用IP网络设备能够接入到PTN网络。为此，图3所示FPGA 22中可进一步包括MAC/TAG交换模块222、单TAG处理器2224以及IP PHY22260MAC/TAG交换模块222接收来自单双TAG处理器221的数据，如果其中存在TAG， 则根据TAG进行数据分离，否则，根据接收到的数据中携带的MAC地址进行数据分离，得到两路数据，分别发送给单TAG处理器1 223和单TAG处理器2 224;单TAG处理器2 2 将接收到的数据通过IP PHY2 2 发送给本地通用IP网络，或者如果其中存在TAG，剥离TAG 后通过IP PHY2 226发送给本地通用IP网络。反方向，单TAG处理器2 2M通过IP PHY2 2 接收来自本地通用IP网络的数据， 插入一层TAG后发送给MAC/TAG交换模块222，或将接收到的数据直接发送给MAC/TAG交换模块222 ；MAC/TAG交换模块222将接收自单TAG处理器1 223和单TAG处理器2 224的数据发送给单双TAG处理器221 ；单双TAG处理器221向接收到的数据中插入一层TAG后通过接口单元21发送给PTN网络。综上，从接口单元21进来的IP数据报首先进入到单双TAG处理器221，进行一次 TAG的剥离，并通过MAC/TAG交换模块222进行IP报文的交换，即数据分离，具体来说，如果原本的IP数据报中包含两层TAG，那么可根据TAG进行数据分离，否则，根据MAC地址进行数据分离，并将得到的两路数据分别发送给单TAG处理器1 223和单TAG处理器2 2M ；反方向，MAC/TAG交换模块222将接收自单TAG处理器1 223和单TAG处理器2 224的数据发送给单双TAG处理器221，单双TAG处理器221向其中插入TAG。由于TCP/IP协议栈处理器M不支持对TAG的处理，因此，如果接收自MAC/TAG交换模块222的数据中存在TAG (如果原本的IP数据报中包含两层TAG，那么经单双TAG处理器221剥离一层TAG后还会剩一层TAG，如果原本只包含一层TAG，那么经单双TAG处理器 221剥离一层TAG后将不会再存在TAG)，单TAG处理器1 223需要将其剥离；反方向，可根据需要对接收到的数据插入一层TAG(如果最终得到的IP数据报包含两层TAG的话)。单TAG处理器2 2 可连接至本地通用IP网络，如果其接收到的数据中存在TAG， 可进行剥离，也可不进行任何处理，即采用旁通的模式；反方向，可向接收自本地通用IP网络的数据中插入TAG，也可不进行任何处理。如图3所示，单双TAG处理器221以及MAC/TAG交换模块222之间可连接有一内部数据缓存单元229 ；TCP/IP协议栈处理器对与嫩(控制器23之间，以及TCP/IP协议栈处理器对和8通道串并转换器227之间均可连接一外部动态随机存储(DRAM，Dynamic Random Access Memory)高速缓存单元25 ；内部数据缓存单元2 和外部DRAM高速缓存单元25均用于使各自输的入数据和输出数据的速率匹配。如图3所示，接口单元21中可具体包括电接口(lO/lOOBase-Tx上联电接口)211、光接口 (100Base-FX上联光接口)212和2选1媒体控制器213。电接口 211和光接口 212用于与PTN网络相连，2选1媒体控制器213可根据两个接口的状态好坏来确定采用电接口 211还是光接口 212，当两个接口的状态均符合要求时，可优选光接口 212，同时屏蔽掉电接口 211的数据信号，以防止产生IP广播风暴。另外，FPGA 22与接口单元21之间，以及FPGA 22与本地通用IP网络之间均可通过以太网接口相连；FPGA 22与MAC控制器23之间通过MII接口相连；FPGA 22与TCP/ IP协议栈处理器24之间通过同步动态随机存储器(SDRAM，Synchronous Dynamic Random Access Memory)总线相连。FPGA 22与接口单元21之间的以太网接口特性符合因特网控制报文协议(ICMP, Internet Control Message Protocol)、IP、TCP、UDP、动态主机配置协议(DHCP, Dynamic Host Configuration Protocol) >802. 1Q>802.(Telnet) > 域名系统(DNS，Domain Name System)、简单网络管理协议(SNMP, Simple Network Management Protocol)、超文本传输协议(HTTP，Hyper Text Transfer Protocol)、简单邮件传输协议(SMTP，Simple Mail Transfer Protocol)、地址解析协议(ARP，Address Resolution Protocol)、用于多协议标签交换的传输面(MPLS-TP,Transport Profile For Multi-Protocol Label Switching)等通讯协议，并具有10/100M自适应、控制功能，支持网线交叉、直连自适应功能，以及远程关闭等功能。另外，上述TCP/IP协议栈处理器M采用通用栈处理模式，支持多种SOCKET连接方式，提供基于SOCKET的COM端口访问，支持TCP/IP操作系统下使用，并支持2种IP协议透明串口服务器模式协议和非全透的类B接口规范模式协议，可根据需要来设定选用哪种协议。其中，非全透的类B接口规范模式协议采用UDP进行数据通信，UDP是一种不基于连接的通信方式，不用同对端建立连接，不能保证发往目标设备的数据被正确接收，因此在对可靠性要求比较高的场合需要通过上层的通信协议来保证数据的正确性，本实用新型所述方案中，为保证系统运行的稳定性，对数据净荷进行私有帧结构包装，增加心跳帧保护机制。在实际应用中，可为本实用新型所述串口服务器配置易于使用的液晶模块(LCM， Liquid Crystal Module)和面板按键等，以方便进行人机交互，而且，本实用新型所述串口服务器可具备远程监控、配置、远程程序升级，以及支持本地超级终端命令行控制界面等功能。以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型保护的范围之内。
权利要求1.一种串口服务器，其特征在于，包括接口单元、现场可编程门阵列FPGA、媒体接入控制MAC控制器以及传输控制协议TCP/因特网协议IP协议栈处理器；其中，所述接口单元和所述FPGA相连；所述FPGA和所述接口单元、所述TCP/IP协议栈处理器，以及所述MAC控制器相连；所述TCP/IP协议栈处理器和所述FPGA以及所述MAC控制器相连；所述MAC控制器和所述FPGA以及所述TCP/IP协议栈处理器相连。
2.根据权利要求1所述的串口服务器，其特征在于，所述FPGA中包括单双TAG处理器、单TAG处理器1、IP物理层通道PHY1、8通道串并转换器和8路通用异步收发器UART ；其中，所述单双TAG处理器和所述接口单元以及所述单TAG处理器1相连；所述单TAG 处理器1和所述单双TAG处理器以及所述IP PHY 1相连；所述IPPHY 1和所述单TAG处理器1以及所述MAC控制器相连；所述8通道串并转换器和所述8路UART以及所述TCP/IP 协议栈处理器相连；所述8路UART和所述8通道串并转换器相连，并通过8路串口与各智能设备相连。
3.根据权利要求2所述的串口服务器，其特征在于，所述FPGA中进一步包括MAC/TAG 交换模块、单TAG处理器2以及IP PHY2 ；其中，所述MAC/TAG交换模块和所述单双TAG处理器、所述单TAG处理器1以及所述单 TAG处理器2相连；所述单TAG处理器2和所述MAC/TAG交换模块以及所述IP PHY 2相连； 所述IP PHY 2和所述单TAG处理器2以及本地通用IP网络相连。
4.根据权利要求3所述的串口服务器，其特征在于，所述单双TAG处理器与所述MAC/TAG交换模块之间连接有一内部数据缓存单元，所述 TCP/IP协议栈处理器与所述MAC控制器之间，以及所述TCP/IP协议栈处理器与所述8通道串并转换器之间均连接有一外部动态随机存储DRAM高速缓存单元；所述内部数据缓存单元以及所述外部DRAM高速缓存单元均用于使各自的输入数据和输出数据的速率匹配。
5.根据权利要求1所述的串口服务器，其特征在于，所述接口单元包括电接口、光接口以及2选1媒体控制器；所述2选1媒体控制器根据两个接口的状态好坏确定采用所述电接口还是所述光接口，当两个接口的状态均符合要求时，优选所述光接口。
6.根据权利要求3所述的串口服务器，其特征在于，所述FPGA与所述接口单元之间，以及所述FPGA与所述本地通用IP网络之间均通过以太网接口相连；所述FPGA与所述MAC控制器之间通过MII接口相连；所述FPGA与所述TCP/IP协议栈处理器之间通过同步动态随机存储器SDRAM总线相连。
专利摘要本实用新型提供了一种串口服务器现场可编程门阵列(FPGA)通过接口单元接收来自分组传输网(PTN)的因特网协议(IP)数据报，将其中的标签(TAG)进行剥离后通过媒体访问控制(MAC)控制器发送给传输控制协议(TCP)/IP协议栈处理器；TCP/IP协议栈处理器从接收到的数据中提取出有效数据，发送给FPGA；FPGA将接收到的数据转换为各智能设备能够识别的串口数据格式，发送给各智能设备；反方向，FPGA接收来自各智能设备的串口数据，将其转换为TCP/IP协议栈处理器能够识别的格式后发送给TCP/IP协议栈处理器；TCP/IP协议栈处理器对接收到的数据进行打包，通过MAC控制器发送给FPGA；FPGA向接收到的数据中插入TAG，通过接口单元发送给PTN网络。应用本实用新型所述方案，能够降低系统的建设成本。
文档编号H04L29/10GK202094924SQ20102052992
公开日2011年12月28日 申请日期2010年9月14日 优先权日2010年9月14日
发明者沈刚为, 沈国平, 王晓义, 盛元红, 罗洪钦, 胡坚钧, 邓尚文, 金坚成, 陈国盛, 马建程, 黄建丰 申请人:中国移动通信集团浙江有限公司, 广东高新兴通信股份有限公司, 杭州大光明通信系统集成有限公司, 艾赛通讯技术(杭州)有限公司