专利名称：可变动态范围接收器的制作方法
技术领域：
本发明涉及信号接收器，并且更具体地涉及一种根据输入信号的瞬时带宽和动态范围限制信号精度的接收器。
背景技术：
无线标准持续推进用于信号接收器的核心模数转换器(ADC)性能的现有技术水平。对于ADC输出信号来说，存在明显的降低背景噪声以及更高的分辨率和精度的趋势。但是，在很多应用中，仅针对一个或多个期望频带才需要信号的全分辨率和最大精度。为了限制非期望信号频带内的输出分辨率和精度，已经在工业中实现了多种实施方案，例如通过对ADC的数字输出应用传递函数而进行数字滤波，或者通过在不期望感知噪声的频段内以较低水平抖动以及感知的噪声不期望程度较低的频段内以较高水平抖动而进行噪声整形。现有技术具有若干局限性。例如，数字抖动和噪声整形都是人工地限制信号的可用带宽。因此，现有技术中需要为信号接收器提供最大带宽，这能够针对目标应用选择性地限制输出以具有全分辨率和最大精度。
图1示出了根据本发明的信号处理器的一个实施例。图2示出了根据本发明的实施例的输出限制功能模块。图3示出了根据本发明的实施例的频谱屏蔽(spectrum mask)。图4示出了根据本发明的实施例的用于特定应用的频谱屏蔽。图5示出了根据本发明的实施例的输出限制器。图6示出了根据本发明的输出限制功能模块的另一个实施例。图7示出了根据本发明的实施例的表示降低输出信号精度的过程的流程图。图8示出了根据本发明的实施例的预失真功率放大器。
具体实施例方式本发明的实施例可以提供一种信号处理电路，其可以包括模数转换器(ADC)和输出限制电路。输出限制电路可以在信号成分在非期望频带内超出预定频谱屏蔽时降低ADC 数字输出的精度。在一个实施例中，输入信号频谱可以被主动监测并且在输入频谱与计划应用不一致时，例如通过截去信号输出中的最低有效位(LSB)来限制输出分辨率。本发明的实施例可以允许有限带宽上的最大动态范围同时保持全范围上所需的灵敏度。一种示范性方法可以提供最大带宽同时将分辨率选择性地限制为一种或多种具体应用所需的分辨率。在一个实施例中，信号处理器可以根据输入信号的瞬时带宽和输入电压范围来限制接收器的动态范围(例如精度和分辨率)。本发明的实施例可以应用于需要最大带宽但是不必对所有情况都要求最大动态范围的多种电信应用。例如，一个示范性实施例可以被应用于数字预失真接收器的观测路径中，其中带宽可以是主要关注因素而分辨率可以是次要的。通过定义特定于应用的带宽和动态范围性能的屏蔽，其他的电信应用也是可行的。可以包括一些允许多频谱曲线、可调曲线的可编程特征以允许频率灵活性和用于控制功能性的各种外部控制信号。图1示出了根据本发明的信号处理器100的一个实施例。信号处理器100可以包括模数转换器(ADC) 102和输出限制器系统104。ADC 102可以接收模拟信号并将模拟信号数字化为数字信号。输出限制器系统104可以接收数字信号并根据信号成分限制输出信号的分辨率和/或精度。在一个实施例中，输出限制可以通过调节信号分辨率实施并且被实施为半导体的知识产权(IP)核心。可调节的信号分辨率可以被称作可变动态范围，并且相应地，输出限制功能模块104可以被称作可变动态范围IP。根据本发明，信号处理器100可以在发射和/或接收路径中使用。在一个实施例中，信号处理器100可以根据发射和接收模式之间的时间划分(time division)来使用。在另一个实施例中，信号处理器100可以在数字预失真接收器的观测路径中使用。而在另一个实施例中，信号处理器100可以与数字遗漏接收器(Digital DropReceiver)或噪声整形再量化器相组合以构成容纳完整的接收功能中所需功能性的多模式接收器。图2示出了根据本发明的实施例的输出限制器系统200的方块图。如图2中所示， 输出限制器系统200可以包括频谱分析仪202和输出限制器204。频谱分析仪202可以接收来自在先ADC (例如ADC102)的具有ADC可提供的全分辨率和精度的数字输出，并且随后将该数字信号与频谱屏蔽相比较。对于任何非期望频带内的信号成分，频谱分析仪202可以确定信号成分是否超出频谱屏蔽内确定的预定水平。如果是，那么频谱分析仪202可以向输出限制器204发送屏蔽违反信号。如果否，那么频谱分析仪202就不向输出限制器204 发送屏蔽违反信号。输出限制器204可以在收到屏蔽违反信号之后针对非期望频带内的违反信号成分限制输出信号的分辨率和精度。在一个实施例中，频谱屏蔽可以被存储在输出限制器系统200中的一个或多个寄存器内。在一个实施例中，频谱分析仪202可以被动地监测信号成分。频谱分析仪202可以在监测路径上用任意方式实施以准确监测信号而无需关注总保真度。因此，频谱分析仪 202可以在滤波器内实施并且滤波器实施方式可以专注于速度检测和总体低功率的实施而不是平坦度和保真度。在某些实施例中，除了屏蔽违反信号以外，可以生成辅助输出以指示输入模拟信号是否已超出ADC的输入范围。辅助输出可以由在先的ADC生成并且由输出限制器模块 204使用，但是也可以被输送到设备以外作为输入信号已使ADC受限的指示。图3示出了根据本发明的实施例的频谱屏蔽300。频谱屏蔽300可以包括频带内区域以及一个或多个频带外区域(图3中示出了两个)。频带内区域可以代表期望频带，而两个频带外区域可以代表非期望频带。频谱分析仪202可以利用频谱屏蔽300来确定信号成分是在期望频带内还是在非期望频带内。而且，如果信号成分是在非期望频带内，那么频谱分析仪202即可确定信号成分的电平是否超出了屏蔽，并且如果是，就如图2中所示发出屏蔽违反信号。在一个实施例中，频谱屏蔽300可以是可调节的。例如，并非所有客户都使用相同的频率方案，因此频谱屏蔽可以根据客户需求进行调节。也就是说，频带内区域和频带外区域可以根据客户需求进行配置或调节。在一个实施例中，可以预先确定多种频谱屏蔽配置并且客户可以从预定配置中选择选择一种可应用的频谱屏蔽。在另一个实施例中，频谱屏蔽可以具有更大的灵活性以允许客户编程设计期望和非期望频带。在某些实施例中，不同的频谱屏蔽组可以被设计用于发射和接收操作模式之间的时间划分。在需要选择屏蔽的那些实施例中，选择可以与操作模式同步进行并且可以允许在这些操作的每一个期间使用定义不同的频谱屏蔽。如上所述，根据本发明的实施例，频谱屏蔽300可以被存储在输出限制器系统中的一个或多个寄存器内。在一个实施例中，频谱屏蔽300可以在频域内实施，并且频谱分析仪202可以在频域内比较数字化的信号。在另一个实施例中，频谱屏蔽可以在时域内实施，并且频谱分析仪 202可以在时域内比较数字化的信号。图4示出了根据本发明的实施例的用于特定应用的频谱屏蔽。因为模拟部件的非线性特性，互调可能会引入3阶和/或5阶的互调结果。相应地，图3中的频带外区域可以将这些3阶和/或5阶结果纳入考虑范围。因此，频带外区域具有的是可以容纳3阶和/ 或5阶项的曲线屏蔽水平而不是平直的屏蔽水平。应该注意的是尽管图3和图4中的频谱屏蔽示出了频带内区域也可以具有信号电平阈值，但是频谱分析仪并不关注频带内区域，而且可以仅将屏蔽应用于频带外区域。因此，在频带内区域内可以使用ADC的全分辨率和转换器输入范围，并且由此在频带内区域内根据本发明的信号处理器(例如信号处理器100)可以具有全动态范围。图5示出了根据本发明的实施例的输出限制器500。输出限制器500可以确定何时可以减小ADC输出信号的动态范围。输出限制器500可以包括控制逻辑模块502以及多个与门504和506。多个与门504和506可以都具有耦合至ADC (例如图1中所示ADC 102)的数字输出端的一个输入端。如图5中所示，每一个与门504都可以具有从最高有效位(MSB)向最低有效位(LSB)耦合至ADC数字输出端的输入端，并且每一个与门506都可以具有从LSB向MSB耦合至ADC数字输出端的输入端。每一个与门504的第二输入端都可以被耦合至“真”信号，并且每一个与门506的第二输入端都可以被耦合至控制逻辑模块502 的输出端。在一个实施例中，与门504和506的总数量可以是ADC的输出位数。控制逻辑模块502可以接收屏蔽违反信号和若干控制信号例如冻结、抑制和滞后信号。屏蔽违反信号可以是来自频谱分析仪(例如图2中所示的频谱分析仪202)的指示符，该指示符用以指示ADC数字输出中的信号成分可能已经在非期望频带(例如图3或图4 中所示的频带外区域)中超出了频谱屏蔽。在一个实施例中，当信号成分在非期望信号频带内超出频谱屏蔽时，控制逻辑模块502可以生成送往与门506的第二输入端的假(false) 信号以强迫与门506截断数字输出。由此，可以通过与门506的数量来有效降低数字输出的分辨率。在一个实施例中，与门506的数量、以及由此可以截断的位数均可根据设计规范预先确定。在另一个实施例中，与门506的数量是可编程设计的。也就是说，与门506的数量可以根据客户需求进行调节。即使在信号成分可能已经在频带外区域内超出频谱屏蔽时，外部控制信号也可以向控制逻辑模块502施加外部控制，从而例如延迟或者甚至是停止截断数字输出。在某些实施例中，抑制信号可以被加至控制逻辑模块502以将分辨率降低的发动延迟有限数量个时钟周期。例如，可能会出现随机事件或者可能会出现突发尖峰，并且在只有少数样本可能会在一个或多个非期望区域内超出频谱屏蔽这样的情况下，出现上述情况并不重要，而在这些以及其他的应用中允许延迟发动可能是有利的。在一个实施例中，用于抑制的时钟周期的数量和/或样本的数量可以是用户可选的或者是与期望信号的某些已知特征相联系的。在一个实施例中，一旦数字输出的输出位已被截断，那么可能会希望在输入信号已经恢复正常之后将分辨率的降低保持一段时间。滞后外部信号可以被用于实现该功能。 这种外部控制对于某些应用可能很重要，其中输入频谱是边界线并且如有不同就将在定义的屏蔽内部和外部之间改变。通过提供滞后，恢复到全分辨率即可被延迟，直至确定输入频谱已稳定为止。在一个或多个实施例中，外部电路可能希望通过使用外部控制冻结信号来控制分辨率何时恢复正常。在这些实施例中，控制逻辑模块502可以确定何时可开始位截断。但是，终止位截断(例如恢复全分辨率)可以根据输入信号恢复正常以及冻结信号由外部过程释放而定。动态范围的减小可以根据应用需求以多种方式实现。图6示出了根据本发明的输出限制器系统600的另一个实施例。输出限制器系统600可以包括噪声源604、频谱分析仪608和频谱屏蔽606。输出限制功能块600可以从ADC输出端接收数字信号，并且如果信号成分超出预定的频谱屏蔽则生成降低频带外区域内精度的数字输出。频谱分析仪608 可以使用如上所述的频谱屏蔽(例如图3-4中所示的频谱屏蔽)。但是除了生成屏蔽违反信号以外，频谱分析仪608还可以生成表示信号成分在频带外区域内超出屏蔽多少的数字字。在一个实施例中，信号成分超出屏蔽的量可以由均方根电平或峰值电平量度。噪声源604可以生成数字噪声。当信号成分在频带外区域超出屏蔽时，数字噪声可以在求和模块处被加入接收到的数字信号内以限制输出信号的精度。频谱屏蔽606可以与频谱分析仪608所用的屏蔽相同。频谱屏蔽606可以在出现违反信号时将数字噪声限制为仅加至频带外区域内。数字噪声可以根据由频谱分析仪608生成的数字字进行放大。因此，加入的噪声量可以与信号成分在频带外区域内超出屏蔽的量相同。在一个实施例中，频谱屏蔽606可以是可选的，并且既可以在频带内区域内加入噪声，也可以在频带外区域内加入噪声。图7示出了根据本发明的实施例的表示降低输出信号精度的过程700的流程图。 过程700可以从步骤702开始。在步骤702，可以数字化模拟信号以生成数字信号。例如， 如图1中所示，信号处理器100中的ADC 102可以数字化模拟输入信号以生成数字信号。在步骤704，可以将数字信号与包含频带内和频带外区域的预定频谱相比较。如上所述，根据本发明的实施例，频谱分析仪可以将数字信号与预定频谱屏蔽相比较。具体地，频谱分析仪可以将频带外区域内的信号成分与屏蔽相比较，以确定数字信号在频带外区域内的信号成分是否大于屏蔽。在步骤706，如果数字信号在频带外区域内的信号成分大于屏蔽，那么就可以例如通过如上所述的位截断或加入数字噪声来降低数字信号的精度。图8示出了根据本发明的实施例的预失真功率放大器(PA)800。PA已经在移动基站收发信台中被广泛用于放大微弱信号而不会加入失真。为了补偿功率放大器的非线性， 输入信号可以通过加入预失真而进行预矫正。本发明中的信号处理器100可以应用于预失真功率放大器800内。预失真功率放大器800可以包括数模(DA)转换器802、功率放大器 804、模数(AD)转换器806、输出限制器系统808和预失真构造单元810。DA转换器802可以将数字信号转换为模拟信号。数字信号可以是由预失真构造单元810生成的预失真进行过校正的输入信号。功率放大器804可以放大已转换的模拟信号。放大信号可以被输送至 AD转换器806。AD转换器806的输出可以如上所述由输出限制器系统808根据信号成分与预定频谱屏蔽的比较进行限制。数字输出端可以被耦合至预失真构造单元810以生成预失真。因此，在预失真功率放大器800内，输出限制器系统808可以被应用于观测路径中。应该注意的是在根据本发明的其他实施方式中，输出限制模块也可以被应用于主发射和/或接收路径中。在本文中具体图解和介绍了本发明的若干实施例。但是，应该意识到本发明的各种修改和变形均可由以上的教导涵盖并且都落在所附权利要求的范围以内而并不背离本发明的实质和保护范围。应该理解本发明及其各种应用还存在其他修改和变形的实施方式，这对于本领域技术人员来说应该是显而易见的，并且本发明并不受本文中介绍的具体实施例的限制。上述的特征和实施例可以加以组合。因此可以预期的是本发明应涵盖落入本文中公开和要求保护的基本内含主旨范围内的任意和全部的修改、变形、组合或等价形式。
权利要求
1.一种信号处理电路，包括模数转换器ADCJP输出限制电路，其在信号成分在非期望频带内超出预定频谱屏蔽时降低ADC数字输出的精度。
2.如权利要求1所述的信号处理电路，其中输出限制电路进一步包括频谱分析仪，用于将信号成分与预定的频谱屏蔽相比较，所述频谱分析仪在信号成分在非期望频带内超出预定频谱屏蔽时生成屏蔽违反信号。
3.如权利要求2所述的信号处理电路，其中输出限制电路进一步包括耦合至频谱分析仪输出端的输出限制器，所述输出限制器用于在接收到屏蔽违反信号时降低数字输出的精度。
4.如权利要求3所述的信号处理电路，其中输出限制器包括控制逻辑模块，其在数字输出的最低有效位LSB端截断位以降低数字输出的精度。
5.如权利要求4所述的信号处理电路，其中控制逻辑模块被耦合至外部抑制控制信号，所述抑制控制信号用于在仅有预定数量样本的信号成分在非期望频带内超出频谱屏蔽时将位截断的发动延迟有限数量个时钟周期。
6.如权利要求4所述的信号处理电路，其中控制逻辑模块被耦合至外部滞后控制信号以在输入信号恢复正常后将位截断保持一段时间。
7.如权利要求4所述的信号处理电路，其中控制逻辑模块被耦合至外部冻结控制信号，位截断在输入信号恢复正常并且冻结信号被释放时终止。
8.如权利要求1所述的信号处理电路，其中预定频谱屏蔽是可编程设计的。
9.如权利要求1所述的信号处理电路，其中预定频谱屏蔽是从建立用于输出限制电路的多个频谱屏蔽中选出的。
10.如权利要求1所述的信号处理电路，其中预定频谱屏蔽在频域内定义。
11.如权利要求1所述的信号处理电路，进一步包括数模转换器DAC ；功率放大器；和预失真构造单元，其中ADC和输出限制电路被串联在功率放大器和预失真构造单元之间。
12.如权利要求1所述的信号处理电路，其中输出限制电路进一步包括噪声源和频谱分析仪，所述噪声源生成数字噪声，而频谱分析仪将信号成分与预定频谱屏蔽相比较以确定信号成分在非期望频带内超出预定频谱屏蔽多少并将等量的数字噪声加至输出。
13.—种控制模数转换器ADC输出精度的方法，包括数字化送往ADC的模拟输入信号以生成数字信号；将数字信号与包含频带内区域和频带外区域的预定频谱屏蔽相比较；以及当数字信号在频带外区域内的信号成分大于所述屏蔽时，通过输出限制电路降低数字信号的精度。
14.如权利要求13所述的方法，其中输出限制电路进一步包括频谱分析仪，用于将信号成分与预定的频谱屏蔽相比较，所述频谱分析仪在信号成分在非期望频带内超出预定频谱屏蔽时生成屏蔽违反信号。
15.如权利要求14所述的方法，其中输出限制电路进一步包括耦合至频谱分析仪输出端的输出限制器，所述输出限制器用于在接收到屏蔽违反信号时降低数字输出的精度。
16.如权利要求15所述的方法，其中输出限制器包括控制逻辑模块，其在数字输出的最低有效位LSB端截断位以降低数字输出的精度。
17.如权利要求16所述的方法，其中控制逻辑模块被耦合至外部抑制控制信号，所述抑制控制信号用于在仅有预定数量样本的信号成分在频带外区域内超出频谱屏蔽时将位截断的发动延迟有限数量个时钟周期。
18.如权利要求16所述的方法，其中控制逻辑模块被耦合至外部滞后控制信号以在输入信号恢复正常后将位截断保持一段时间。
19.如权利要求16所述的方法，其中控制逻辑模块被耦合至外部冻结控制信号，位截断在输入信号恢复正常并且冻结信号被释放时终止。
20.如权利要求13所述的方法，其中预定频谱屏蔽是可编程设计的。
21.如权利要求13所述的方法，其中预定频谱屏蔽是从建立用于输出限制电路的多个频谱屏蔽中选出的。
22.如权利要求13所述的方法，其中预定频谱屏蔽在频域内定义。
23.如权利要求13所述的方法，其中ADC和输出限制电路是预失真功率放大器中观测路径的一部分。
24.如权利要求13所述的方法，其中通过测量信号成分在频带外区域内超出屏蔽多少并加入等量的数字噪声来降低数字信号的精度。
25.一种信号处理电路，包括用于接收模拟输入信号并输出数字信号的模数转换器ADCjP耦合至ADC的输出限制电路，所述输出限制电路包括频谱分析仪，用于将数字输出中的信号成分与预定频谱屏蔽相比较，当信号成分在非期望频带内超出预定频谱屏蔽时，输出限制电路用于降低数字输出的精度。
26.如权利要求25所述的信号处理电路，其中输出限制电路进一步包括耦合至频谱分析仪输出端的输出限制器，所述输出限制器通过在数字输出的最低有效位LSB端截断位来降低数字输出的精度。
27.如权利要求25所述的信号处理电路，其中输出限制电路进一步包括噪声源，并且通过测量信号成分在非期望频带内超出屏蔽多少并且加入由噪声源生成的等量数字噪声来降低数字信号的精度。
全文摘要
本发明涉及一种可变动态范围接收器。本发明的实施例可以提供一种信号处理电路，其包括模数转换器(ADC)和输出限制电路。输出限制电路在信号成分在非期望频带内超出预定频谱屏蔽时可以降低ADC数字输出的精度。在一个实施例中，输入信号频谱可以被主动监测，并且在输入频谱与计划应用不一致时，即可例如通过截去信号输出中的最低有效位(LSB)或加入数字噪声来限制输出分辨率。
文档编号H04B1/16GK102468861SQ20111034635
公开日2012年5月23日 申请日期2011年11月7日 优先权日2010年11月8日
发明者C·C·斯皮尔, D·H·罗伯特森, J·B·布兰农, J·C·肯普 申请人:美国亚德诺半导体公司