全双工传输电路和电子装置的制作方法

专利名称：全双工传输电路和电子装置的制作方法
技术领域：
本公开涉及全双工传输电路和电子装置。
背景技术：
迄今为止，作为用于实现可双工数据传输的装置，使用被配置为包括电阻器和运算放大器的混合电路。例如，通常，该混合电路被广泛地应用于利用电话线和ASDL (非对称数字订户线)调制解调器的数据通信调制解调器的模拟前端电路中。另外，为了实现高速差分数据传输，已经构思了一种混合电路，该混合电路被设计为信号发送缓冲器和信号接收缓冲器的组合。信号发送缓冲器是被配置为包括用于根据将要传输的信号来输出电流的电流源和负载电阻器的缓冲器。在另一方面，信号接收缓冲器是被配置为包括两个具有彼此不同的增益的放大器的缓冲器。在诸如Yasumoto、Tomita等在2006年2月发表在ISSCC Dig. Tech. Papers 的第 518 页到 519 页上的“A 20Gb/s Bidirectional Transceiver Using a Resistor-Transconductor Hybrid”的文献中公开了该混合电路的配置。

发明内容
在上述的混合电路中，电阻器以与传输线串联的方式被插入到信号发送缓冲器的输出端子和混合电路的输出端子之间的位置。另外，负载电阻器被插入到信号发送缓冲器内。另外，组成信号接收缓冲器的两个放大器中的一个不合期望地操作来在消耗电功率的同时降低接收信号的增益。这种配置不可避免地引入功率消耗的增加。另外，在用于实现双工数据传输的装置中，在数据传输时，信号发送缓冲器和信号接收缓冲器二者都操作。因此，与用于实现半双工数据传输的装置相比，用于实现双工数据传输的装置的功率消耗很大。因此，针对上述问题的本公开希望提供能够以高速度和小功率消耗实施操作的全双工传输电路，并且提供利用该电路的电子装置。为了解决上述问题，根据本公开的实施例，提供了一种全双工传输电路，包括第一内部输入端子，该第一内部输入端子接收将要发送的信号；第二内部输入端子，该第二内部输入端子接收幅度等于将要发送的信号的幅度的1/2倍并且相位与将要发送的信号的相位相同的信号；外部输入/输出端子，该外部输入/输出端子连接到具有特性阻抗Z的传输线；以及内部输出端子，该内部输出端子输出从外部输入/输出端子输入的接收信号。该全双工传输电路包括第一金属氧化物半导体晶体管，该第一金属氧化物半导体晶体管的源极连接到电流源和外部输入/输出端子，其栅极连接到第一内部输入端子，并且其漏极连接到第二金属氧化物半导体晶体管的源极和内部输出端子；以及第二金属氧化物半导体晶体管，该第二金属氧化物半导体晶体管的源极连接到第一金属氧化物半导体晶体管的漏极和内部输出端子，并且其栅极连接到第二内部输入端子。由电流源所生成的电流以及第一金属氧化物半导体晶体管和第二金属氧化物半导体晶体管的大小被设置，使得第一金属氧化物半导体晶体管和第二金属氧化物半导体晶体管的跨导变为等于1/Z。
为了解决上述问题，根据本公开的另一实施例，提供了一种全双工传输电路，包括第一内部输入端子，该第一内部输入端子接收将要发送的信号；第二内部输入端子，该第二内部输入端子接收幅度等于将要发送的信号的幅度的1/2倍并且相位与将要发送的信号的相位相同的信号；外部输入/输出端子，该外部输入/输出端子连接到具有特性阻抗Z的传输线；内部输出端子，该内部输出端子输出从外部输入/输出端子输入的接收信号；第一双极型晶体管，该第一双极型晶体管的射极连接到电流源和外部输入/输出端子， 其基极连接到第一内部输入端子，并且其集电极连接到第二双极型晶体管的射极和内部输出端子；以及第二双极型晶体管，该第二双极型晶体管的射极连接到第一双极型晶体管的集电极和内部输出端子，并且其基极连接到第二内部输入端子。由电流源所生成的电流被设置，使得第一双极型晶体管的射极的电阻变为等于Z。为了解决上述问题，根据本公开的又一实施例，提供了一种全双工传输电路，包括第一内部输入端子，该第一内部输入端子接收第一差分信号；第二内部输入端子，该第二内部输入端子接收幅度等于第一差分信号的幅度的1/2倍并且相位与第一差分信号的相位相同的信号；第三内部输入端子，该第三内部输入端子接收与第一差分信号一起形成信号对的第二差分信号；以及第四内部输入端子，该第四内部输入端子接收幅度等于第二差分信号的幅度的1/2倍并且相位与第二差分信号的相位相同的信号。该全双工传输电路包括第一外部输入/输出端子，该第一外部输入/输出端子连接到具有特性阻抗Z的第一传输线；第二外部输入/输出端子，该第二外部输入/输出端子连接到具有特性阻抗Z的第二传输线；第一内部输出端子，该第一内部输出端子输出从第一外部输入/输出端子输入的第三差分信号；第二内部输出端子，该第二内部输出端子输出从第二外部输入/输出端子输入的第四差分信号，第四差分信号与第三差分信号一起形成信号对；第一金属氧化物半导体晶体管，该第一金属氧化物半导体晶体管的源极连接到第一电流源和第一外部输入 /输出端子，其栅极连接到第一内部输入端子，并且其漏极连接到第二金属氧化物半导体晶体管的源极和第一内部输出端子；第二金属氧化物半导体晶体管，该第二金属氧化物半导体晶体管的源极连接到第一金属氧化物半导体晶体管的漏极和第一内部输出端子，并且其栅极连接到第二内部输入端子；第三金属氧化物半导体晶体管，该第三金属氧化物半导体晶体管的源极连接到第二电流源和第二外部输入/输出端子，其栅极连接到第三内部输入端子，并且其漏极连接到第四金属氧化物半导体晶体管的源极和第二内部输出端子；以及第四金属氧化物半导体晶体管，该第四金属氧化物半导体晶体管的源极连接到第三金属氧化物半导体晶体管的漏极和第二内部输出端子，并且其栅极连接到第四内部输入端子。由第一电流源所生成的电流以及第一金属氧化物半导体晶体管和第二金属氧化物半导体晶体管的大小被设置，使得第一金属氧化物半导体晶体管和第二金属氧化物半导体晶体管的跨导变为等于1/Z，并且由第二电流源所生成的电流以及第三金属氧化物半导体晶体管和第四金属氧化物半导体晶体管的大小被设置，使得第三金属氧化物半导体晶体管和第四金属氧化物半导体晶体管的跨导变为等于1/Z。为了解决上述问题，根据本公开的又一实施例，提供了一种全双工传输电路，包括第一内部输入端子，该第一内部输入端子接收第一差分信号；第二内部输入端子，该第二内部输入端子接收幅度等于第一差分信号的幅度的1/2倍并且相位与第一差分信号的相位相同的信号；第三内部输入端子，该第三内部输入端子接收与第一差分信号一起形成信号对的第二差分信号；以及第四内部输入端子，该第四内部输入端子接收幅度等于第二差分信号的幅度的1/2倍并且相位与第二差分信号的相位相同的信号。该全双工传输电路还包括第一外部输入/输出端子，该第一外部输入/输出端子连接到具有特性阻抗Z的第一传输线；第二外部输入/输出端子，该第二外部输入/输出端子连接到具有特性阻抗Z 的第二传输线；第一内部输出端子，该第一内部输出端子输出从第一外部输入/输出端子输入的第三差分信号；以及第二内部输出端子，输出从第二外部输入/输出端子输入的第四差分信号，第四差分信号与第三差分信号一起形成信号对。该全双工传输电路还包括第一双极型晶体管，该第一双极型晶体管的射极连接到第一电流源和第一外部输入/输出端子，其基极连接到第一内部输入端子，并且其集电极连接到第二双极型晶体管的射极和第一内部输出端子；第二双极型晶体管，该第二双极型晶体管的射极连接到第一双极型晶体管的集电极和第一内部输出端子，并且其基极连接到第二内部输入端子；第三双极型晶体管，该第三双极型晶体管的射极连接到第二电流源和第二外部输入/输出端子，其基极连接到第三内部输入端子，并且其集电极连接到第四双极型晶体管的射极和第二内部输出端子；以及第四双极型晶体管，该第四双极型晶体管的射极连接到第三双极型晶体管的集电极和第二内部输出端子，并且其基极连接到第四内部输入端子。由第一电流源所生成的电流被设置，使得第一双极型晶体管的电阻变为等于Z，并且由第二电流源所生成的电流被设置，使得第二双极型晶体管的电阻变为等于Z。另外，为了解决上述问题，根据本公开的实施例，提供了一种全双工传输电路，包括第一内部输入端子，该第一内部输入端子接收将要发送的信号；第二内部输入端子，该第二内部输入端子接收幅度等于将要发送的信号的幅度的G/2倍并且相位与将要发送的信号的相位相同的信号，其中，G > 1 ；外部输入/输出端子，该外部输入/输出端子连接到具有特性阻抗Z的传输线；内部输出端子，该内部输出端子输出从外部输入/输出端子输入的接收信号。该全双工传输电路还包括第一金属氧化物半导体晶体管，该第一金属氧化物半导体晶体管的源极连接到第一电流源和外部输入/输出端子，其栅极连接到第一内部输入端子，并且其漏极连接到第二金属氧化物半导体晶体管的源极和内部输出端子；以及第二金属氧化物半导体晶体管，该第二金属氧化物半导体晶体管的源极连接到第一金属氧化物半导体晶体管的漏极、第二电流源和内部输出端子，并且其栅极连接到第二内部输入端子。由第一电流源所生成的电流以及第一金属氧化物半导体晶体管的大小被设置，使得第一金属氧化物半导体晶体管的跨导变为等于1/Z。由第二电流源所生成的电流以及第二金属氧化物半导体晶体管的大小被设置，使得第二金属氧化物半导体晶体管的跨导变为等于第一金属氧化物半导体晶体管的跨导的1/G倍。为了解决上述问题，根据本公开的另一实施例，还提供了一种全双工传输电路，包括第一内部输入端子，该第一内部输入端子接收将要发送的信号；第二内部输入端子，该第二内部输入端子接收幅度等于将要发送的信号的幅度的G/2倍并且相位与将要发送的信号的相位相同的信号，其中，G > 1 ；外部输入/输出端子，该外部输入/输出端子连接到具有特性阻抗Z的传输线；以及内部输出端子，该内部输出端子输出从外部输入/输出端子输入的接收信号。该全双工传输电路还包括第一双极型晶体管，该第一双极型晶体管的射极连接到第一电流源和外部输入/输出端子，其基极连接到第一内部输入端子，并且其集电极连接到第二双极型晶体管的射极和内部输出端子；以及第二双极型晶体管，该第二双极型晶体管的射极连接到第一双极型晶体管的集电极、第二电流源和内部输出端子，并且其基极连接到第二内部输入端子。由第一电流源所生成的电流被设置，使得第一双极型晶体管的射极的电阻变为等于Z。由第二电流源所生成的电流被设置，使得第二双极型晶体管的射极的电阻变为等于第一双极型晶体管的射极的电阻的G倍。为了解决上述问题，根据本公开的又一实施例，提供了一种全双工传输电路，包括第一内部输入端子，该第一内部输入端子接收第一差分信号；第二内部输入端子，该第二内部输入端子接收幅度等于第一差分信号的幅度的G/2倍并且相位与第一差分信号的相位相同的信号，其中，G > 1 ；第三内部输入端子，该第三内部输入端子接收与第一差分信号一起形成信号对的第二差分信号；以及第四内部输入端子，该第四内部输入端子接收幅度等于第二差分信号的幅度的G/2倍并且相位与第二差分信号的相位相同的信号。该全双工传输电路还包括第一外部输入/输出端子，该第一外部输入/输出端子连接到具有特性阻抗Z的第一传输线；第二外部输入/输出端子，该第二外部输入/输出端子连接到具有特性阻抗Z的第二传输线；第一内部输出端子，该第一内部输出端子输出从第一外部输入/输出端子输入的第三差分信号；以及第二内部输出端子，该第二内部输出端子输出从第二外部输入/输出端子输入的第四差分信号，第四差分信号与第三差分信号一起形成信号对。该全双工传输电路还包括第一金属氧化物半导体晶体管，该第一金属氧化物半导体晶体管的源极连接到第一电流源和第一外部输入/输出端子，其栅极连接到第一内部输入端子，并且其漏极连接到第二金属氧化物半导体晶体管的源极和第一内部输出端子；第二金属氧化物半导体晶体管，该第二金属氧化物半导体晶体管的源极连接到第一金属氧化物半导体晶体管的漏极、第二电流源和第一内部输出端子，并且其栅极连接到第二内部输入端子；第三金属氧化物半导体晶体管，该第三金属氧化物半导体晶体管的源极连接到第三电流源和第二外部输入/输出端子，其栅极连接到第三内部输入端子，并且其漏极连接到第四金属氧化物半导体晶体管的源极和第二内部输出端子；以及第四金属氧化物半导体晶体管，该第四金属氧化物半导体晶体管的源极连接到第三金属氧化物半导体晶体管的漏极、第四电流源和第二内部输出端子，并且其栅极连接到第四内部输入端子。由第一电流源所生成的电流以及第一金属氧化物半导体晶体管的大小被设置，使得第一金属氧化物半导体晶体管的跨导变为等于1/Z。由第二电流源所生成的电流以及第二金属氧化物半导体晶体管的大小被设置，使得第二金属氧化物半导体晶体管的跨导变为等于第一金属氧化物半导体晶体管的跨导的1/G倍。由第三电流源所生成的电流以及第三金属氧化物半导体晶体管的大小被设置，使得第三金属氧化物半导体晶体管的跨导变为等于1/Z。由第四电流源所生成的电流以及第四金属氧化物半导体晶体管的大小被设置，使得第四金属氧化物半导体晶体管的跨导变为等于第三金属氧化物半导体晶体管的跨导的1/G倍。此外，为了解决上述问题，根据本公开的又一实施例，提供了一种全双工传输电路，包括第一内部输入端子，该第一内部输入端子接收第一差分信号；第二内部输入端子，该第二内部输入端子接收幅度等于第一差分信号的幅度的G/2倍并且相位与第一差分信号的相位相同的信号，其中，G > 1 ；第三内部输入端子，该第三内部输入端子接收与第一差分信号一起形成信号对的第二差分信号；以及第四内部输入端子，该第四内部输入端子接收幅度等于第二差分信号的幅度的G/2倍并且相位与第二差分信号的相位相同的信号。 该全双工传输电路还包括第一外部输入/输出端子，该第一外部输入/输出端子连接到具有特性阻抗Z的第一传输线；以及第二外部输入/输出端子，该第二外部输入/输出端子连接到具有特性阻抗Z的第二传输线。该全双工传输电路还包括第一内部输出端子，该第一内部输出端子输出从第一外部输入/输出端子输入的第三差分信号；以及第二内部输出端子，该第二内部输出端子输出从第二外部输入/输出端子输入的第四差分信号，第四差分信号与第三差分信号一起形成信号对。该全双工传输电路还包括第一双极型晶体管，该第一双极型晶体管的射极连接到第一电流源和第一外部输入/输出端子，其基极连接到第一内部输入端子，并且其集电极连接到第二双极型晶体管的射极和第一内部输出端子；第二双极型晶体管，该第二双极型晶体管的射极连接到第一双极型晶体管的集电极、第二电流源和第一内部输出端子，并且其基极连接到第二内部输入端子；第三双极型晶体管，该第三双极型晶体管的射极连接到第三电流源和第二外部输入/输出端子，其基极连接到第三内部输入端子，并且其集电极连接到第四双极型晶体管的射极和第二内部输出端子；以及第四双极型晶体管，该第四双极型晶体管的射极连接到第三双极型晶体管的集电极、第四电流源和第二内部输出端子，并且其基极连接到第四内部输入端子。由第一电流源所生成的电流被设置，使得第一双极型晶体管的射极的电阻变为等于Z。由第二电流源所生成的电流被设置，使得第二双极型晶体管的射极的电阻变为等于第一双极型晶体管的射极的电阻的 G倍。由第三电流源所生成的电流被设置，使得第三双极型晶体管的射极的电阻变为等于 Z。由第四电流源所生成的电流被设置，使得第四双极型晶体管的射极的电阻变为等于第三双极型晶体管的射极的电阻的G倍。为了解决上述问题，根据本公开的实施例，提供一种电子装置，包括第一全双工传输电路；第二全双工传输电路；以及传输线，该传输线用于将第一全双工传输电路的外部输入/输出端子连接到第二全双工传输电路的外部输入/输出端子。第一全双工传输电路和第二全双工传输电路包括第一内部输入端子，该第一内部输入端子接收将要发送的信号，第二内部输入端子，该第二内部输入端子接收幅度等于将要发送的信号的幅度的1/2 倍并且相位与将要发送的信号的相位相同的信号，外部输入/输出端子，该外部输入/输出端子连接到具有特性阻抗Z的传输线，内部输出端子，该内部输出端子输出从外部输入/输出端子输入的接收信号，第一金属氧化物半导体晶体管，该第一金属氧化物半导体晶体管的源极连接到电流源和外部输入/输出端子，其栅极连接到第一内部输入端子，并且其漏极连接到第二金属氧化物半导体晶体管的源极和内部输出端子，以及第二金属氧化物半导体晶体管，该第二金属氧化物半导体晶体管的源极连接到第一金属氧化物半导体晶体管的漏极和内部输出端子，并且其栅极连接到第二内部输入端子。由电流源所生成的电流以及第一金属氧化物半导体晶体管和第二金属氧化物半导体晶体管的大小被设置，使得第一金属氧化物半导体晶体管和第二金属氧化物半导体晶体管的跨导变为等于1/Z。另外，为了解决上述问题，根据本公开的另一实施例，提供一种电子装置，包括第一全双工传输电路；第二全双工传输电路；以及传输线，该传输线用于将第一全双工传输电路的外部输入/输出端子连接到第二全双工传输电路的外部输入/输出端子。第一全双工传输电路和第二全双工传输电路包括第一内部输入端子，该第一内部输入端子接收将要发送的信号，第二内部输入端子，该第二内部输入端子接收幅度等于将要发送的信号的幅度的1/2倍并且相位与将要发送的信号的相位相同的信号，外部输入/输出端子，该外部输入/输出端子连接到具有特性阻抗Z的传输线，内部输出端子，该内部输出端子输出从外部输入/输出端子输入的接收信号，第一双极型晶体管，该第一双极型晶体管的射极连接到电流源和外部输入/输出端子，其基极连接到第一内部输入端子，并且其集电极连接到第二双极型晶体管的射极和内部输出端子，以及第二双极型晶体管，该第二双极型晶体管的射极连接到第一双极型晶体管的集电极和内部输出端子，并且其基极连接到第二内部输入端子。由电流源所生成的电流被设置，使得第一双极型晶体管的射极的阻抗变为等于Z。另外，为了解决上述问题，根据本公开的另一实施例，提供一种电子装置，包括第一全双工传输电路；第二全双工传输电路；以及第一传输线和第二传输线，该第一传输线和该第二传输线用于将第一全双工传输电路的第一外部输入/输出端子和第二外部输入/ 输出端子连接到第二全双工传输电路的第一外部输入/输出端子和第二外部输入/输出端子。第一全双工传输电路和第二全双工传输电路包括第一内部输入端子，该第一内部输入端子接收第一差分信号，第二内部输入端子，该第二内部输入端子接收幅度等于第一差分信号的幅度的1/2倍并且相位与第一差分信号的相位相同的信号，第三内部输入端子，该第三内部输入端子接收与第一差分信号一起形成信号对的第二差分信号，以及第四内部输入端子，该第四内部输入端子接收幅度等于第二差分信号的幅度的1/2倍并且相位与第二差分信号的相位相同的信号。第一全双工传输电路和第二全双工传输电路还包括第一外部输入/输出端子，该第一外部输入/输出端子连接到具有特性阻抗Z的第一传输线，第二外部输入/输出端子，该第二外部输入/输出端子连接到具有特性阻抗Z的第二传输线，第一内部输出端子，该第一内部输出端子输出从第一外部输入/输出端子输入的第三差分信号，第二内部输出端子，该第二内部输出端子输出从第二外部输入/输出端子输入的第四差分信号，第四差分信号与第三差分信号一起形成信号对，第一金属氧化物半导体晶体管， 该第一金属氧化物半导体晶体管的源极连接到第一电流源和第一外部输入/输出端子，其栅极连接到第一内部输入端子，并且其漏极连接到第二金属氧化物半导体晶体管的源极和第一内部输出端子，第二金属氧化物半导体晶体管，该第二金属氧化物半导体晶体管的源极连接到第一金属氧化物半导体晶体管的漏极和第一内部输出端子，并且其栅极连接到第二内部输入端子，第三金属氧化物半导体晶体管，该第三金属氧化物半导体晶体管的源极连接到第二电流源和第二外部输入/输出端子，其栅极连接到第三内部输入端子，并且其漏极连接到第四金属氧化物半导体晶体管的源极和第二内部输出端子，以及第四金属氧化物半导体晶体管，该第四金属氧化物半导体晶体管的源极连接到第三金属氧化物半导体晶体管的漏极和第二内部输出端子，并且其栅极连接到第四内部输入端子。由第一电流源所生成的电流以及第一金属氧化物半导体晶体管和第二金属氧化物半导体晶体管的大小被设置，使得第一金属氧化物半导体晶体管和第二金属氧化物半导体晶体管的跨导变为等于 1/Z。由第二电流源所生成的电流以及第三金属氧化物半导体晶体管和第四金属氧化物半导体晶体管的大小被设置，使得第三金属氧化物半导体晶体管和第四金属氧化物半导体晶体管的跨导变为等于1/Z。另外，为了解决上述问题，根据本公开的又一实施例，提供一种电子装置，包括第一全双工传输电路；第二全双工传输电路；以及第一传输线和第二传输线，该第一传输线和该第二传输线用于将第一全双工传输电路的第一外部输入/输出端子和第二外部输入/ 输出端子连接到第二全双工传输电路的第一外部输入/输出端子和第二外部输入/输出端子。第一全双工传输电路和第二全双工传输电路包括第一内部输入端子，该第一内部输入端子接收第一差分信号，第二内部输入端子，该第二内部输入端子接收幅度等于第一差分信号的幅度的1/2倍并且相位与第一差分信号的相位相同的信号，第三内部输入端子，该第三内部输入端子接收与第一差分信号一起形成信号对的第二差分信号，第四内部输入端子，该第四内部输入端子接收幅度等于第二差分信号的幅度的1/2倍并且相位与第二差分信号的相位相同的信号，第一外部输入/输出端子，该第一外部输入/输出端子连接到具有特性阻抗Z的第一传输线，以及第二外部输入/输出端子，该第二外部输入/输出端子连接到具有特性阻抗Z的第二传输线。第一全双工传输电路和第二全双工传输电路还包括第一内部输出端子，该第一内部输出端子输出从第一外部输入/输出端子输入的第三差分信号，第二内部输出端子，输出从第二外部输入/输出端子输入的第四差分信号，第四差分信号与第三差分信号一起形成信号对，第一双极型晶体管，该第一双极型晶体管的射极连接到第一电流源和第一外部输入/输出端子，其基极连接到第一内部输入端子，并且其集电极连接到第二双极型晶体管的射极和第一内部输出端子，第二双极型晶体管，该第二双极型晶体管的射极连接到第一双极型晶体管的集电极和第一内部输出端子，并且其基极连接到第二内部输入端子，第三双极型晶体管，该第三双极型晶体管的射极连接到第二电流源和第二外部输入/输出端子，其基极连接到第三内部输入端子，并且其集电极连接到第四双极型晶体管的射极和第二内部输出端子，以及第四双极型晶体管，该第四双极型晶体管的射极连接到第三双极型晶体管的集电极和第二内部输出端子，并且其基极连接到第四内部输入端子。由第一电流源所生成的电流被设置，使得第一双极型晶体管的射极的电阻变为等于Z。由第二电流源所生成的电流被设置，使得第二双极型晶体管的射极的电阻变为等于Z。另外，为了解决上述问题，根据本公开的实施例，提供了一种电子装置，包括第一全双工传输电路；第二全双工传输电路；以及传输线，该传输线用于将第一全双工传输电路的外部输入/输出端子连接到第二全双工传输电路的外部输入/输出端子。第一全双工传输电路和第二全双工传输电路包括第一内部输入端子，该第一内部输入端子接收将要发送的信号，第二内部输入端子，该第二内部输入端子接收幅度等于将要发送的信号的幅度的G/2倍并且相位与将要发送的信号的相位相同的信号，其中，G > 1，外部输入/输出端子，该外部输入/输出端子连接到具有特性阻抗Z的传输线，内部输出端子，该内部输出端子输出从外部输入/输出端子输入的接收信号，第一金属氧化物半导体晶体管，该第一金属氧化物半导体晶体管的源极连接到第一电流源和外部输入/输出端子，其栅极连接到第一内部输入端子，并且其漏极连接到第二金属氧化物半导体晶体管的源极和内部输出端子，以及第二金属氧化物半导体晶体管，该第二金属氧化物半导体晶体管的源极连接到第一金属氧化物半导体晶体管的漏极、第二电流源和内部输出端子，并且其栅极连接到第二内部输入端子。第一电流源所生成的电流以及第一金属氧化物半导体晶体管的大小被设置，使得第一金属氧化物半导体晶体管的跨导变为等于1/Z。由第二电流源所生成的电流以及第二金属氧化物半导体晶体管的大小被设置，使得第二金属氧化物半导体晶体管的跨导变为等于第一金属氧化物半导体晶体管的跨导的1/G倍。另外，为了解决上述问题，根据本公开的另一实施例，提供一种电子装置，包括第一全双工传输电路；第二全双工传输电路；以及传输线，该传输线用于将第一全双工传输电路的外部输入/输出端子连接到第二全双工传输电路的外部输入/输出端子。第一全双
20工传输电路和第二全双工传输电路包括第一内部输入端子，该第一内部输入端子接收将要发送的信号，第二内部输入端子，该第二内部输入端子接收幅度等于将要发送的信号的幅度的G/2倍并且相位与将要发送的信号的相位相同的信号，其中，G > 1，外部输入/输出端子，该外部输入/输出端子连接到具有特性阻抗Z的传输线，内部输出端子，该内部输出端子输出从外部输入/输出端子输入的接收信号，第一双极型晶体管，该第一双极型晶体管的射极连接到第一电流源和外部输入/输出端子，其基极连接到第一内部输入端子， 并且其集电极连接到第二双极型晶体管的射极和内部输出端子，以及第二双极型晶体管， 该第二双极型晶体管的射极连接到第一双极型晶体管的集电极、第二电流源和内部输出端子，并且其基极连接到第二内部输入端子。由第一电流源所生成的电流被设置，使得第一双极型晶体管的射极的电阻变为等于Z。由第二电流源所生成的电流被设置，使得第二双极型晶体管的射极的电阻变为等于第一双极型晶体管的射极的电阻的G倍。
为了解决上述问题，根据本公开的又一实施例，提供了一种电子装置，包括第一全双工传输电路；第二全双工传输电路；以及第一传输线和第二传输线，该第一传输线和该第二传输线用于将第一全双工传输电路的第一外部输入/输出端子和第二外部输入/输出端子连接到第二全双工传输电路的第一外部输入/输出端子和第二外部输入/输出端子。第一全双工传输电路和第二全双工传输电路包括第一内部输入端子，该第一内部输入端子接收第一差分信号，第二内部输入端子，该第二内部输入端子接收幅度等于第一差分信号的幅度的G/2倍并且相位与第一差分信号的相位相同的信号，其中，G >1，第三内部输入端子，该第三内部输入端子接收与第一差分信号一起形成信号对的第二差分信号，第四内部输入端子，该第四内部输入端子接收幅度等于第二差分信号的幅度的G/2倍并且相位与第二差分信号的相位相同的信号，第一外部输入/输出端子，该第一外部输入/输出端子连接到具有特性阻抗Z的第一传输线，第二外部输入/输出端子，该第二外部输入/输出端子连接到具有特性阻抗Z的第二传输线，第一内部输出端子，该第一内部输出端子输出从第一外部输入/输出端子输入的第三差分信号，第二内部输出端子，该第二内部输出端子输出从第二外部输入/输出端子输入的第四差分信号，第四差分信号与第三差分信号一起形成信号对，第一金属氧化物半导体晶体管，该第一金属氧化物半导体晶体管的源极连接到第一电流源和第一外部输入/输出端子，其栅极连接到第一内部输入端子，并且其漏极连接到第二金属氧化物半导体晶体管的源极和第一内部输出端子，第二金属氧化物半导体晶体管，该第二金属氧化物半导体晶体管的源极连接到第一金属氧化物半导体晶体管的漏极、第二电流源和第一内部输出端子，并且其栅极连接到第二内部输入端子，第三金属氧化物半导体晶体管，第三金属氧化物半导体晶体管的源极连接到第三电流源和第二外部输入 /输出端子，其栅极连接到第三内部输入端子，并且其漏极连接到第四金属氧化物半导体晶体管的源极和第二内部输出端子，以及第四金属氧化物半导体晶体管，该第四金属氧化物半导体晶体管的源极连接到第三金属氧化物半导体晶体管的漏极、第四电流源和第二内部输出端子，并且其栅极连接到第四内部输入端子。由第一电流源所生成的电流以及第一金属氧化物半导体晶体管的大小被设置，使得第一金属氧化物半导体晶体管的跨导变为等于 1/Z。由第二电流源所生成的电流以及第二金属氧化物半导体晶体管的大小被设置，使得第二金属氧化物半导体晶体管的跨导变为等于第一金属氧化物半导体晶体管的跨导的1/G 倍。由第三电流源所生成的电流以及第三金属氧化物半导体晶体管的大小被设置，使得第三金属氧化物半导体晶体管的跨导变为等于1/Z。由第四电流源所生成的电流以及第四金属氧化物半导体晶体管的大小被设置，使得第四金属氧化物半导体晶体管的跨导变为等于第三金属氧化物半导体晶体管的跨导的1/G倍。为了解决上述问题，根据本公开的又一实施例，提供了一种电子装置，包括第一全双工传输电路；第二全双工传输电路；以及第一传输线和第二传输线，该第一传输线和该第二传输线用于将第一全双工传输电路的第一外部输入/输出端子和第二外部输入/输出端子连接到第二全双工传输电路的第一外部输入/输出端子和第二外部输入/输出端子。第一全双工传输电路和第二全双工传输电路包括第一内部输入端子，该第一内部输入端子接收第一差分信号，第二内部输入端子，该第二内部输入端子接收幅度等于第一差分信号的幅度的G/2倍并且相位与第一差分信号的相位相同的信号，其中，G >1，第三内部输入端子，该第三内部输入端子接收与第一差分信号一起形成信号对的第二差分信号，第四内部输入端子，该第四内部输入端子接收幅度等于第二差分信号的幅度的G/2倍并且相位与第二差分信号的相位相同的信号，第一外部输入/输出端子，该第一外部输入/输出端子连接到具有特性阻抗Z的第一传输线，第二外部输入/输出端子，该第二外部输入/输出端子连接到具有特性阻抗Z的第二传输线，第一内部输出端子，该第一内部输出端子输出从第一外部输入/输出端子输入的第三差分信号，第二内部输出端子，该第二内部输出端子输出从第二外部输入/输出端子输入的第四差分信号，第四差分信号与第三差分信号一起形成信号对，第一双极型晶体管，该第一双极型晶体管的射极连接到第一电流源和第一外部输入/输出端子，其基极连接到第一内部输入端子，并且其集电极连接到第二双极型晶体管的射极和第一内部输出端子，第二双极型晶体管，该第二双极型晶体管的射极连接到第一双极型晶体管的集电极、第二电流源和第一内部输出端子，并且其基极连接到第二内部输入端子，第三双极型晶体管，该第三双极型晶体管的射极连接到第三电流源和第二外部输入/输出端子，其基极连接到第三内部输入端子，并且其集电极连接到第四双极型晶体管的射极和第二内部输出端子，以及第四双极型晶体管，该第四双极型晶体管的射极连接到第三双极型晶体管的集电极、第四电流源和第二内部输出端子，并且其基极连接到第四内部输入端子。由第一电流源所生成的电流被设置，使得第一双极型晶体管的射极的电阻变为等于Z。由第二电流源所生成的电流被设置，使得第二双极型晶体管的射极的电阻变为等于第一双极型晶体管的射极的电阻的G倍。由第三电流源所生成的电流被设置，使得第三双极型晶体管的射极的电阻变为等于Z。由第四电流源所生成的电流被设置，使得第四双极型晶体管的射极的电阻变为等于第三双极型晶体管的射极的电阻的G倍。此外，上述电子装置，还包括处理部件，该处理部件生成图像数据的信号；以及显示部件，该显示部件显示图像数据。在此情况下，图像数据的信号被提供到第一全双工传输电路的内部输入端子，通过传输线被发送到第二全双工传输电路，从第二全双工传输电路的内部输出端子输出，并且被提供到显示部件。如上所述，根据本公开的实施例，可以提供能够以高速度和小功耗操作的全双工传输电路，并且可提供利用该全双工传输电路的电子装置。


图1是示出了根据本公开的实施例的利用MOS (金属氧化物半导体)晶体管的全双工传输电路的典型电路配置的说明性示图；图2是示出了根据相同的实施例的利用双极型晶体管的全双工传输电路的典型电路配置的说明性示图；图3是示出了根据本公开的实施例的利用MOS晶体管来实现差分传输方法的全双工传输电路的典型电路配置的说明性示图；图4是示出了根据相同的实施例的利用双极型晶体管来实现差分传输方法的全双工传输电路的典型电路配置的说明性示图；图5是示出了根据本公开的实施例的利用MOS晶体管的全双工传输电路的典型修改的电路配置的说明性示图；图6是示出了根据相同的实施例的利用双极型晶体管的全双工传输电路的典型修改的电路配置的说明性示图；图7是示出了根据本公开的实施例的利用MOS晶体管来实现差分传输方法的全双工传输电路的典型修改的典型电路配置的说明性示图；图8是示出了根据相同的实施例的利用双极型晶体管来实现差分传输方法的全双工传输电路的典型修改的典型电路配置的说明性示图；图9是示出了利用被配置为包括电阻器和运算放大器的普通混合电路的典型全双工传输电路的说明性示图；图10是示出了另一个利用被配置为包括电阻器和运算放大器的普通混合电路的典型全双工传输电路的说明性示图；图11是示出了实现普通的半双工传输的典型装置的说明性示图；图12是将被在对根据相同的实施例的由利用MOS晶体管的全双工传输电路所实施的操作的描述中参照的说明性示图；图13是将被在对根据相同的实施例的由利用MOS晶体管的全双工传输电路所实施的操作的描述中参照的说明性示图；图14是将被在对根据相同的实施例的由利用MOS晶体管的全双工传输电路所实施的操作的描述中参照的说明性示图；图15是将被在对根据相同的实施例的由利用MOS晶体管的全双工传输电路的典型修改所实施的操作的描述中参照的说明性示图；图16是将被在对根据相同的实施例的由利用MOS晶体管的全双工传输电路的典型修改所实施的操作的描述中参照的说明性示图；图17是将被在对根据相同的实施例的由利用MOS晶体管的全双工传输电路的典型修改所实施的操作的描述中参照的说明性示图；图18是将被在对根据实施例的在各自具有基础配置的全双工传输电路之间实施双工数据传输的电子装置的配置的描述中参照的说明性示图；图19是将被在对根据实施例的在各自具有经修改的配置的全双工传输电路之间实施双工数据传输的电子装置的配置的描述中参照的说明性示图；图20是将被在对根据实施例的在各自具有基于差分信号的实现的基础配置的全双工传输电路之间实施双工数据传输的电子装置的配置的描述中参照的说明性示图；图21是将被在对根据实施例的在各自具有基于差分信号的实现的经修改的配置的全双工传输电路之间实施双工数据传输的电子装置的配置的描述中参照的说明性示图。
具体实施例方式通过参照示图，以下详细描述了本公开的优选实施例。要注意，在对本公开的说明书中及示图中，用相同的参考标号来表示具有本质上相同的功能配置的配置元件，因此，仅说明一次以避免重复描述。说明流程以下描述简要说明对实现本公开的实施例的说明流程。首先，通过参照图9和图 10简要说明普通全双工传输电路的配置。具体地，简要描述由普通全双工传输电路所带来的技术问题。然后，通过参照图1到图8说明根据实施例的全双工传输电路的配置。然后， 通过参照图12到图17说明由根据实施例的全双工传输电路所实施的操作。然后，通过参照图18到图21说明用于将根据实施例的全双工传输电路应用到电子装置的方法。最后， 总结根据实施例的技术概念并简要描述从技术概念所获得的效果。说明章节1 介绍(对普通全双工传输电路的说明)2 实施例2-1 全双工传输电路的配置(对原理的说明)2-1-1 第一配置(利用MOS晶体管的基础配置)2-1-2 第二配置(利用双极型晶体管的基础配置)2-1-3 第三配置(利用MOS晶体管的基础配置的差分实现)2-1-4 第四配置(利用双极型晶体管的基础配置的差分实现)2-1-5 第五配置(利用MOS晶体管的典型修改)2-1-6 第六配置(利用双极型晶体管的典型修改)2-1-7 第七配置(利用MOS晶体管的典型修改的差分配置)2-1-8 第八配置(利用双极型晶体管的典型修改的差分配置)2-2 全双工传输电路的操作2-2-1 第一配置(基础配置)的操作2-2-2 第五配置(典型修改)的操作2-3 装置内部传输的典型应用2-3-1 第一配置(基础配置)的典型应用2-3-2 第五配置(典型修改)的典型应用2-3-3 第三配置(基础配置的差分实现)的典型应用2-3-4 第七配置(典型修改的差分实现)的典型应用3 结论1 介绍(对普通全双工传输电路的说明)首先，以下描述简要说明普通全双工传输电路的配置和由全双工传输电路所带来的问题。典型普通全双工传输电路的第一示例#1首先，要求读者参照图9。图9是示出了利用被配置为包括电阻器和运算放大器的普通混合电路的典型全双工传输电路的说明性示图。如在图中所示，该全双工传输电路利用混合电路110、信号发送部件130、信号接收部件140和传输线120。混合电路110具有信号发送缓冲器111和包括放大器112以及电阻器R2和R3的信号接收缓冲器。在以下的描述中，为了简单，假定传输线120的阻抗Z 具有表示电阻的实部。另外，放大器112被看作是理想的运算放大器。那就是说，假定等式 c = d为真，或换言之，假定在点c处出现的电势等于在点d处出现的电势。另外，信号发送缓冲器111的输出端被看作是理想的电压源，并且，假定信号发送缓冲器111的输出阻抗是 0Ω。从外部看混合电路110的端子c的输出阻抗是电阻器R1。另外，为了实现混合电路110和传输线120的阻抗匹配，必须调整电阻器Rl的电阻，以便满足等式Rl = Z0另外， 为了防止由信号发送缓冲器111输出的信号d通过放大器112潜行(sneak around)至信号接收部件140，必须调整电阻器R2和R3，以便满足等式R2/R3 = R1/Z = 1。从信号发送部件130提供给混合电路110的信号a被从信号发送缓冲器111输出到节点d，并且，经由电阻器Rl传播到传输线120。可基于根据以下等式从电阻器Rl和Z 得出的比率来从信号d计算出由混合电路110输出的信号c c = d*Z/(Rl+Z) = d/2这就是说，具有等于输出到传输线120的功率的大小的功率被在混合电路110的电阻器Rl中消耗。以上所给出的描述已经说明了被配置为包括信号发送缓冲器111、放大器112(其具有理想电压输出)以及电阻R2和R3的混合电路110的配置，并且，说明了利用混合电路 110的全双工传输电路的配置。典型普通全双工传输电路的第二示例#2现今，差分数据传输被广泛用作具有超过若干(ibps的高速度的传输。在这种应用的情形中，使用在图10中所示的全双工传输电路。如在图中所示，该全双工传输电路利用混合电路210、信号发送部件230、信号接收部件M0，以及传输线220。混合电路210包括信号发送缓冲器211和信号接收缓冲器，该信号接收缓冲器包括具有彼此不同的跨导 (transconductance)gffl的放大器212和213。信号发送缓冲器211包括用于根据将要发送的信号来生成电流的电流源和嵌入式电阻器RO的组合。为了确保混合电路210和传输线 220的阻抗匹配，必须调整嵌入在信号发送缓冲器211中的电阻器RO以及混合电路210的电阻器Rl的阻抗，以便满足等式R0+R1 = Ζ。在以下的描述中，为了简单，假定等式RO = Rl = 1/2 为真。信号发送缓冲器211根据从信号发送部件230接收的所发送的信号a来生成电流输出iout。该电流输出按如下导致电压d和c :d = 3/8*iout*Z和c = 2/8*iout*Z。在那时，在电阻器R0、Rl和Z中所消耗的电功率分别是9/32*iout*iout*Z、l/32*iout*iout*Z 和2/32*iOUt*iOUt*Z。那就是说，在信号发送缓冲器211的负载电阻器RO中所消耗的电功率是发送到传输线220的电功率的4. 5倍，而在混合电路210的电阻器Rl中所消耗的电功率是发送到传输线220的电功率的0. 5倍。要注意，如果两个放大器212和213的跨导被分别设置为_2*gm和3*gm，则信号发送缓冲器211的输出被放大器212和213的输出所抵消，因此，可以防止数据从信号发送部件230潜行到信号接收部件M0。
来自传输线220的接收电流iin按如下导致电压c和d:c = iin*Z和d = l/2*iin*Z。在那时，在电阻器RO和Rl中所消耗的电功率分别是l/2*iin*iin*Z和 l/2*iin*iin*Z。在c和d处所生成的电压被分别提供到放大器213和212。因此，在b处所获得的接收信号具有按如下所表示的大小b = RL*(3*gm*iin*Z-2*gm*l/2*iin*Z)= RI>2*gm*iin*Z。在该情形中，放大器212用作所接收信号的反相放大器。因此，放大器212 操作来降低放大器213的增益。那就是说，在信号接收操作中，放大器212降低总增益，同时消耗电功率。以上所给出的描述已经简要描述了应用于高速实施的差分数据传输的全双工传输电路的配置。如上所示，在利用被配置为包括电阻器和放大器的混合电路的全双工传输装置 (或，全双工传输电路)中，电阻器Rl被以与传输线串联的方式插入到在信号发送缓冲器的输出端子和混合电路的输出端子之间的位置处。因此，为了增加传输速度，电阻器Rl不合期望地降低连接到传输线的阻性负载的信号发送缓冲器的输出效率。另外，在全双工传输装置的情形中，该全双工传输装置具有信号接收缓冲器被实现为两个带有彼此不同的跨导&的放大器的组合的配置，存在如下所不希望的副作用两个放大器中的一个减小接收信号的增益，同时消耗电功率。另外，当然，在全双工传输装置(或全双工传输电路)中的任一个中，信号发送缓冲器和信号接收缓冲器二者在全双工传输时段一直操作，使得信号发送缓冲器和信号接收缓冲器二者都消耗电功率。因此，相比于在图11中所示出的半双工传输电路用作用于以时分方式在两个方向上实施信号传输的半双工传输电路，这种全双工传输电路具有大的功率消耗。如上所述，普通的全双工传输电路带来大功率消耗的问题。为了解决该问题，本公开的发明人已经构想出能够以高速度和小功率消耗操作的全双工传输电路。2 实施例按照如下说明本公开的实施例2-1 全双工传输电路的配置(对原理的说明)按照如下说明根据实施例的全双工传输电路的配置。2-1-1 第一配置(利用MOS晶体管的基础配置)首先，通过参照图1来说明利用MOS晶体管的基础配置。如在图中所示，在利用 MOS晶体管的基础配置中，根据实施例，全双工传输电路被配置为利用MOS晶体管。在以下的描述中，在某些情形中，在图1中所示的电路配置被称为第一配置。要注意，在本公开的说明书中所使用的技术术语“M0S”代表金属氧化物半导体。如在图1中所示，具有第一配置的全双工传输电路被配置为利用电流源10、M0S晶体管Ila和12a、内部输入端子TXO和TX1、内部输出端子RX，以及外部输入/输出端子10。 另外，外部输入/输出端子IO被连接到具有特性阻抗Z的传输线13。MOS晶体管Ila的源极被连接到电流源10和外部输入/输出端子10，而MOS晶体管Ila的栅极被连接到内部输入端子ΤΧ0。在另一方面，MOS晶体管Ila的漏极被连接到 MOS晶体管12a的源极和内部输出端子RX。那就是说，MOS晶体管12a的源极被连接到MOS 晶体管Ila的漏极和内部输出端子RX。另外，MOS晶体管12a的栅极被连接到内部输入端子 TXl。
要注意，内部输入端子TXO接收将要发送的信号。在以下的描述中，将要发送的信号也被称为是发送信号。另外，内部输入端子TXl接收与提供到内部输入端子TXO的发送信号具有相同的相位以及具有与将要发送的信号的幅度的1/2的幅度的信号。在以下的描述中，提供到内部输入端子TXl的信号被称为抵消信号。另外，由电流源10所生成的电流Ib和MOS晶体管Ila的大小被设置，使得MOS晶体管Ila的跨导^11等于1/Z。通过以这种方式设置电流Ib和MOS晶体管Ila的大小，可以实现外部输入/输出端子IO和传输线13的阻抗匹配。另外，MOS晶体管12a的大小被设置，使得MOS晶体管12a的跨导gm等于MOS晶体管Ila的跨导gm。当将要发送的信号被提供到内部输入端子TXO时，将要发送的信号由MOS晶体管 Ila同相放大，并且，从MOS晶体管Ila的源极输出到外部输入/输出端子10。另外，该将要发送的信号被由MOS晶体管Ila反相放大，MOS晶体管Ila的漏极输出到内部输出端子 RX。在另一方面，当抵消信号被提供到内部输入端子TXl时，该抵消信号被MOS晶体管1 同相放大，并且，从MOS晶体管12a的源极输出到内部输出端子RX。被MOS晶体管12a同相放大并从MOS晶体管12a的源极输出到内部输出端子RX的抵消信号抵消由MOS晶体管 Ila反相放大并从MOS晶体管Ila的漏极输出到内部输出端子RX的发送信号。因此，可以防止电流流出至内部输出端子RX。在另一方面，来自外部输入/输出端子IO的接收信号由具有接地基极的MOS晶体管Ila的源极阻抗Z所终止。该接收信号由MOS晶体管Ila同相放大，并且，被从MOS晶体管Ila的漏极输出到内部输出端子RX。通过这种方式，在电流通过其从电源流至地的电流路径上，对于来自外部输入/ 输出端子IO的接收信号，MOS晶体管Ila用作放大电路，其栅极在针对接收信号的第一阶段连接到地。另外，对于来自内部输入端子TXO的发送信号，MOS晶体管Ila用作设置在最后阶段的源极跟随器放大电路，其作为用于将信号输出到外部输入/输出端子IO的放大电路。在另一方面，MOS晶体管1 用作用于抵消从内部输入端子TXO潜行到内部输出端子RX的信号的源极跟随器放大电路。以上描述已经说明了根据实施例的用作利用MOS晶体管的全双工传输电路的第一配置的基于MOS晶体管的基础配置。2-1-2 第二配置(利用双极型晶体管的基础配置)接下来，通过参照图2来说明利用双极型晶体管的基础配置。如在图中所示，在利用双极型晶体管的基础配置中，根据实施例，全双工传输电路被配置为利用双极型晶体管。 在以下的描述中，在某些情形中，在图2中所示的电路配置被称为第二配置。如在图2中所示，具有第二配置的全双工传输电路被配置为利用电流源10、双极型晶体管lib和12b、内部输入端子TXO和TX1、内部输出端子RX，以及外部输入/输出端子 10。另外，外部输入/输出端子IO被连接到具有特性阻抗Z的传输线13。双极型晶体管lib的射极被连接到电流源10和外部输入/输出端子10，而双极型晶体管lib的基极被连接到内部输入端子TXO。在另一方面，双极型晶体管lib的集电极被连接到双极型晶体管12b的射极和内部输出端子RX。那就是说，双极型晶体管12b的射极被连接到双极型晶体管lib的集电极和内部输出端子RX。另外，双极型晶体管12b的基极
27被连接到内部输入端子TXl。要注意，内部输入端子TXO接收将要发送的信号。另外，内部输入端子TXl接收具有与提供到内部输入端子TXO的发送信号相同的相位和等于将要发送的信号的幅度的1/2 的幅度的信号。在以下的描述中，提供到内部输入端子TXl的信号被称为抵消信号。另外，由电流源10所生成的电流Ibq被设置，使得双极型晶体管lib的射极电阻re 等于Z。通过以这种方式设置电流IB0，可以实现外部输入/输出端子IO和传输线13的阻抗匹配。当将要发送的信号被提供到内部输入端子TXO时，将要发送的信号被双极型晶体管lib同相放大，并且，从双极型晶体管lib的射极输出到外部输入/输出端子10。另外， 该将要发送的信号被双极型晶体管lib反相放大，从双极型晶体管lib的集电极输出到内部输出端子RX。在另一方面，当抵消信号被提供到内部输入端子TXl时，抵消信号被双极型晶体管12b同相放大，并且，从双极型晶体管12b的射极输出到内部输出端子RX。被双极型晶体管12b同相放大并且从双极型晶体管12b的射极输出到内部输出端子RX的抵消信号抵消被双极型晶体管lib反相放大并从双极型晶体管lib的集电极输出到内部输出端子 RX的发送信号。因此，可以防止电流流出至内部输出端子RX。在另一方面，来自外部输入/输出端子IO的接收信号被具有接地基极的双极型晶体管lib的射极阻抗Z终止。该接收信号被双极型晶体管lib同相放大，并且，从双极型晶体管lib的集电极输出到内部输出端子RX。通过这种方式，在电流通过其从电源流至地的电流路径上，对于来自外部输入/ 输出端子IO的接收信号，双极型晶体管lib用作其基极在接收信号的第一阶段被连接到地的放大电路。另外，对于来自内部输入端子TXO的发送信号，双极型晶体管lib用作被设置在最后阶段的射极跟随器放大电路，作为用于将信号输出到外部输入/输出端子IO的放大电路。在另一方面，双极型晶体管12b用作用于抵消从内部输入端子TXO潜行到内部输出端子RX的信号的射极跟随器放大电路。以上描述已经说明了根据实施例的用作利用双极型晶体管的全双工传输电路的第二配置的基于双极型晶体管的基础配置。2-1-3 第三配置(利用MOS晶体管的基础配置的差分实现)接下来，通过参照图3来说明利用MOS晶体管的基础配置的基于差分信号的实现。 如在图中所示，在利用MOS晶体管的基础配置的基于差分信号的实现中，根据实施例，全双工传输电路被配置为利用MOS晶体管。在以下的描述中，在某些情形中，在图3中所示的电路配置被称为第三配置。要注意，第三配置是通过修改第一配置以便允许对差分信号传输的应用而获得的。如在图3中所示，具有第三配置的全双工传输电路被配置为利用电流源20和23， MOS晶体管21a、22a、Ma和25a、内部输入端子TX0、TX1、TX0X和ΤΧ1Χ、内部输出端子RX和 RXX,以及外部输入/输出端子IO和Ι0Χ。另外，外部输入/输出端子IO和IOX被分别连接到各自具有特性阻抗Z的传输线沈和27。MOS晶体管21a的源极被连接到电流源20和外部输入/输出端子10，而MOS晶体管21a的栅极被连接到内部输入端子ΤΧ0。在另一方面，MOS晶体管21a的漏极被连接到 MOS晶体管22a的源极和内部输出端子RX。那就是说，MOS晶体管2 的源极被连接到MOS晶体管21a的漏极和内部输出端子RX。另外，MOS晶体管22a的栅极被连接到内部输入端子 TX1。另外，MOS晶体管Ma的源极被连接到电流源23和外部输入/输出端子Ι0Χ，而 MOS晶体管Ma的栅极被连接到内部输入端子ΤΧ0Χ。在另一方面，MOS晶体管Ma的漏极被连接到MOS晶体管25a的源极和内部输出端子RXX。那就是说，MOS晶体管25a的源极被连接到MOS晶体管2 的漏极和内部输出端子RXX。另外，MOS晶体管2 的栅极被连接到内部输入端子TX1X。要注意，内部输入端子TXO接收第一差分信号。另外，内部输入端子TXl接收具有与提供到内部输入端子TXO的第一差分信号相同的相位和等于第一差分信号的幅度的1/2 的幅度的信号。在以下的描述中，提供到内部输入端子TXl的信号被称为抵消信号。同样地，内部输入端子TXOX接收与第一差分信号一起形成信号对的第二差分信号。另外，内部输入端子TXlX接收具有与提供到内部输入端子TXOX的第二差分信号相同的相位和等于第二差分信号的幅度的1/2的幅度的信号。在以下的描述中，提供到内部输入端子TXlX的信号还被称为是抵消信号。另外，由电流源20和23所生成的电流Ib以及MOS晶体管21a和2 的大小被设置，使得MOS晶体管21a和Ma的跨导gm等于1/Z。另外，MOS晶体管2 和25a的大小被设置，使得MOS晶体管2 和25a的跨导gm等于MOS晶体管21a和Ma的跨导gm。以上的描述已经说明了根据实施例的用作利用MOS晶体管的全双工传输电路的第三配置的基于MOS晶体管的差分配置。2-1-4 第四配置(利用双极型晶体管的基础配置的差分实现)接下来，通过参照图4说明利用双极型晶体管的基础配置的基于差分信号的实现。如在图中所示，在利用双极型晶体管的基础配置的基于差分信号的实现中，根据实施例，全双工传输电路被配置为利用双极型晶体管。在以下的描述中，在某些情形中，在图4 中所示的电路配置被称为第四配置。要注意，第四配置是通过修改第二配置以便允许对差分信号传输的应用所获得的。如在图4中所示，具有第四配置的全双工传输电路被配置为利用电流源20和23、 双极型晶体管21b、22b、24b和25b、内部输入端子TX0、TX1、TX0X和ΤΧ1Χ、内部输出端子RX 和RXX，以及外部输入/输出端子IO和Ι0Χ。另外，外部输入/输出端子IO和IOX被分别连接到各自具有特性阻抗Z的传输线沈和27。 双极型晶体管21b的射极被连接到电流源20和外部输入/输出端子10，而双极型晶体管21b的基极被连接到内部输入端子TXO。在另一方面，双极型晶体管21b的集电极被连接到双极型晶体管22b的射极和内部输出端子RX。双极型晶体管22b的射极还被连接到双极型晶体管21b的集电极和内部输出端子RX。另外，双极型晶体管22b的基极被连接到内部输入端子TXl。 另外，双极型晶体管24b的射极被连接到电流源23和外部输入/输出端子Ι0Χ，而双极型晶体管Mb的基极被连接到内部输入端子ΤΧ0Χ。在另一方面，双极型晶体管Mb的集电极被连接到双极型晶体管25b的射极和内部输出端子RXX。那就是说，双极型晶体管 25b的射极被连接到双极型晶体管24b的集电极和内部输出端子RXX。另外，双极型晶体管 25b的基极被连接到内部输入端子TX1X。
要注意，内部输入端子TXO接收第一差分信号。另外，内部输入端子TXl接收具有与提供到内部输入端子TXO的第一差分信号相同的相位和等于第一差分信号的幅度的1/2 的幅度的信号。在以下的描述中，提供到内部输入端子TXl的信号被称为抵消信号。同样地，内部输入端子TXOX接收与第一差分信号一起形成信号对的第二差分信号。另外，内部输入端子TXlX接收具有与提供到内部输入端子TXOX的第二差分信号相同的相位和等于第二差分信号的幅度的1/2的幅度的信号。在以下的描述中，提供到内部输入端子TXlX的信号也被称为抵消信号。另外，由电流源20所生成的电流Ibq被设置，使得双极型晶体管21b的射极电阻re 等于ζ。同样地，由电流源23所生成的电流Ibci被设置，使得双极型晶体管24b的射极电阻 re等于Z。通过以这种方式设置由电流源20所生成的电流Ibci，可以实现外部输入/输出端子IO和传输线沈的阻抗匹配。同样地，通过以这种方式设置由电流源23所生成的电流 Ibq，可以实现外部输入/输出端子IOX和传输线27的阻抗匹配。以上的描述已经说明了根据实施例的用作利用双极型晶体管的全双工传输电路的第四配置的基于双极型晶体管的差分配置。2-1-5 第五配置(利用MOS晶体管的典型修改)接下来，通过参照图5说明根据实施例的利用MOS晶体管的典型修改。如在图中所示，在利用MOS晶体管的典型修改中，根据实施例，全双工传输电路被配置为利用MOS晶体管。在以下描述中，在某些情形中，在图5中所示的电路配置被称为第五配置。如在图5中所示，具有第五配置的全双工传输电路被配置为利用电流源30和33、 MOS晶体管31a和32a、内部输入端子TXO和TX1、内部输出端子RX，以及外部输入/输出端子10。另外，外部输入/输出端子IO被连接到具有特性阻抗X的传输线34。MOS晶体管31a的源极被连接到电流源30和外部输入/输出端子10，而MOS晶体管31a的栅极被连接到内部输入端子ΤΧ0。在另一方面，MOS晶体管31a的漏极被连接到 MOS晶体管32a的源极、电流源33和内部输出端子RX。那就是说，MOS晶体管32a的源极被连接到MOS晶体管31a的漏极、电流源33和内部输出端子RX。另外，MOS晶体管32a的栅极被连接到内部输入端子TXl。要注意，内部输入端子TXO接收将要发送的信号。另外，内部输入端子TXl接收相位与提供到内部输入端子TXO的发送信号相同、偏置点(bias point)不同于将要发送的信号的偏置点并且幅度等于将要发送的信号的幅度的G/2倍的信号。在以下的描述中，提供到内部输入端子TXl的信号被称为抵消信号。另外，由电流源30所生成的电流Ibq和MOS晶体管31a的大小被设置，使得MOS晶体管31a的跨导等于1/Z。通过以这种方式设置电流Ibci和MOS晶体管31a的大小，可以实现外部输入/输出端子IO和传输线34的阻抗匹配。同样地，由电流源33所生成的电流Ibi和MOS晶体管3 的大小被设置，使得MOS晶体管3 的跨导^111等于MOS晶体管31a 的跨导的1/G倍，其中，G是近似满足关系1 < G < 4的数。当将要发送的信号被提供到内部输入端子TXO时，将要发送的信号被MOS晶体管 31a同相放大，并且，从MOS晶体管31a的源极输出到外部输入/输出端子10。另外，将要发送的信号被MOS晶体管31a反相放大，从MOS晶体管31a的漏极输出到内部输出端子RX。 在另一方面，当抵消信号被提供到内部输入端子TXl时，抵消信号被MOS晶体管32a同相放大，并且，从MOS晶体管32a的源极输出到内部输出端子RX。被MOS晶体管32a同相放大并且从MOS晶体管32a的源极输出到内部输出端子RX的抵消信号抵消被MOS晶体管31a反相放大并从MOS晶体管31a的漏极输出到内部输出端子RX的发送信号。因此，可以防止电流流出至内部输出端子RX。
在另一方面，来自外部输入/输出端子IO的接收信号被具有接地基极的MOS晶体管31a的源极阻抗Z所终止。该接收信号被MOS晶体管31a同相放大，并且，从MOS晶体管 31a的漏极输出到内部输出端子RX。
以上描述已经说明了根据实施例的用作利用MOS晶体管的全双工传输电路的第五配置的典型的基于MOS晶体管的修改。
2-1-6 :第六配置(利用双极型晶体管的典型修改)
接下来，通过参照图6说明利用双极型晶体管的典型修改。如在图中所示，在利用双极型晶体管的典型修改中，根据实施例，全双工传输电路被配置为利用双极型晶体管。在以下描述中，在某些情形中，在图6中所示的电路配置被称为第六配置。
如在图6中所示，具有第六配置的全双工传输电路被配置为利用电流源30和33、 双极型晶体管31b和32b、内部输入端子TXO和TX1、内部输出端子RX，以及外部输入/输出端子10。另外，外部输入/输出端子IO被连接到具有特性阻抗Z的传输线34。
双极型晶体管31b的射极被连接到电流源30和外部输入/输出端子10，而双极型晶体管31b的基极被连接到内部输入端子TXO。在另一方面，双极型晶体管31b的集电极被连接到双极型晶体管32b的射极、电流源33和内部输出端子RX。那就是说，双极型晶体管 32b的射极被连接到双极型晶体管31b的集电极、电流源33和内部输出端子RX。另外，双极型晶体管32b的基极被连接到内部输入端子TX1。
要注意，内部输入端子TXO接收将要发送的信号。另外，内部输入端子TXl接收与提供到内部输入端子TXO的发送信号相同的相位和等于将要发送的信号的幅度的G/2倍的幅度的信号。在以下的描述中，提供到内部输入端子TXl的信号被称为抵消信号。
另外，由电流源30所生成的电流Ibci被设置，使得双极型晶体管的射极电阻re0等于Z。通过以这种方式设置电流Ib。，可以实现外部输入/输出端子IO和传输线34的阻抗匹配。另外，由电流源33所生成的电流Ibi被设置，使得双极型晶体管32b的射极电阻r6l 等于双极型晶体管31b的射极电阻的G倍，其中，G是近似满足关系I < G < 4的数。
当将要发送的信号被提供到内部输入端子TXO时，将要发送的信号被双极型晶体管31b同相放大，并且，从双极型晶体管31b的射极输出到外部输入/输出端子10。另外， 该将要发送的信号被双极型晶体管31b反相放大，从双极型晶体管31b的集电极输出到内部输出端子RX。当抵消信号被提供到内部输入端子TXl时，抵消信号还被双极型晶体管32b 同相放大，并且，从双极型晶体管32b的射极输出到内部输出端子RX。被双极型晶体管32b 同相放大并从双极型晶体管32b的射极输出到内部输出端子RX的抵消信号抵消被双极型晶体管31b反相放大并从双极型晶体管31b的集电极输出到内部输出端子RX的发送信号。 因此，可以防止电流流出至内部输出端子RX。
在另一方面，来自外部输入/输出端子IO的接收信号被具有接地基极的双极型晶体管31b的射极阻抗Z所终止。该接收信号被双极型晶体管31b同相放大，并且，从双极型晶体管31b的集电极输出到内部输出端子RX。
以上描述已经说明了根据实施例的用作利用双极型晶体管的全双工传输电路的第六配置的典型的基于双极型晶体管的修改。
2-1-7 :第七配置(利用MOS晶体管的典型修改的差分配置)
接下来，通过参照图7说明利用MOS晶体管的典型修改的差分配置。如在图中所示，在利用MOS晶体管的典型修改的差分配置中，根据实施例，全双工传输电路被配置为利用MOS晶体管。在以下描述中，在某些情形中，在图7中所示的电路配置被称为第七配置。 要注意，第七配置是通过修改第五配置以便允许对差分信号传输的应用所获得的。
如在图7中所示，具有第七配置的全双工传输电路被配置为利用电流源40、43、45 和48、MOS晶体管41a、42a、46a和47a、内部输入端子TXO、TXU TXOX和TX1X、内部输出端子RX和RXX，以及外部输入/输出端子IO和I0X。另外，外部输入/输出端子IO和IOX被分别连接到各自都具有特性阻抗Z的传输线44和49。
MOS晶体管41a的源极被连接到电流源40和外部输入/输出终端10，而MOS晶体管41a的栅极被连接到内部输入端子TX0。在另一方面，MOS晶体管41a的漏极被连接到 MOS晶体管42a的源极、电流源43和内部输出端子RX。那就是说，MOS晶体管42a的源极被连接到MOS晶体管41a的漏极、电流源43和内部输出端子RX。另外，MOS晶体管42a的栅极被连接到内部输入端子TXl。
另外，MOS晶体管46a的源极被连接到电流源45和外部输入/输出端子I0X，而 MOS晶体管46a的栅极被连接到内部输入端子TX0X。在另一方面，MOS晶体管46a的漏极被连接到MOS晶体管47a的源极、电流源48和内部输出端子RXX。那就是说，MOS晶体管47a 的源极被连接到MOS晶体管46a的漏极、电流源48和内部输出端子RXX。另外，MOS晶体管 47a的栅极被连接到内部输入端子TX1X。
要注意，内部输入端子TXO接收第一差分信号。另外，内部输入端子TXl接收具有与提供到内部输入端子TXO相同的相位和等于第一差分信号的幅度的G/2倍的幅度的信号。在以下的描述中，提供到内部输入端子TXl的信号被称为抵消信号。同样地，内部输入端子TXOX接收与第一差分信号一起形成信号对的第二差分信号。另外，内部输入端子TXlX 接收具有与提供到内部输入端子TXOX的第二差分信号相同的相位和等于第二差分信号的幅度的G/2倍的幅度的信号。在以下描述中，提供到内部输入端子TXlX的信号也被称为抵消信号。
另外，由电流源40和45所生成的电流Ibq以及MOS晶体管41a和46a的大小被设置，使得MOS晶体管41a和46a的跨导gm等于1/Z。通过以这种方式设置电流Ibci和MOS晶体管41a和46a的大小，可以实现外部输入/输出端子IO和传输线44的阻抗匹配以及外部输入/输出端子IOX和传输线49的阻抗匹配。另外，由电流源43和48所生成的电流Ibi 以及MOS晶体管42a和47a的大小被设置，使得MOS晶体管42a和47a的跨导gml等于MOS 晶体管41a和46a的跨导gm(l的1/G倍，其中，G是近似满足关系I < G < 4的数。
以上描述已经说明了根据实施例的用作利用MOS晶体管的全双工传输电路的第七配置的具有基于MOS晶体管的差分配置的典型修改。
2-1-8 :第八配置(利用双极型晶体管的典型修改的差分配置)
接下来，通过参照图8说明利用双极型晶体管的典型修改的差分配置。如在图中所示，在利用双极型晶体管的典型修改的差分配置中，根据实施例，全双工传输电路被配置为利用双极型晶体管。在以下描述中，在某些情形中，在图8中所示的电路配置被称为第八配置。要注意，第八配置是通过修改第六配置以便允许对差分信号传输的应用所获得的。
如在图8中所示，具有第八配置的全双工传输电路被配置为利用电流源40、43、45 和48、双极型晶体管41b、42b、46b和47b、内部输入端子TXO、TXU TXOX和TX1X、内部输出端子RX和RXX，以及外部输入/输出端子IO和I0X。另外，外部输入/输出端子IO和IOX 被分别连接到各自都具有特性阻抗Z的传输线44和49。
双极型晶体管41b的射极被连接到电流源40和外部输入/输出端子10，而双极型晶体管41b的基极被连接到内部输入端子TXO。在另一方面，双极型晶体管41b的集电极被连接到双极型晶体管42b的射极、电流源43和内部输出端子RX。那就是说，双极型晶体管 42b的射极被连接到双极型晶体管41b的集电极、电流源43和内部输出端子RX。另外，双极型晶体管42b的基极被连接到内部输入端子TX1。
另外，双极型晶体管46b的射极被连接到电流源45和外部输入/输出端子I0X,而双极型晶体管46b的基极被连接到内部输入端子TX0X。另外，双极型晶体管46b的集电极被连接到双极型晶体管47b的射极、电流源48和内部输出端子RXX。那就是说，双极型晶体管47b的射极被连接到双极型晶体管46b的集电极、电流源48和内部输出端子RXX。另外，双极型晶体管47b的基极被连接到内部输入端子TX1X。
要注意，内部输入端子TXO接收第一差分信号。另外，内部输入端子TXl接收具有与提供到内部输入端子TXO的第一差分信号相同的相位和等于第一差分信号的幅度的G/2 倍的幅度的信号。在以下描述中，提供到内部输入端子TXl的信号被称为抵消信号。同样地，内部输入端子TXOX接收与第一差分信号一起形成信号对的第二差分信号。另外，内部输入端子TXlX接收具有与提供到内部输入端子TXOX的第二差分信号相同的相位和等于第二差分信号的幅度的G/2倍的幅度的信号。在以下描述中，提供到内部输入端子TXlX的信号也被称为抵消信号。
另外，由电流源40所生成的电流Ibci被设置，使得双极型晶体管41b的射极电阻reQ 等于Z。同样地，由电流源45所生成的电流Ibq被设置，使得双极型晶体管46b的射极电阻 re0等于Z。通过以这种方式设置由电流源40所生成的电流Ib。，可以实现外部输入/输出端子IO和传输线44的阻抗匹配。同样地，通过以这种方式设置由电流源45所生成的电流 Ibq，可以实现外部输入/输出端子IOX和传输线49的阻抗匹配。另外，由电流源43所生成的电流Ibi被设置，使得双极型晶体管42b的射极电阻rel等于双极型晶体管41b的射极电阻re(l的G倍，其中，G是近似满足关系I < G < 4的数。同样地，由电流源48所生成的电流Ibi被设置，使得双极型晶体管47b的射极电阻rel等于双极型晶体管46b的射极电阻re0 的G倍。
以上描述已经说明了根据实施例的具有用作利用双极型晶体管的全双工传输电流的第八配置的基于双极型晶体管的差分配置的典型修改。
至此说给出的描述已经阐明了根据本公开的实施例的全双工传输电路的配置。
在上述配置中，从电源流向地的偏置电流被用于实现信号发送缓冲器、信号接收缓冲器和混合电路的所有功能。因此，可以以大约等同于半双工传输电路的功率消耗实现所有双工数据传输。
具体地，如在图5至图8中所示，为了避免将要发送的信号潜行至内部输出端子RX，额外的电流源被以与晶体管并联的方式设置，以便允许流经晶体管的电流的大小可被调整。然后，通过调整该电流的大小，MOS晶体管的源极电阻(或双极型晶体管的射极电阻) 可被设置为大于传输线的特性阻抗Z的值。另外，由于跨阻抗(transimpedance)放大器的电压增益还可被设置为不小于I的值，因此，可提高信号接收缓冲器的第一阶段电路的电压增益。另外，从图3、图4、图7和图8显见，基于差分信号的实现可被轻松构造。
2-2 :全双工传输电路的操作
接下来，以下说明由根据上述实施例的全双工传输电路所实施的操作。要注意，在该情形中，由全双工传输电路所实施的操作时通过将第一配置和第五配置作为示例来描述其操作而说明的。省略了对由其他配置所实施的操作的描述。
2-2-1 :第一配置(基础配置)的操作
首先，通过参照图12至图14说明由具有第一配置的全双工传输电路所实施的操作。要注意，虽然在图12至图14中所使用的每个参考标号和每个符号可能不同于图I中所使用的参考标号和符号，但是，在图12至图14中所示的电路配置是与在图I中所示的电路配置相同的。
由电流源410所生成的偏置电流Ib的大小被设置，使得MOS晶体管411的跨导等于1/Z。因此，MOS晶体管411的源极电阻等于Z。在另一方面，理想化地，电流源410的输出阻抗是无限大。结果，外部输入/输出端子IO可被置于与传输线413的特性阻抗Z相匹配的状态中。
当如图12中所示发送电压信号VTXO被从内部输入端子TXO提供时，发送电压信号VTXO被施加到包括具有源极电阻Z的MOS晶体管411和具有特性阻抗Z的传输线413 的串联电路以作为从基于电阻的分压(即，以1/2的电压增益进行放大)所导致的信号出现在外部输入/输出端子IO处。那就4是说，具有VI0( = VTX0/2)的大小的电压信号VIO 是从外部输入/输出端子IO输出的。在那时，出现在MOS晶体管411的栅极和源极之间的电压改变以下数量VTX0-VI0 = VTX0/2。因此，出现在MOS晶体管411的栅极和漏极之间的电压的变化导致流经MOS晶体管411的漏极的电流变化gm*VTX0/2。
另外，该流经MOS晶体管411的漏极的电流变化自动使流经MOS晶体管412的源极的电流发生变化，并且，流经MOS晶体管412的源极的电流的变化导致出现在MOS晶体管 412的栅极和源极之间的电压改变以下数量VTX0/2( = gm*VTX0/2/gm)。如果出现在内部输入端子TXl处的电压被假定为保持在如图12中所示的恒定电平处的电压，则在MOS晶体管412的栅极和源极之间所出现的电压的变化原样表现为在内部输出端子RX处的输出。那就是说，从内部输入端子TXO所提供的发送电压信号VTXO的分量不合期望地潜入到内部输出端子RX。
但是，如在图13中所示，抵消信号作为VTX1( = VTX0/2)的AC分量被提供到内部输入端子TX1。因此，可以抵消出现在MOS晶体管412的栅极和源极之间的电压的变化。那就是说，通过将抵消信号提供给内部输入端子TX1，可以防止发送电压信号VTXO的分量不合期望地潜入内部输出端子RX。
顺便提及，如在图14中所示，当电压信号VIO被由外部输入/输出端子IO从传输线413接收时，内部输入端子TXO和TXl可被看作是AC地。因此，如果外部输入/输出端子IO和内部输出端子RX被分别理解为输入端子和输出端子，则在图14中所示的全双工传输电路可被看作为跨阻抗放大器。在该情形中，由于放大器具有l/gm( = Z)的输入电阻和 l/gffl( = Z)的输出电阻，因此，电压增益是I。
以上描述已经说明了由具有第一配置的全双工传输电路所实施的操作。
2-2-2 :第五配置(典型修改)的操作
接下来，通过参照图15至图17说明有具有第五配置的全双工传输电路所实施的操作。要注意，虽然在图15至图17中所使用的每个参考标号和每个符号可能不同于图5 中所使用的参考标号和符号，但是，在图15至图17中所示的电路配置是与在图5中所示的电路配置相同的。
由电流源510所生成的偏置电流Ib的大小被设置，使得MOS晶体管511的跨导等于1/Z。因此，MOS晶体管511的源极电阻等于Z。在另一方面，理想化地，电流源510的输出阻抗是无限大。结果，外部输入/输出端子IO可被置于与传输线514的特性阻抗Z相匹配的状态中。
另外，由电流源513所生成的偏置电流的大小被设置为Ib/G，使得MOS晶体管512 的跨导gm等于1/Z/G。在以下描述中，为了简单，假定G = 2。如果忽略衬底偏置效应等， 在将流经电流源513的偏置电流设置为Ib/2的情况下，通过将MOS晶体管512的栅极宽度设置为MOS晶体管511的栅极宽度的1/2，MOS晶体管512的跨导gm可被设置为1/(2*Z)， 即，gm = 1/(2*Z)。
当如在图15中所示发送电压信号VTXO被从内部输入端子TXO提供时，发送电压信号VTXO被施加到包括具有源极电阻Z的MOS晶体管511和具有特性阻抗Z的传输线514 的串联电路以作为从基于电阻的分压(即，以1/2的电压增益进行放大)所导致的信号出现在外部输入/输出端子IO处。那就是说，具有VI0( = VTX0/2)的大小的电压信号VIO 是从外部输入/输出端子IO输出的。在那时，出现在MOS晶体管511的栅极和源极之间的电压改变以下数量VTX0-VI0 = VTX0/2。因此，出现在MOS晶体管511的栅极和源极之间的电压的变化导致流经MOS晶体管511的漏极的电流变化gm*VTX0/2。
另外，该流经MOS晶体管511的漏极的电流的变化自动使流经MOS晶体管512的源极的电流发生变化，并且，流经MOS晶体管512的源极的电流的变化导致出现在MOS晶体管512的栅极和源极之间的电压改变以下数量VTX0( = gm*VTX0/2/(gm/2))。如果出现在内部输入端子VTXl处的电压被假定为保持在如图15中所示的恒定电平处的电压，则在MOS 晶体管512的栅极和源极之间所出现的电压的变化原样表现为内部输出端子RX处的输出。 那就是说，从内部输入端子TXO所提供的发送电压信号VTXO的分量不合期望地潜入到内部输出端子RX。
但是，如在图16中所示，抵消信号作为VTX1( = VTX0)的AC分量被提供到内部输入端子TX1。因此，可以抵消出现在MOS晶体管512的栅极和源极之间的电压的变化。那就是说，通过将抵消信号提供给内部输入端子TX1，可以防止发送电压信号VTXO的分量不合期望地潜入内部输出端子RX。
顺便提及，如在图17中所示，当电压信号VIO被由外部输入/输出端子IO从传输线514接收时，内部输入端子TXO和TXl可被看作是AC地。因此，如果外部输入/输出端子IO和内部输出端子RX被分别理解为输入端子和输出端子，则在图15至图17中所示的全双工传输电路可被看作为跨阻抗放大器。在该情形中，由于放大器具有l/gm( = Z)的输入电阻和2/gm( = 2*Z)的输出电阻，因此，电压增益是2。
以上描述已经说明了由具有第五配置的全双工传输电路所实施的操作。
2-3 :装置内部传输的典型应用
接下来，以下描述说明为其中上述全双工传输电路被应用到电子装置内的信号传输的情形所提供的一些典型配置。要注意，在这些典型配置中，通过将全双工传输电路应用到电子装置内的信号传输，通常，可以在电子装置内实施信号传输，以便将来自包括在第一处理模块中的处理部件的图像数据发送到由传输线连接到第一处理模块的第二处理模块， 并且，以便基于包括在第二处理模块中的显示部件上的图像数据来显示图像。另外，这种配置还允许被输入到在第二处理模块中所利用的输入部件的数据在电子装置内的信号传输中被发送到第一处理模块的处理部件。输入部件的典型示例是开关。显然，稍后描述的技术可被采用，以用于在电子装置内实施信号传输，从而将数据从处理模块发送到另一处理模块。
2-3-1 :第一配置(基础配置)的典型应用
图18是将被在以下对根据实施例的在各自包括利用MOS晶体管的基础配置的单端(非差分)全双工传输电路之间实施双工数据传输的电子装置的配置的描述中参照的说明性不图。如在图18中所不，电子装置利用两个全双工传输设备，即，全双工传输设备600 和601。全双工传输设备600和601通过传输线602彼此相连接。
从全双工传输设备600的端子TXXinci所接收的信号被从全双工传输设备601的端子RXain输出。在另一方面，从全双工传输设备601的端子TXXini所接收的信号被从全双工传输设备600的端子RXotito输出。全双工传输设备600包括具有第一配置的全双工电路 603，而全双工传输设备601包括具有第一配置的全双工传输电路604。要注意，在该情形中，在全双工传输电路603和604中的每一个中的信号接收缓冲器的电压增益是I。
在图18中所示的全双工传输设备600的配置被设计，使得电阻Rutl可被调制。因此，该配置可被校准以最小化从端子TXX■潜入到端子RXottci的信号的大小。同样地，在图 18中所示的全双工传输设备601的配置被设计，使得电阻Rlai也可被调整。因此，该配置可被校准以最小化从端子TXXini潜入到端子RXotti的信号的大小。通过将包括具有第一配置的全双工传输电路603的全双工传输设备600和包括具有第一配置的全双工传输电路604 的全双工传输设备601应用到上述电子装置，信号全双工传输可在电子装置中被实施。
以上描述已经说明了将用作第一配置的基础配置应用到电子装置的典型应用。
2-3-2 :第五配置(典型修改)的典型应用
图19是将被在以下对根据实施例的在各自包括利用MOS晶体管的典型修改的单端全双工传输电路之间实施双工数据传输的电子装置的配置的描述中参照的说明性示图。 如在图19中所不，电子装置利用两个全双工传输设备，即，全双工传输设备610和611。全双工传输设备610和611通过传输线612彼此相连接。
从全双工传输设备610的端子TXXinci接收的信号被从全双工传输设备611的端子 RXain输出。在另一方面，从全双工传输设备611的端子TXXini接收的信号被从全双工传输设备610的端子RXouto输出。全双工传输设备610包括具有第五配置的全双工传输电路613, 而全双工传输设备611包括具有第五配置的全双工传输电路614。要注意，在该情形中，在全双工传输电路613和614中的每一个中的信号接收缓冲器的电压增益是2。
在图19中所示的全双工传输设备610的配置被设计，使得由利用在全双工传输电路613中的电流源所生成的电流Ib/2的大小可被调整。因此，配置可被校准以最小化从端子TXXinci潜入到端子RXotito的信号的大小。同样地，在图19中所示的全双工传输设备611 的配置可被设计，使得由全双工传输电路614中所利用的电流源所生成的电流Ib/2的大小可被调整。因此，该配置可被校准以最小化从端子TXXini潜入到端子RXOTT1_的信号的大小。 通过将包括具有第五配置的全双工传输电路613的全双工传输设备610和包括具有第五配置的全双工传输电路614的全双工传输设备611应用到上述电子装置，信号全双工传输可被在该电子装置中实施。
以上描述已经说明了将用作第五配置的典型修改应用到电子装置的典型应用。
2-3-3 :第三配置的典型应用(基础配置的差分实现)
图20是将被在以下对根据实施例的在各自具有利用MOS晶体管的的基础配置的基于差分信号的实现的全双工传输电路之间实施双工数据传输的电子装置的配置的描述中参照的说明性示图。如在图20中所示，电子装置利用两个全双工传输设备，即，全双工传输设备700和701。全双工传输设备700和701通过两个传输线702彼此相连接。
从全双工传输设备700的端子TXinci和TXXinci所接收的差分信号被从全双工传输设备701的端子RXotti和RXXotiti输出。在另一方面，从全双工传输设备701的端子TXini和 TXXini所接收的差分信号被从全双工传输设备700的端子RXotto和RXXotito输出。全双工传输设备700包括具有第三配置的全双工传输电路703，而全双工传输设备701包括具有第三配置的全双工传输电路704。要注意，在该情形中，在全双工传输电路703和704中的每一个中的信号接收缓冲器的电压增益是I。
在图20中所示的全双工传输设备700的配置被设计，使得电阻Rutl可被调整。因此，该配置可被校准以最小化从端子TXinci和TXXinci潜入到端子RXotito和RXXotito的信号的大小。同样地，在图20中所示的全双工传输设备701的配置被设计，使得电阻器Rlai也可被调整。因此，该配置可被校准以最小化从端子TXini和TXXini潜入到端子RXain和RXXtjun的信号的大小。通过将包括具有第三配置的全双工传输电路703的全双工传输设备700和包括具有第三配置的全双工传输电路704的全双工传输设备701应用到上述电子装置，信号全双工传输可被在该电子装置中实施。
以上描述已经说明了将实现用作第三配置的基础配置的基于差分信号的实现应用到电子装置的典型应用。
2-3-4 :第七配置的典型应用(典型修改的差分实现)
图21是将被在以下对根据实施例的在各自包括利用MOS晶体管的典型修改的基于差分信号的实现的全双工传输电路之间实施双工数据传输的电子装置的配置的描述中参照的说明性示图。如在图21中所示，电子装置利用两个全双工传输设备，即，全双工传输设备710和711。全双工传输设备710和711通过两个传输线712彼此相连接。
从全双工传输设备710的端子TXinci和TXXinci所接收的差分信号被从全双工传输设备711的端子RXotti和RXXotiti输出。在另一方面，从全双工传输设备711的端子TXini和 TXXini所接收的差分信号被从全双工传输设备710的端子RXotto和RXXotito输出。全双工传输设备710包括具有第七配置的全双工传输电路713，而全双工传输设备711包括具有第七配置的全双工传输电路714。要注意，在该情形中，在全双工传输电路713和714的每一个中的信号接收缓冲器的电压增益是2。
在图21中所示的全双工传输设备710的配置被设计，使得由利用在全双工传输电路713中的电流源所生成的电流Ib/2的大小可被调整。因此，配置可被校准以最小化从端子TXinci和TXXinci潜入到端子RXotto和RXXotto的信号的大小。同样地，在图21中所示的全双工传输设备711的配置被设计，使得通过全双工传输电路714中所采用的电流源所生成的电流Ib/2的大小可被调整。因此，配置可被校准以最小化从端子TXini和TXXini潜入到端子 RXoun和RXXotiti的信号的大小。通过将包括具有第七配置的全双工传输电路713的全双工传输设备710和包括具有第七配置的全双工传输电路714的全双工传输设备711应用到上述电子装置，信号全双工传输可被在该电子装置中实施。
以上描述已经说明了将实现用作第七配置的典型修改的差分配置应用到电子装置的典型应用。
3 :结论
迄今为止已经说明了根据实施例的技术。通过应用根据实施例的技术，从电源流向地的偏置电流可被用于信号发送缓冲器、信号接收缓冲器和混合电路的所有功能。结果， 可以以大约等同于半双工传输电路的功率消耗实现双工数据传输。另外，在第五配置和第六配置的情形中，流经晶体管的电流的大小可被调整。然后，通过调整该电流的大小，MOS 晶体管的源极电阻(或双极型晶体管的射极电阻)可被设置为大于传输线的特性阻抗Z的值。例如，跨阻抗放大器的电压增益还可被设置为不小于I的值。结果，信号接收缓冲器的第一阶段电路的电压增益可被提高。另外，由于从图3中所示的第三配置、图4中所示的第四配置、图7中所示的第七配置以及在图8中所示的第八配置很显然，因此，基于差分信号的实现可被轻松构造。
本领域技术人员应当理解，取决于设计要求和其他因素，可发生各种修改、组合、 子组合和变更4，只要它们在所附权利要求或其等同物的范围内即可。
本公开包括与2010年12月24日向日本专利局递交的日本在先专利申请JP 2010-288543公开的内容有关的主题，其全部内容通过引用被结合于此。38
权利要求
1.一种全双工传输电路，包括第一内部输入端子，该第一内部输入端子接收将要发送的信号； 第二内部输入端子，该第二内部输入端子接收幅度等于所述将要发送的信号的幅度的 1/2倍并且相位与所述将要发送的信号的相位相同的信号；外部输入/输出端子，该外部输入/输出端子连接到具有特性阻抗Z的传输线； 内部输出端子，该内部输出端子输出从所述外部输入/输出端子输入的接收信号； 第一金属氧化物半导体晶体管，该第一金属氧化物半导体晶体管的源极连接到电流源和所述外部输入/输出端子，其栅极连接到所述第一内部输入端子，并且其漏极连接到第二金属氧化物半导体晶体管的源极和所述内部输出端子；以及所述第二金属氧化物半导体晶体管，该第二金属氧化物半导体晶体管的源极连接到所述第一金属氧化物半导体晶体管的漏极和所述内部输出端子，并且其栅极连接到所述第二内部输入端子，其中，由所述电流源所生成的电流以及所述第一金属氧化物半导体晶体管和所述第二金属氧化物半导体晶体管的大小被设置，使得所述第一金属氧化物半导体晶体管和所述第二金属氧化物半导体晶体管的跨导变为等于1/Z。
2.一种全双工传输电路，包括第一内部输入端子，该第一内部输入端子接收将要发送的信号； 第二内部输入端子，该第二内部输入端子接收幅度等于所述将要发送的信号的幅度的 1/2倍并且相位与所述将要发送的信号的相位相同的信号；外部输入/输出端子，该外部输入/输出端子连接到具有特性阻抗Z的传输线； 内部输出端子，该内部输出端子输出从所述外部输入/输出端子输入的接收信号； 第一双极型晶体管，该第一双极型晶体管的射极连接到电流源和所述外部输入/输出端子，其基极连接到所述第一内部输入端子，并且其集电极连接到第二双极型晶体管的射极和所述内部输出端子；以及所述第二双极型晶体管，该第二双极型晶体管的射极连接到所述第一双极型晶体管的集电极和所述内部输出端子，并且其基极连接到所述第二内部输入端子，其中，由所述电流源所生成的电流被设置，使得所述第一双极型晶体管的射极的电阻变为等于Z。
3.—种全双工传输电路，包括第一内部输入端子，该第一内部输入端子接收第一差分信号； 第二内部输入端子，该第二内部输入端子接收幅度等于所述第一差分信号的幅度的 1/2倍并且相位与所述第一差分信号的相位相同的信号；第三内部输入端子，该第三内部输入端子接收与所述第一差分信号一起形成信号对的第二差分信号；第四内部输入端子，该第四内部输入端子接收幅度等于所述第二差分信号的幅度的 1/2倍并且相位与所述第二差分信号的相位相同的信号；第一外部输入/输出端子，该第一外部输入/输出端子连接到具有特性阻抗Z的第一传输线；第二外部输入/输出端子，该第二外部输入/输出端子连接到具有特性阻抗Z的第二传输线；第一内部输出端子，该第一内部输出端子输出从所述第一外部输入/输出端子输入的第三差分信号；第二内部输出端子，该第二内部输出端子输出从所述第二外部输入/输出端子输入的第四差分信号，所述第四差分信号与所述第三差分信号一起形成信号对；第一金属氧化物半导体晶体管，该第一金属氧化物半导体晶体管的源极连接到第一电流源和所述第一外部输入/输出端子，其栅极连接到所述第一内部输入端子，并且其漏极连接到第二金属氧化物半导体晶体管的源极和所述第一内部输出端子；以及所述第二金属氧化物半导体晶体管，该第二金属氧化物半导体晶体管的源极连接到所述第一金属氧化物半导体晶体管的漏极和所述第一内部输出端子，并且其栅极连接到所述第二内部输入端子；第三金属氧化物半导体晶体管，该第三金属氧化物半导体晶体管的源极连接到第二电流源和所述第二外部输入/输出端子，其栅极连接到所述第三内部输入端子，并且其漏极连接到第四金属氧化物半导体晶体管的源极和所述第二内部输出端子；以及所述第四金属氧化物半导体晶体管，该第四金属氧化物半导体晶体管的源极连接到所述第三金属氧化物半导体晶体管的漏极和所述第二内部输出端子，并且其栅极连接到所述第四内部输入端子，其中，由所述第一电流源所生成的电流以及所述第一金属氧化物半导体晶体管和所述第二金属氧化物半导体晶体管的大小被设置，使得所述第一金属氧化物半导体晶体管和所述第二金属氧化物半导体晶体管的跨导变为等于1/Z，并且由所述第二电流源所生成的电流以及所述第三金属氧化物半导体晶体管和所述第四金属氧化物半导体晶体管的大小被设置，使得所述第三金属氧化物半导体晶体管和所述第四金属氧化物半导体晶体管的跨导变为等于1/Z。
4. 一种全双工传输电路，包括第一内部输入端子，该第一内部输入端子接收第一差分信号； 第二内部输入端子，该第二内部输入端子接收幅度等于所述第一差分信号的幅度的 1/2倍并且相位与所述第一差分信号的相位相同的信号；第三内部输入端子，该第三内部输入端子接收与所述第一差分信号一起形成信号对的第二差分信号；第四内部输入端子，该第四内部输入端子接收幅度等于所述第二差分信号的幅度的 1/2倍并且相位与所述第二差分信号的相位相同的信号；第一外部输入/输出端子，该第一外部输入/输出端子连接到具有特性阻抗Z的第一传输线；第二外部输入/输出端子，该第二外部输入/输出端子连接到具有特性阻抗Z的第二传输线；第一内部输出端子，该第一内部输出端子输出从所述第一外部输入/输出端子输入的第三差分信号；第二内部输出端子，输出从所述第二外部输入/输出端子输入的第四差分信号，所述第四差分信号与所述第三差分信号一起形成信号对；第一双极型晶体管，该第一双极型晶体管的射极连接到第一电流源和所述第一外部输入/输出端子，其基极连接到所述第一内部输入端子，并且其集电极连接到第二双极型晶体管的射极和所述第一内部输出端子；所述第二双极型晶体管，该第二双极型晶体管的射极连接到所述第一双极型晶体管的集电极和所述第一内部输出端子，并且其基极连接到所述第二内部输入端子；第三双极型晶体管，该第三双极型晶体管的射极连接到第二电流源和所述第二外部输入/输出端子，其基极连接到所述第三内部输入端子，并且其集电极连接到第四双极型晶体管的射极和所述第二内部输出端子；以及所述第四双极型晶体管，该第四双极型晶体管的射极连接到所述第三双极型晶体管的集电极和所述第二内部输出端子，并且其基极连接到所述第四内部输入端子，其中，由所述第一电流源所生成的电流被设置，使得所述第一双极型晶体管的电阻变为等于Z，并且由所述第二电流源所生成的电流被设置，使得所述第二双极型晶体管的电阻变为等于Z。
5.一种全双工传输电路，包括第一内部输入端子，该第一内部输入端子接收将要发送的信号； 第二内部输入端子，该第二内部输入端子接收幅度等于所述将要发送的信号的幅度的 G/2倍并且相位与所述将要发送的信号的相位相同的信号，其中，G > 1 ；外部输入/输出端子，该外部输入/输出端子连接到具有特性阻抗Z的传输线； 内部输出端子，该内部输出端子输出从所述外部输入/输出端子输入的接收信号； 第一金属氧化物半导体晶体管，该第一金属氧化物半导体晶体管的源极连接到第一电流源和所述外部输入/输出端子，其栅极连接到所述第一内部输入端子，并且其漏极连接到第二金属氧化物半导体晶体管的源极和所述内部输出端子；以及所述第二金属氧化物半导体晶体管，该第二金属氧化物半导体晶体管的源极连接到所述第一金属氧化物半导体晶体管的漏极、第二电流源和所述内部输出端子，并且其栅极连接到所述第二内部输入端子，其中，由所述第一电流源所生成的电流以及所述第一金属氧化物半导体晶体管的大小被设置，使得所述第一金属氧化物半导体晶体管的跨导变为等于1/Z，并且由所述第二电流源所生成的电流以及所述第二金属氧化物半导体晶体管的大小被设置，使得所述第二金属氧化物半导体晶体管的跨导变为等于所述第一金属氧化物半导体晶体管的跨导的1/G倍。
6.一种全双工传输电路，包括第一内部输入端子，该第一内部输入端子接收将要发送的信号； 第二内部输入端子，该第二内部输入端子接收幅度等于所述将要发送的信号的幅度的 G/2倍并且相位与所述将要发送的信号的相位相同的信号，其中，G > 1 ；外部输入/输出端子，该外部输入/输出端子连接到具有特性阻抗Z的传输线； 内部输出端子，该内部输出端子输出从所述外部输入/输出端子输入的接收信号； 第一双极型晶体管，该第一双极型晶体管的射极连接到第一电流源和所述外部输入/ 输出端子，其基极连接到所述第一内部输入端子，并且其集电极连接到第二双极型晶体管的射极和所述内部输出端子；以及所述第二双极型晶体管，该第二双极型晶体管的射极连接到所述第一双极型晶体管的集电极、第二电流源和所述内部输出端子，并且其基极连接到所述第二内部输入端子，其中，由所述第一电流源所生成的电流被设置，使得所述第一双极型晶体管的射极的电阻变为等于Z，并且由所述第二电流源所生成的电流被设置，使得所述第二双极型晶体管的射极的电阻变为等于所述第一双极型晶体管的射极的电阻的G倍。
7. —种全双工传输电路，包括第一内部输入端子，该第一内部输入端子接收第一差分信号； 第二内部输入端子，该第二内部输入端子接收幅度等于所述第一差分信号的幅度的 G/2倍并且相位与所述第一差分信号的相位相同的信号，其中，G > 1 ；第三内部输入端子，该第三内部输入端子接收与所述第一差分信号一起形成信号对的第二差分信号；第四内部输入端子，该第四内部输入端子接收幅度等于所述第二差分信号的幅度的 G/2倍并且相位与所述第二差分信号的相位相同的信号；第一外部输入/输出端子，该第一外部输入/输出端子连接到具有特性阻抗Z的第一传输线；第二外部输入/输出端子，该第二外部输入/输出端子连接到具有特性阻抗Z的第二传输线；第一内部输出端子，该第一内部输出端子输出从所述第一外部输入/输出端子输入的第三差分信号；第二内部输出端子，该第二内部输出端子输出从所述第二外部输入/输出端子输入的第四差分信号，所述第四差分信号与所述第三差分信号一起形成信号对；第一金属氧化物半导体晶体管，该第一金属氧化物半导体晶体管的源极连接到第一电流源和所述第一外部输入/输出端子，其栅极连接到所述第一内部输入端子，并且其漏极连接到第二金属氧化物半导体晶体管的源极和所述第一内部输出端子；以及所述第二金属氧化物半导体晶体管，该第二金属氧化物半导体晶体管的源极连接到所述第一金属氧化物半导体晶体管的漏极、第二电流源和所述第一内部输出端子，并且其栅极连接到所述第二内部输入端子；第三金属氧化物半导体晶体管，该第三金属氧化物半导体晶体管的源极连接到第三电流源和所述第二外部输入/输出端子，其栅极连接到所述第三内部输入端子，并且其漏极连接到第四金属氧化物半导体晶体管的源极和所述第二内部输出端子；以及所述第四金属氧化物半导体晶体管，该第四金属氧化物半导体晶体管的源极连接到所述第三金属氧化物半导体晶体管的漏极、第四电流源和所述第二内部输出端子，并且其栅极连接到所述第四内部输入端子，其中，由所述第一电流源所生成的电流以及所述第一金属氧化物半导体晶体管的大小被设置，使得所述第一金属氧化物半导体晶体管的跨导变为等于1/Z，由所述第二电流源所生成的电流以及所述第二金属氧化物半导体晶体管的大小被设置，使得所述第二金属氧化物半导体晶体管的跨导变为等于所述第一金属氧化物半导体晶体管的跨导的1/G倍，由所述第三电流源所生成的电流以及所述第三金属氧化物半导体晶体管的大小被设置，使得所述第三金属氧化物半导体晶体管的跨导变为等于1/Z，并且由所述第四电流源所生成的电流以及所述第四金属氧化物半导体晶体管的大小被设置，使得所述第四金属氧化物半导体晶体管的跨导变为等于所述第三金属氧化物半导体晶体管的跨导的1/G倍。
8. —种全双工传输电路，包括第一内部输入端子，该第一内部输入端子接收第一差分信号； 第二内部输入端子，该第二内部输入端子接收幅度等于所述第一差分信号的幅度的 G/2倍并且相位与所述第一差分信号的相位相同的信号，其中，G > 1 ；第三内部输入端子，该第三内部输入端子接收与所述第一差分信号一起形成信号对的第二差分信号；第四内部输入端子，该第四内部输入端子接收幅度等于所述第二差分信号的幅度的 G/2倍并且相位与所述第二差分信号的相位相同的信号；第一外部输入/输出端子，该第一外部输入/输出端子连接到具有特性阻抗Z的第一传输线；第二外部输入/输出端子，该第二外部输入/输出端子连接到具有特性阻抗Z的第二传输线；第一内部输出端子，该第一内部输出端子输出从所述第一外部输入/输出端子输入的第三差分信号；第二内部输出端子，该第二内部输出端子输出从所述第二外部输入/输出端子输入的第四差分信号，所述第四差分信号与所述第三差分信号一起形成信号对；第一双极型晶体管，该第一双极型晶体管的射极连接到第一电流源和所述第一外部输入/输出端子，其基极连接到所述第一内部输入端子，并且其集电极连接到第二双极型晶体管的射极和所述第一内部输出端子；所述第二双极型晶体管，该第二双极型晶体管的射极连接到所述第一双极型晶体管的集电极、第二电流源和所述第一内部输出端子，并且其基极连接到所述第二内部输入端子；第三双极型晶体管，该第三双极型晶体管的射极连接到第三电流源和所述第二外部输入/输出端子，其基极连接到所述第三内部输入端子，并且其集电极连接到第四双极型晶体管的射极和所述第二内部输出端子；以及所述第四双极型晶体管，该第四双极型晶体管的射极连接到所述第三双极型晶体管的集电极、第四电流源和所述第二内部输出端子，并且其基极连接到所述第四内部输入端子， 其中，由所述第一电流源所生成的电流被设置，使得所述第一双极型晶体管的射极的电阻变为等于Z，由所述第二电流源所生成的电流被设置，使得所述第二双极型晶体管的射极的电阻变为等于所述第一双极型晶体管的射极的电阻的G倍，由所述第三电流源所生成的电流被设置，使得所述第三双极型晶体管的射极的电阻变为等于Z，并且由所述第四电流源所生成的电流被设置，使得所述第四双极型晶体管的射极的电阻变为等于所述第三双极型晶体管的射极的电阻的G倍。
9.一种电子装置，包括 第一全双工传输电路； 第二全双工传输电路；以及传输线，该传输线用于将所述第一全双工传输电路的外部输入/输出端子连接到所述第二全双工传输电路的外部输入/输出端子，所述第一全双工传输电路和所述第二全双工传输电路包括第一内部输入端子，该第一内部输入端子接收将要发送的信号， 第二内部输入端子，该第二内部输入端子接收幅度等于所述将要发送的信号的幅度的 1/2倍并且相位与所述将要发送的信号的相位相同的信号，外部输入/输出端子，该外部输入/输出端子连接到具有特性阻抗Z的传输线， 内部输出端子，该内部输出端子输出从所述外部输入/输出端子输入的接收信号， 第一金属氧化物半导体晶体管，该第一金属氧化物半导体晶体管的源极连接到电流源和所述外部输入/输出端子，其栅极连接到所述第一内部输入端子，并且其漏极连接到第二金属氧化物半导体晶体管的源极和所述内部输出端子，以及所述第二金属氧化物半导体晶体管，该第二金属氧化物半导体晶体管的源极连接到所述第一金属氧化物半导体晶体管的漏极和所述内部输出端子，并且其栅极连接到所述第二内部输入端子，其中，由所述电流源所生成的电流以及所述第一金属氧化物半导体晶体管和所述第二金属氧化物半导体晶体管的大小被设置，使得所述第一金属氧化物半导体晶体管和所述第二金属氧化物半导体晶体管的跨导变为等于1/Z。
10.一种电子装置，包括 第一全双工传输电路； 第二全双工传输电路；以及传输线，该传输线用于将所述第一全双工传输电路的外部输入/输出端子连接到所述第二全双工传输电路的外部输入/输出端子，所述第一全双工传输电路和所述第二全双工传输电路包括第一内部输入端子，该第一内部输入端子接收将要发送的信号， 第二内部输入端子，该第二内部输入端子接收幅度等于所述将要发送的信号的幅度的 1/2倍并且相位与所述将要发送的信号的相位相同的信号，外部输入/输出端子，该外部输入/输出端子连接到具有特性阻抗Z的传输线， 内部输出端子，该内部输出端子输出从所述外部输入/输出端子输入的接收信号， 第一双极型晶体管，该第一双极型晶体管的射极连接到电流源和所述外部输入/输出端子，其基极连接到所述第一内部输入端子，并且其集电极连接到第二双极型晶体管的射极和所述内部输出端子，以及所述第二双极型晶体管，该第二双极型晶体管的射极连接到所述第一双极型晶体管的集电极和所述内部输出端子，并且其基极连接到所述第二内部输入端子，其中，由所述电流源所生成的电流被设置，使得所述第一双极型晶体管的射极的阻抗变为等于Z。
11. 一种电子装置，包括 第一全双工传输电路； 第二全双工传输电路；以及第一传输线和第二传输线，该第一传输线和该第二传输线用于将所述第一全双工传输电路的第一外部输入/输出端子和第二外部输入/输出端子连接到所述第二全双工传输电路的第一外部输入/输出端子和第二外部输入/输出端子， 所述第一全双工传输电路和所述第二全双工传输电路包括第一内部输入端子，该第一内部输入端子接收第一差分信号，第二内部输入端子，该第二内部输入端子接收幅度等于所述第一差分信号的幅度的 1/2倍并且相位与所述第一差分信号的相位相同的信号，第三内部输入端子，该第三内部输入端子接收与所述第一差分信号一起形成信号对的第二差分信号，第四内部输入端子，该第四内部输入端子接收幅度等于所述第二差分信号的幅度的 1/2倍并且相位与所述第二差分信号的相位相同的信号，第一外部输入/输出端子，该第一外部输入/输出端子连接到具有特性阻抗Z的第一传输线，第二外部输入/输出端子，该第二外部输入/输出端子连接到具有特性阻抗Z的第二传输线，第一内部输出端子，该第一内部输出端子输出从所述第一外部输入/输出端子输入的第三差分信号，第二内部输出端子，该第二内部输出端子输出从所述第二外部输入/输出端子输入的第四差分信号，所述第四差分信号与所述第三差分信号一起形成信号对，第一金属氧化物半导体晶体管，该第一金属氧化物半导体晶体管的源极连接到第一电流源和所述第一外部输入/输出端子，其栅极连接到所述第一内部输入端子，并且其漏极连接到第二金属氧化物半导体晶体管的源极和所述第一内部输出端子，所述第二金属氧化物半导体晶体管，该第二金属氧化物半导体晶体管的源极连接到所述第一金属氧化物半导体晶体管的漏极和所述第一内部输出端子，并且其栅极连接到所述第二内部输入端子，第三金属氧化物半导体晶体管，该第三金属氧化物半导体晶体管的源极连接到第二电流源和所述第二外部输入/输出端子，其栅极连接到所述第三内部输入端子，并且其漏极连接到第四金属氧化物半导体晶体管的源极和所述第二内部输出端子，以及所述第四金属氧化物半导体晶体管，该第四金属氧化物半导体晶体管的源极连接到所述第三金属氧化物半导体晶体管的漏极和所述第二内部输出端子，并且其栅极连接到所述第四内部输入端子，其中，由所述第一电流源所生成的电流以及所述第一金属氧化物半导体晶体管和所述第二金属氧化物半导体晶体管的大小被设置，使得所述第一金属氧化物半导体晶体管和所述第二金属氧化物半导体晶体管的跨导变为等于1/Z，并且由所述第二电流源所生成的电流以及所述第三金属氧化物半导体晶体管和所述第四金属氧化物半导体晶体管的大小被设置，使得所述第三金属氧化物半导体晶体管和所述第四金属氧化物半导体晶体管的跨导变为等于1/Z。
12.一种电子装置，包括 第一全双工传输电路； 第二全双工传输电路；以及第一传输线和第二传输线，该第一传输线和该第二传输线用于将所述第一全双工传输电路的第一外部输入/输出端子和第二外部输入/输出端子连接到所述第二全双工传输电路的第一外部输入/输出端子和第二外部输入/输出端子， 所述第一全双工传输电路和所述第二全双工传输电路包括第一内部输入端子，该第一内部输入端子接收第一差分信号，第二内部输入端子，该第二内部输入端子接收幅度等于所述第一差分信号的幅度的 1/2倍并且相位与所述第一差分信号的相位相同的信号，第三内部输入端子，该第三内部输入端子接收与所述第一差分信号一起形成信号对的第二差分信号，第四内部输入端子，该第四内部输入端子接收幅度等于所述第二差分信号的幅度的 1/2倍并且相位与所述第二差分信号的相位相同的信号，第一外部输入/输出端子，该第一外部输入/输出端子连接到具有特性阻抗Z的第一传输线，第二外部输入/输出端子，该第二外部输入/输出端子连接到具有特性阻抗Z的第二传输线，第一内部输出端子，该第一内部输出端子输出从所述第一外部输入/输出端子输入的第三差分信号，第二内部输出端子，输出从所述第二外部输入/输出端子输入的第四差分信号，所述第四差分信号与所述第三差分信号一起形成信号对，第一双极型晶体管，该第一双极型晶体管的射极连接到第一电流源和所述第一外部输入/输出端子，其基极连接到所述第一内部输入端子，并且其集电极连接到第二双极型晶体管的射极和所述第一内部输出端子，所述第二双极型晶体管，该第二双极型晶体管的射极连接到所述第一双极型晶体管的集电极和所述第一内部输出端子，并且其基极连接到所述第二内部输入端子，第三双极型晶体管，该第三双极型晶体管的射极连接到第二电流源和所述第二外部输入/输出端子，其基极连接到所述第三内部输入端子，并且其集电极连接到第四双极型晶体管的射极和所述第二内部输出端子，以及所述第四双极型晶体管，该第四双极型晶体管的射极连接到所述第三双极型晶体管的集电极和所述第二内部输出端子，并且其基极连接到所述第四内部输入端子，其中，由所述第一电流源所生成的电流被设置，使得所述第一双极型晶体管的射极的电阻变为等于Z，并且由所述第二电流源所生成的电流被设置，使得所述第二双极型晶体管的射极的电阻变为等于Z。
13.一种电子装置，包括第一全双工传输电路； 第二全双工传输电路；以及传输线，该传输线用于将所述第一全双工传输电路的外部输入/输出端子连接到所述第二全双工传输电路的外部输入/输出端子，所述第一全双工传输电路和所述第二全双工传输电路包括第一内部输入端子，该第一内部输入端子接收将要发送的信号， 第二内部输入端子，该第二内部输入端子接收幅度等于所述将要发送的信号的幅度的 G/2倍并且相位与所述将要发送的信号的相位相同的信号，其中，G > 1，外部输入/输出端子，该外部输入/输出端子连接到具有特性阻抗Z的传输线， 内部输出端子，该内部输出端子输出从所述外部输入/输出端子输入的接收信号， 第一金属氧化物半导体晶体管，该第一金属氧化物半导体晶体管的源极连接到第一电流源和所述外部输入/输出端子，其栅极连接到所述第一内部输入端子，并且其漏极连接到第二金属氧化物半导体晶体管的源极和所述内部输出端子，以及所述第二金属氧化物半导体晶体管，该第二金属氧化物半导体晶体管的源极连接到所述第一金属氧化物半导体晶体管的漏极、第二电流源和所述内部输出端子，并且其栅极连接到所述第二内部输入端子，其中，由所述第一电流源所生成的电流以及所述第一金属氧化物半导体晶体管的大小被设置，使得所述第一金属氧化物半导体晶体管的跨导变为等于1/Z，并且由所述第二电流源所生成的电流以及所述第二金属氧化物半导体晶体管的大小被设置，使得所述第二金属氧化物半导体晶体管的跨导变为等于所述第一金属氧化物半导体晶体管的跨导的1/G倍。
14. 一种电子装置，包括 第一全双工传输电路； 第二全双工传输电路；以及传输线，该传输线用于将所述第一全双工传输电路的外部输入/输出端子连接到所述第二全双工传输电路的外部输入/输出端子，所述第一全双工传输电路和所述第二全双工传输电路包括第一内部输入端子，该第一内部输入端子接收将要发送的信号， 第二内部输入端子，该第二内部输入端子接收幅度等于所述将要发送的信号的幅度的 G/2倍并且相位与所述将要发送的信号的相位相同的信号，其中，G > 1，外部输入/输出端子，该外部输入/输出端子连接到具有特性阻抗Z的传输线， 内部输出端子，该内部输出端子输出从所述外部输入/输出端子输入的接收信号， 第一双极型晶体管，该第一双极型晶体管的射极连接到第一电流源和所述外部输入/ 输出端子，其基极连接到所述第一内部输入端子，并且其集电极连接到第二双极型晶体管的射极和所述内部输出端子，以及所述第二双极型晶体管，该第二双极型晶体管的射极连接到所述第一双极型晶体管的集电极、第二电流源和所述内部输出端子，并且其基极连接到所述第二内部输入端子，其中，由所述第一电流源所生成的电流被设置，使得所述第一双极型晶体管的射极的电阻变为等于Z，并且由所述第二电流源所生成的电流被设置，使得所述第二双极型晶体管的射极的电阻变为等于所述第一双极型晶体管的射极的电阻的G倍。
15. 一种电子装置，包括 第一全双工传输电路； 第二全双工传输电路；以及第一传输线和第二传输线，该第一传输线和该第二传输线用于将所述第一全双工传输电路的第一外部输入/输出端子和第二外部输入/输出端子连接到所述第二全双工传输电路的第一外部输入/输出端子和第二外部输入/输出端子， 所述第一全双工传输电路和所述第二全双工传输电路包括第一内部输入端子，该第一内部输入端子接收第一差分信号，第二内部输入端子，该第二内部输入端子接收幅度等于所述第一差分信号的幅度的 G/2倍并且相位与所述第一差分信号的相位相同的信号，其中，G > 1，第三内部输入端子，该第三内部输入端子接收与所述第一差分信号一起形成信号对的第二差分信号，第四内部输入端子，该第四内部输入端子接收幅度等于所述第二差分信号的幅度的 G/2倍并且相位与所述第二差分信号的相位相同的信号，第一外部输入/输出端子，该第一外部输入/输出端子连接到具有特性阻抗Z的第一传输线，第二外部输入/输出端子，该第二外部输入/输出端子连接到具有特性阻抗Z的第二传输线，第一内部输出端子，该第一内部输出端子输出从所述第一外部输入/输出端子输入的第三差分信号，第二内部输出端子，该第二内部输出端子输出从所述第二外部输入/输出端子输入的第四差分信号，所述第四差分信号与所述第三差分信号一起形成信号对，第一金属氧化物半导体晶体管，该第一金属氧化物半导体晶体管的源极连接到第一电流源和所述第一外部输入/输出端子，其栅极连接到所述第一内部输入端子，并且其漏极连接到第二金属氧化物半导体晶体管的源极和所述第一内部输出端子，所述第二金属氧化物半导体晶体管，该第二金属氧化物半导体晶体管的源极连接到所述第一金属氧化物半导体晶体管的漏极、第二电流源和所述第一内部输出端子，并且其栅极连接到所述第二内部输入端子，第三金属氧化物半导体晶体管，所述第三金属氧化物半导体晶体管的源极连接到第三电流源和所述第二外部输入/输出端子，其栅极连接到所述第三内部输入端子，并且其漏极连接到第四金属氧化物半导体晶体管的源极和所述第二内部输出端子，以及所述第四金属氧化物半导体晶体管，该第四金属氧化物半导体晶体管的源极连接到所述第三金属氧化物半导体晶体管的漏极、第四电流源和所述第二内部输出端子，并且其栅极连接到所述第四内部输入端子，其中，由所述第一电流源所生成的电流以及所述第一金属氧化物半导体晶体管的大小被设置，使得所述第一金属氧化物半导体晶体管的跨导变为等于1/Z，由所述第二电流源所生成的电流以及所述第二金属氧化物半导体晶体管的大小被设置，使得所述第二金属氧化物半导体晶体管的跨导变为等于所述第一金属氧化物半导体晶体管的跨导的1/G倍，由所述第三电流源所生成的电流以及所述第三金属氧化物半导体晶体管的大小被设置，使得所述第三金属氧化物半导体晶体管的跨导变为等于1/Z，并且由所述第四电流源所生成的电流以及所述第四金属氧化物半导体晶体管的大小被设置，使得所述第四金属氧化物半导体晶体管的跨导变为等于所述第三金属氧化物半导体晶体管的跨导的1/G倍。
16. 一种电子装置，包括 第一全双工传输电路； 第二全双工传输电路；以及第一传输线和第二传输线，该第一传输线和该第二传输线用于将所述第一全双工传输电路的第一外部输入/输出端子和第二外部输入/输出端子连接到所述第二全双工传输电路的第一外部输入/输出端子和第二外部输入/输出端子， 所述第一全双工传输电路和所述第二全双工传输电路包括第一内部输入端子，该第一内部输入端子接收第一差分信号，第二内部输入端子，该第二内部输入端子接收幅度等于所述第一差分信号的幅度的 G/2倍并且相位与所述第一差分信号的相位相同的信号，其中，G > 1，第三内部输入端子，该第三内部输入端子接收与所述第一差分信号一起形成信号对的第二差分信号，第四内部输入端子，该第四内部输入端子接收幅度等于所述第二差分信号的幅度的 G/2倍并且相位与所述第二差分信号的相位相同的信号，第一外部输入/输出端子，该第一外部输入/输出端子连接到具有特性阻抗Z的第一传输线，第二外部输入/输出端子，该第二外部输入/输出端子连接到具有特性阻抗Z的第二传输线，第一内部输出端子，该第一内部输出端子输出从所述第一外部输入/输出端子输入的第三差分信号，第二内部输出端子，该第二内部输出端子输出从所述第二外部输入/输出端子输入的第四差分信号，所述第四差分信号与所述第三差分信号一起形成信号对，第一双极型晶体管，该第一双极型晶体管的射极连接到第一电流源和所述第一外部输入/输出端子，其基极连接到所述第一内部输入端子，并且其集电极连接到第二双极型晶体管的射极和所述第一内部输出端子，所述第二双极型晶体管，该第二双极型晶体管的射极连接到所述第一双极型晶体管的集电极、第二电流源和所述第一内部输出端子，并且其基极连接到所述第二内部输入端子， 第三双极型晶体管，该第三双极型晶体管的射极连接到第三电流源和所述第二外部输入/输出端子，其基极连接到所述第三内部输入端子，并且其集电极连接到第四双极型晶体管的射极和所述第二内部输出端子，以及所述第四双极型晶体管，该第四双极型晶体管的射极连接到所述第三双极型晶体管的集电极、第四电流源和所述第二内部输出端子，并且其基极连接到所述第四内部输入端子，其中，由所述第一电流源所生成的电流被设置，使得所述第一双极型晶体管的射极的电阻变为等于Z，由所述第二电流源所生成的电流被设置，使得所述第二双极型晶体管的射极的电阻变为等于所述第一双极型晶体管的射极的电阻的G倍，由所述第三电流源所生成的电流被设置，使得所述第三双极型晶体管的射极的电阻变为等于Z，并且由所述第四电流源所生成的电流被设置，使得所述第四双极型晶体管的射极的电阻变为等于所述第三双极型晶体管的射极的电阻的G倍。
17.根据权利要求9-16中任一项所述的电子装置，还包括 处理部件，该处理部件生成图像数据的信号；以及显示部件，该显示部件显示所述图像数据，其中，所述图像数据的信号被提供到所述第一全双工传输电路的内部输入端子，通过所述传输线被发送到所述第二全双工传输电路，从所述第二全双工传输电路的内部输出端子输出，并且被提供到所述显示部件。
全文摘要
本发明公开了全双工传输电路和电子装置。此处公开了全双工传输电路，该全双工传输电路包括第一内部输入端子，该第一内部输入端子接收将要发送的信号；第二内部输入端子，该第二内部输入端子接收幅度等于将要发送的信号的幅度的1/2倍并且相位与将要发送的信号的相位相同的信号；外部输入/输出端子；内部输出端子；第一金属氧化物半导体晶体管；以及第二金属氧化物半导体晶体管。由电流源所生成的电流以及第一金属氧化物半导体晶体管和第二金属氧化物半导体晶体管的大小被设置，使得第一金属氧化物半导体晶体管和第二金属氧化物半导体晶体管的跨导变为等于1/Z。
文档编号H04L5/14GK102546139SQ20111043192
公开日2012年7月4日 申请日期2011年12月16日 优先权日2010年12月24日
发明者大前宇一郎, 清水达夫 申请人:索尼公司