专利名称：一种谐波抑制混频器和gsm射频芯片的制作方法
技术领域：
本发明涉及混频器技术领域，特别是涉及一种谐波抑制混频器和GSM射频芯片。
背景技术：
在无线接收机系统中，混频器是一个非常关键的核心电路，它的噪声、线性度、转换增益等性能指标对收发机系统结构的选择具有重要影响，并对整个收发机系统的噪声、 线性度、灵敏度、动态范围等性能产生决定性的作用。参照
图1，为现有常用的谐波抑制混频器的电路图。图1所示，所述混频器包括三个传统的吉尔伯特混频单元。每个吉尔伯特混频单元的结构相同，下面以其中一个单元的电路结构为例进行说明。所述吉尔伯特混频单元具有由晶体管Mll和M12、M13和M14、M15和M16构成的对称结构。基带输入信号分别从Mll的栅极和M12的栅极输入，Mll的源极和M12的源极耦合并连接到恒流源Iss的一端，恒流源Iss另一端接地；M13的源极和M14的源极耦合， 其耦合端接Mll的漏极；M15的源极和M16的源极耦合，其耦合端接M12的漏极；M14的栅极和M15的栅极耦合，接差分本振信号的第一端；M13的栅极和M16的栅极耦合，接差分本振信号的第二端；M14的漏极和M16的漏极耦合，其耦合端作为该吉尔伯特混频单元的第一输出端；M13的漏极和M15的漏极耦合，其耦合端作为该吉尔伯特混频单元的第二输出端。所述混频器还包括电阻Rll和电阻R12 ；三个吉尔伯特混频单元的第一输出端短接，并通过电阻Rll接电源VDD ；三个吉尔伯特混频单元的第二输出端短接，并通过电阻R12 接电源VDD。其中，晶体管Mll和M12构成各混频单元的差分管。如图1所示，第一吉尔伯特混频单元的差分管的宽长比为W/L ；第二吉尔伯特混频单元的差分管的宽长比为V^W/L;第三吉尔伯特混频单元的差分管的宽长比为W/L。如图1所示，分别为三个吉尔伯特混频单元输入第一差分本振信号f\(t)、第分本振信号f2(t)、第三差分本振信号f3(t)，其表达式分别为
差Mt)=—
π
2f2(t)=~
π/3(0 =—
π
(cos(wi)-sin(wi)) +^ (cos(3wi) + sin(3wi))-j (cos(5>vi)-Sin(Swi)) · cos(wi) - i cos(3wi) +· ·
(cos(wt) + sin(>vi)) + I(Cospwi) - sin(3>vi)) -^-(Cos(Swi) + sin(5>vi))· (1)通过式⑴可知，每个吉尔伯特混频单元均具有3次谐波和5次谐波，则对于整个昆频器而言，可以通过将f2 (t) X相加的方式，抑制消除3次和5次谐波。由此可见，现有技术的谐波抑制混频器，能够实现对3次和5次谐波的抑制作用。
、、/但是，现有方案的缺点是，该电路很容易受到工艺偏差、及场氧化管的增益和相位的失配等因素的影响，导致其对3次和5次谐波的抑制能力降低。
发明内容
有鉴于此，本发明的目的在于提供一种谐波抑制混频器和GSM射频芯片，能够更加有效的实现对3次和5次谐波的抑制，降低对中频滤波器滤波性能的要求。本发明提供一种谐波抑制混频器，所述混频器包括四个结构相同的混频单元，分别为第一混频单元、第二混频单元、第三混频单元、第四混频单元；所述混频单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、运算放大器、以及第一电阻和第二电阻；其中，所述第一晶体管的栅极和第二晶体管的栅极耦合并接运算放大器的输出端；所述第一晶体管的源极经第一电阻接地，所述第二晶体管的源极经第二电阻接地；所述运算放大器的同相输入端作为所述混频单元的基带信号输入端，反相输入端接第二晶体管的源极；所述第三晶体管的源极和第四晶体管的源极耦合并接所述第一晶体管的漏极；所述第五晶体管的源极和第六晶体管的源极耦合并接所述第二晶体管的漏极；所述第三晶体管的栅极和第四晶体管的栅极作为所述混频单元的第一差分本振信号输入端，所述第五晶体管的栅极和第六晶体管的栅极作为所述混频单元的第二差分本振信号出入端；所述第三晶体管的漏极和第四晶体管的漏极耦合，作为所述混频单元的第一输出端；所述第五晶体管的漏极和第六晶体管的漏极耦合，作为所述混频单元的第二输出端；所述混频器还包括第三电阻和第四电阻；所述第一混频单元的第一输出端、第二混频单元的第二输出端、第三混频单元的第一输出端、第四混频单元的第二输出端短接后通过所述第三电阻接电源；第一混频单元的第二输出端、第二混频单元的第一输出端、第三混频单元的第二输出端、第四混频单元的第一输出端短接后通过所述第四电阻接电源。优选地，所述第一混频单元的基带信号输入端和第三混频单元的基带信号输入端接基带输入正信号；所述第二混频单元的基带信号输入端和第四混频单元的基带信号输入端接基带输入负信号。优选地，每个所述混频单元的第一晶体管的宽长比和第二晶体管的宽长比的比值为迟。优选地，每个所述混频单元的第一电阻和第二电阻的阻值比为7 。优选地，所述第一混频单元的第一差分本振信号输入端和所述第二混频单元的第二差分本振信号输入端接第一本振信号；所述第一混频单元的第二差分本振信号输入端和第二混频单元的第一差分本振信号输入端接第二本振信号；所述第三混频单元的第一差分本振信号输入端和第四混频单元的第二差分本振信号输入端接第三本振信号；所述第三混频单元的第二差分本振信号输入端和第四混频单元的第一差分本振信号输入端接第四本振信号。 优选地，所述第一本振信号、第二本振信号、第: 为本振信号、第四本振信号分别
权利要求
1.一种谐波抑制混频器，其特征在于，所述混频器包括四个结构相同的混频单元，分别为第一混频单元、第二混频单元、第三混频单元、第四混频单元；所述混频单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、 第六晶体管、运算放大器、以及第一电阻和第二电阻；其中，所述第一晶体管的栅极和第二晶体管的栅极耦合并接运算放大器的输出端；所述第一晶体管的源极经第一电阻接地，所述第二晶体管的源极经第二电阻接地；所述运算放大器的同相输入端作为所述混频单元的基带信号输入端，反相输入端接第二晶体管的源极；所述第三晶体管的源极和第四晶体管的源极耦合并接所述第一晶体管的漏极；所述第五晶体管的源极和第六晶体管的源极耦合并接所述第二晶体管的漏极；所述第三晶体管的栅极和第四晶体管的栅极作为所述混频单元的第一差分本振信号输入端，所述第五晶体管的栅极和第六晶体管的栅极作为所述混频单元的第二差分本振信号出入端；所述第三晶体管的漏极和第四晶体管的漏极耦合，作为所述混频单元的第一输出端； 所述第五晶体管的漏极和第六晶体管的漏极耦合，作为所述混频单元的第二输出端；所述混频器还包括第三电阻和第四电阻；所述第一混频单元的第一输出端、第二混频单元的第二输出端、第三混频单元的第一输出端、第四混频单元的第二输出端短接后通过所述第三电阻接电源；第一混频单元的第二输出端、第二混频单元的第一输出端、第三混频单元的第二输出端、第四混频单元的第一输出端短接后通过所述第四电阻接电源。
2.根据权利要求1所述的谐波抑制混频器，其特征在于，所述第一混频单元的基带信号输入端和第三混频单元的基带信号输入端接基带输入正信号；所述第二混频单元的基带信号输入端和第四混频单元的基带信号输入端接基带输入负信号。
3.根据权利要求2所述的谐波抑制混频器，其特征在于，每个所述混频单元的第一晶体管的宽长比和第二晶体管的宽长比的比值为7 。
4.根据权利要求3所述的谐波抑制混频器，其特征在于，每个所述混频单元的第一电阻和第二电阻的阻值比为7 。
5.根据权利要求4所述的谐波抑制混频器，其特征在于，所述第一混频单元的第一差分本振信号输入端和所述第二混频单元的第二差分本振信号输入端接第一本振信号；所述第一混频单元的第二差分本振信号输入端和第二混频单元的第一差分本振信号输入端接第二本振信号；所述第三混频单元的第一差分本振信号输入端和第四混频单元的第二差分本振信号输入端接第三本振信号；所述第三混频单元的第二差分本振信号输入端和第四混频单元的第一差分本振信号输入端接第四本振信号。
6.根据权利要求5所述的谐波抑制混频器，其特征在于，所述第一本振信号、第二本振信号、第三本振信号、第四本振信号分别为
7.根据权利要求1至6任一项所述的谐波抑制混频器，其特征在于，所述第一晶体管、 第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管均为绝缘型场效应管MOS管。
8.一种GSM射频芯片，其特征在于，所述GSM射频芯片包括如权利要求1至7任一项所述的谐波抑制混频器。
全文摘要
本发明实施例公开了一种谐波抑制混频器，所述混频器包括四个结构相同的混频单元，每个所述混频单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、运算放大器、以及第一电阻和第二电阻；每个混频单元均采用运算放大器作为基带信号的输入，由此能够对场氧化管的工艺偏差对谐波抑制造成的影响起到反馈补偿的作用。本发明实施例还提供一种GSM射频芯片。采用本发明实施例，能够有效地对3次谐波和5次谐波进行抑制，减小对中频滤波器滤波性能的要求。
文档编号H04B1/40GK102522952SQ20111045999
公开日2012年6月27日 申请日期2011年12月30日 优先权日2011年12月30日
发明者刘宇陶, 梁振, 王昭, 郑卫国 申请人:广州市广晟微电子有限公司