专利名称：一种基于塑包链感应耦合的水下数据收发装置的制作方法
技术领域：
本实用新型属于水下有线通信技术领域，具体涉及一种以塑包链为传输介质的基于感应耦合的水下数据收发装置。
背景技术：
与现有陆地通信方式类似，水下数据通信也可采用有线和无线方式实现。由于电磁波在水中衰减速度非常快，无法实现较长距离的无中继无线通信，因而水下长距离无线通信几乎全部依赖声通信系统。然而在某些水下应用领域中，如监测浮标数据回收、水下传感器布网等，在这些应用领域中，由于需要传输的数据量不大，若采用声通信系统实现，则不仅成本过高，同时设备功耗大增，不利于监测浮标等自容式设备的长期无人值守工作。目前可以用于水下的通信方式中，有线通信系统方式通信距离远、传输率较高，但操作困难且水下环境特殊，通信传输缆易断，为保证通信安全将会大大增加成本；水下激光通信系统通信距离远、传输率较高，但结构复杂、造价高，同时通信的方向性要求高；水下 LED光学通信系统造价低、功耗低、传输距离较远、但同样存在方向性要求过高问题，若无相应装置保证其探头在较小的范围内对准，则通讯性能将大幅下降甚至通讯中断；水下非接触磁耦合通信系统造价低、功耗低、对通信方向要求不高，是一种比较好的通信方式，但它的通信距离太短，对于浮标系统实际应用中的成本和稳定可靠性方面都有一定的影响。
发明内容本实用新型的目的是针对现有技术的不足，提供了一种以塑包链为传输介质的基于感应耦合的水下数据收发装置。本实用新型包括电源电路、信号处理电路、发送电路、接收电路和磁电耦合环。电源电路给信号处理电路提供+3. 3伏电源，给接收电路提供+5伏和-5伏电源； 信号处理电路通过RS-232串口接口标准与外部通信，信号处理电路给发送电路提供调制后的发送信号，发送电路将调制后的发送信号送给磁电耦合环发送出去，磁电耦合环感应到信号后送给接收电路，接收的信号经过接收电路处理后进入信号处理电路，信号处理电路将最终解调出来的数据信息通过RS-232串口接口标准与外部通信；所述的电源电路包含一个一级电源转换芯片、两个二级电源转换芯片、四个钽电容、三个瓷片电容、两个二极管、一个稳压管、电感和保险丝；保险丝的一端作为输入端与9 35伏电压源输入相连，另一端分别与第一二极管的阳极、稳压管的阴极连接，第一二极管的阴极与一级电源转换芯片的1脚、第一钽电容的正极连接，一级电源转换芯片的2脚与第二二极管的阴极、电感的一端连接，电感的另一端与一级电源转换芯片的4脚、第二钽电容的正极连接，稳压管的阳极、第二二极管的阳极、 第一钽电容的负极、第二钽电容的负极、一级电源转换芯片的3脚和5脚接地，第二钽电容的正极作为+5伏电源输出端；第一二级电源转换芯片的2脚、第二二级电源转换芯片的1脚、第一瓷片电容的一
4端、第三钽电容的正极分别与第二钽电容的正极连接，第二瓷片电容的两端分别与第一二级电源转换芯片的3脚和5脚连接，第一二级电源转换芯片的1脚与第三瓷片电容的一端连接，作为_5伏电源输出端，第一瓷片电容的另一端、第三瓷片电容的另一端、第一二级电源转换芯片的4脚接地；第二二级电源转换芯片的3脚与第四钽电容的正极连接，作为+3. 3伏电源输出端，第三钽电容的负极、第四钽电容的负极、第二二级电源转换芯片的2脚接地。所述的信号处理电路包括CPLD芯片、电平转换芯片、仿真调试接口、复位按键、晶振、五个滤波电容、六个瓷片电容、七个电阻；五个滤波电容并联后的一端接电源电路的+3. 3伏电源输出端，并联后的另一端接地，CPLD芯片的9脚、19脚、25脚、46脚、56脚、64脚、82脚、90脚、100脚、116脚、126脚、 136脚接电源电路的+3. 3伏电源输出端，CPLD芯片的10脚、17脚、26脚、47脚、54脚、65 脚、83脚、92脚、99脚、115脚、128脚、135脚接地；电平转换芯片的6脚与第四瓷片电容的一端连接，第四瓷片电容的另一端接地， 第五瓷片电容的两端分别与电平转换芯片的4脚和5脚连接，第六瓷片电容的两端分别与电平转换芯片的1脚和3脚连接，第七瓷片电容的一端与电平转换芯片的2脚连接，第七瓷片电容的另一端、电平转换芯片的16脚与电源电路的+3. 3伏电源输出端连接，电平转换芯片的15脚接地，电平转换芯片的12脚连接CPLD芯片的3脚，电平转换芯片的11脚连接 CPLD芯片的4脚，电平转换芯片的13脚作为数据输入脚、14脚作为数据输出脚；第一电阻的一端与仿真调试接口的1脚、CPLD芯片的35脚连接，第二电阻的一端与仿真调试接口的3脚、CPLD芯片的36脚连接，第三电阻的一端与仿真调试接口的5脚、 CPLD芯片的33脚连接，第四电阻的一端与仿真调试接口的9脚、CPLD芯片的34脚连接， 第一电阻的另一端、仿真调试接口的2脚和10脚接地，第二电阻的另一端、第三电阻的另一端、第四电阻的另一端、仿真调试接口的4脚与电源电路的+3. 3伏电源输出端连接；复位按键的一端与第五电阻的一端、第八瓷片电容的一端、CPLD芯片的61脚连接，第五电阻的另一端与电源电路的+3. 3伏电源输出端连接，复位按键的另一端和第八瓷片电容的另一端接地；晶振的3脚与第六电阻的一端、第七电阻的一端连接，第六电阻的另一端与CPLD 芯片的91脚连接，第七电阻的另一端、第九瓷片电容的一端、晶振的4脚与电源电路的+3. 3 伏电源输出端连接，第九瓷片电容的另一端、晶振的2脚接地。所述的发送电路包括第八电阻和第三二极管，第八电阻的一端与信号处理电路中的CPLD芯片的93脚连接，第八电阻的另一端与第三二极管的阳极连接。所述的磁电耦合环包括漆包线圈和铁氧体磁环；所述的铁氧体磁环为两个等径的半圆环对接构成的圆环形磁环，两个半圆环对接处留有间隙；所述的漆包线圈为缠绕而构成的线圈，漆包线圈套在铁氧体磁环中的一个半圆环上，漆包线圈的一个接线头接地，另一个接线头与第三二极管D4的阴极连接。所述的接收电路包括四个运算放大芯片、一个比较芯片、十四个电阻、五个瓷片电容和一个聚丙烯电容；聚丙烯电容的一端与第一运算放大芯片的3脚和第三二极管D4的阴极连接，作为接受信号输入端，聚丙烯电容的另一端接地，第一运算放大芯片的2脚与第九电阻的一端、第十电阻的一端连接，第九电阻的另一端接地，第十电阻的另一端与第一运算放大芯片的6 脚、第十一电阻的一端连接，第一运算放大芯片的4脚与电源电路的-5伏电源输出端连接、 7脚与电源电路的+5伏电源输出端连接；第十一电阻的另一端与第十二电阻的一端、第十瓷片电容的一端、第十一瓷片电容的一端连接，第十二电阻的另一端接地，第十瓷片电容的另一端、十三电阻的一端、十四电阻的一端与第二运算放大芯片的6脚连接，第十一瓷片电容的另一端、十三电阻的另一端与第二运算放大芯片的2脚连接，第二运算放大芯片的3脚接地、4脚与电源电路的-5伏电源输出端连接、7脚与电源电路的+5伏电源输出端连接；第十四电阻的另一端与第十五电阻的一端、第十二瓷片电容的一端、第十三瓷片电容的一端连接，第十五电阻的另一端接地，第十二瓷片电容的另一端、第十六电阻的一端与第三运算放大芯片的6脚连接，第十三瓷片电容的另一端、第十六电阻的另一端与第三运算放大芯片的2脚连接，第三运算放大芯片的3脚接地、4脚与电源电路的-5伏电源输出端连接、7脚与电源电路的+5伏电源输出端连接；第四运算放大芯片的3脚与第三运算放大芯片的6脚连接，第十七电阻的一端、第十八电阻的一端与第四运算放大芯片的2脚连接，第十七电阻的另一端接地，第十八电阻的另一端、第十九电阻的一端与第四运算放大芯片的6脚连接，第四运算放大芯片的4脚与电源电路的_5伏电源输出端连接、7脚与电源电路的+5伏电源输出端连接；第十九电阻的另一端和第十四瓷片电容的一端与比较芯片的3脚连接，第十四瓷片电容的另一端接地，比较芯片的8脚和第二十电阻的一端与电源电路的+5伏电源输出端连接，比较芯片的1脚和第二十电阻的另一端与第二十一电阻的一端连接，第二十一电阻的另一端与第二十二电阻的一端连接，作为接受信号经过接受电路的输出端，该信号输出端与信号处理电路中的CPLD芯片的103脚连接，第二十二电阻的另一端接地，比较芯片的 2脚、4脚、5脚和6脚接地。本实用新型可以实现水下长距离半双工通信，具有体积小、功耗低，可长距离通信优点，而且在塑包缆上直接挂载的安装方式不存在漏水影响，安全、灵活，利于实现垂直剖面任意位置、长距离、多种传感器实时数据传递，满足某些特定水下应用领域中数据传输的长距离、低成本、低功耗和高可靠性要求。本实用新型的传输介质，仅为一根结实可靠的塑包链，因而通信双方位置可以任意变化，既保证了数据通信的可靠性，同时也保障了水下设备的灵活性和安全性。此外，对于同一条塑包链上，可以挂载多个该水下数据收发装置，而且其挂载或拆卸方便，其中一个收发装置出现故障不会影响整个系统的工作，这些特点非常有利于水下传感器布网监测的实现。除此之外，该装置还具有成本低、功耗小等一系列优点，与水声通讯、水下光学通讯等技术相比，更加适合应用于海洋监测浮标数据回收、水下传感器布网等应用环境。
图1为实用新型的结构示意图；图2为图1中的电源电路结构示意图；图3为图1中的信号处理电路结构示意图；图4为图1中的发送电路结构示意图；[0031]图5为图1中的磁电耦合环结构示意图；图6为图1中的接收电路结构示意图；图7为该水下数据收发装置工作示意图。
具体实施方式
如图1所示，一种基于塑包链感应耦合的水下数据收发装置包括电源电路1、信号处理电路2、发送电路3、接收电路5和磁电耦合环4。电源电路1给信号处理电路2提供+3. 3伏电源，给接收电路5提供+5伏电源和_5 伏电源。信号处理电路2通过RS-232串口接口标准与外部通信，信号处理电路2给发送电路3提供调制后的发送信号，发送电路3将调制后的发送信号送给磁电耦合环4发送出去， 磁电耦合环4感应到信号后送给接收电路5，接收的信号经过接收电路5处理后进入信号处理电路2，信号处理电路2将最终解调出来的数据信息通过RS-232串口接口标准与外部通如图2所示，电源电路1包含一个一级电源转换芯片、两个二级电源转换芯片、四个钽电容、三个瓷片电容、两个二极管、一个稳压管、电感和保险丝，其中稳压管D2为24伏的稳压管、一级电源转换芯片ICl采用National Semiconductor公司的LM2576S-5、第一二级电源转换芯片IC2采用Texas Instruments公司的TPS60403、第二二级电源转换芯片IC3 采用 Advanced Monolithic Systems 公司的 AMSl 117-3. 3 ；保险丝Fl —端作为输入端，与9 35伏电压源输入相连，保险丝Fl的另一端分别与第一二极管Dl的阳极、稳压管D2的阴极连接，第一二极管Dl的阴极与一级电源转换芯片ICl的1脚、第一钽电容Cl的正极连接，一级电源转换芯片ICl的2脚与第二二极管 D3的阴极、电感Ll的一端连接，电感Ll的另一端与一级电源转换芯片ICl的4脚、第二钽电容C2的正极连接，稳压管D2的阳极、第二二极管D3的阳极、第一钽电容Cl的负极、第二钽电容C2的负极、一级电源转换芯片ICl的3脚和5脚接地，第二钽电容C2的正极作为+5 伏电源输出端；+5伏电源输出端分别与第一二级电源转换芯片IC2的2脚、第二二级电源转换芯片IC3的1脚、第一瓷片电容C3的一端、第三钽电容C6的正极连接，第二瓷片电容C4的两端分别与第一二级电源转换芯片IC2的3脚和5脚连接，第一二级电源转换芯片IC2的1 脚与第三瓷片电容C5的一端连接，作为_5伏电源输出端，第一瓷片电容C3的另一端、第三瓷片电容C5的另一端、第一二级电源转换芯片IC2的4脚接地；第二二级电源转换芯片IC3的3脚与第四钽电容C7的正极连接，作为+3. 3伏电源输出端，第三钽电容C6的负极、第四钽电容C7的负极、第二二级电源转换芯片IC3的2 脚接地。一级电源转换芯片ICl的4脚连接电感Ll的一端和第二钽电容C2的正极作为整个电源电路+5伏电源的输出端；第一二级电源转换芯片IC2的2脚作为一级电源+5伏电源的输入端，第一二级电源转换芯片IC2的1脚为整个电源电路_5伏电源输出端，同时并联第三瓷片电容C5到地；第二二级电源转换芯片IC3的1脚作为一级电源+5伏电源的输入端，同时并联第三钽电容C6到地，第二二级电源转换芯片IC3的3脚并联第四钽电容C7 到地，同时也为整个电源电路提供+3. 3V电源。[0041]如图3所示，信号处理电路2包括CPLD芯片IC4、电平转换芯片IC5、仿真调试接口 Jl、复位按键RESET、晶振IC6、五个滤波电容、六个瓷片电容、七个电阻，其中CPLD芯片IC4 采用Altera公司的EPM570T144C5N、电平转换芯片IC5采用Maxium公司的MAX3232、晶振 IC6采用3. 3伏供电的54MHz有源晶振、仿真调试接口 Jl采用十插针封装JTlO ；五个滤波电容C8、C9、C10、Cl 1、C12并联后的一端接电源电路的+3. 3伏电源输出端，并联后的另一端接地，CPLD芯片IC4的9脚、19脚、25脚、46脚、56脚、64脚、82脚、90 脚、100脚、116脚、126脚、136脚接电源电路的+3. 3伏电源输出端，CPLD芯片IC4的10脚、 17脚、26脚、47脚、54脚、65脚、83脚、92脚、99脚、115脚、128脚、135脚接地；电平转换芯片IC5的6脚与第四瓷片电容C13的一端连接，第四瓷片电容C13的另一端接地，第五瓷片电容C14的两端分别与电平转换芯片IC5的4脚和5脚连接，第六瓷片电容C15的两端分别与电平转换芯片IC5的1脚和3脚连接，第七瓷片电容C16的一端与电平转换芯片IC5的2脚连接，第七瓷片电容C16的另一端、电平转换芯片IC5的16脚与电源电路的+3. 3伏电源输出端连接，电平转换芯片IC5的15脚接地，电平转换芯片IC5 的12脚连接CPLD芯片IC4的3脚，电平转换芯片IC5的11脚连接CPLD芯片IC4的4脚， 电平转换芯片IC5的13脚作为数据输入脚、14脚作为数据输出脚；第一电阻Rl的一端与仿真调试接口 Jl的1脚、CPLD芯片IC4的35脚连接，第二电阻R2的一端与仿真调试接口 Jl的3脚、CPLD芯片IC4的36脚连接，第三电阻R3的一端与仿真调试接口 Jl的5脚、CPLD芯片IC4的33脚连接，第四电阻R4的一端与仿真调试接口 Jl的9脚、CPLD芯片IC4的34脚连接，第一电阻Rl的另一端、仿真调试接口 Jl的2 脚和10脚接地，第二电阻R2的另一端、第三电阻R3的另一端、第四电阻R4的另一端、仿真调试接口 Jl的4脚与电源电路的+3. 3伏电源输出端连接；复位按键RESET的一端与第五电阻R5的一端、第八瓷片电容C17的一端、CPLD芯片IC4的61脚连接，第五电阻R5的另一端与电源电路的+3. 3伏电源输出端连接，复位按键RESET的另一端和第八瓷片电容C17的另一端接地；晶振IC6的3脚与第六电阻R6的一端、第七电阻R7的一端连接，第六电阻R6的另一端与CPLD芯片IC4的91脚连接，第七电阻R7的另一端、第九瓷片电容C18的一端、晶振IC6的4脚与电源电路的+3. 3伏电源输出端连接，第九瓷片电容C18的另一端、晶振IC6 的2脚接地。信号处理电路的主要功能是在发送过程中实现数据信号的DPSK调制；在接收过程中实现数据的解调过程。复位按键RESET与电容C17并联再与电阻R5串联构成CPLD芯片IC4的复位电路，为CPLD芯片IC4的61脚提供复位信号。晶振IC6并联电容C18，再接上拉电阻R7，再与电阻R6串联构成CPLD芯片IC4的时钟源电路，为CPLD芯片IC4提供工作时钟。仿真调试接口 Jl接上拉电阻R2、R3、R4，下拉电阻Rl构成CPLD芯片IC4仿真调试接口电路，对CPLD芯片IC4的程序JTAG下载、调试都可以通过该接口。CPLD芯片IC4 的93脚作为发送信号输出脚，并与发送电路的发送信号输入端连接，CPLD芯片IC4的103 脚作为接收信号的输入脚，并与接收电路的接收信号输出端连接。电平转换芯片IC5的13 脚和14脚和地构成RS-232标准串口接口作为与外部数据传输的通信接口。如图4所示，发送电路3包括第八电阻R8和第三二极管D4，第八电阻R8的一端与信号处理电路中的CPLD芯片IC4的93脚连接，作为信号的输入端，第八电阻R8的另一端与第三二极管D4的阳极连接。第三二极管D4的阴极作为信号的输出端。如图5所示，磁电耦合环4包括漆包线圈4-2和铁氧体磁环4_1，所述的铁氧体磁环4-1为两个等径的半圆环对接构成的圆环形磁环，两个半圆环对接处留有间隙，其截面为长方形；漆包线圈为围绕长10mm、宽20 mm的长方形缠绕而构成的线圈，漆包线圈套在铁氧体磁环中的一个半圆环上，漆包线圈的一个接线头接地，另一个接线头与第三二极管D4 的阴极连接，作为信号的输入端。磁电耦合环的主要功能是在发送过程中实现电一磁的转化过程；在接收过程中实现磁一电的转化过程。如图6所示，接收电路5包括四个运算放大芯片、一个比较芯片、十四个电阻、五个瓷片电容和一个聚丙烯电容，其中四个运算放大芯片采用Anolog Devices公司的0P37，比较芯片采用Philips公司的LM393 ；聚丙烯电容C19的一端和第一运算放大芯片IC7的3脚、磁电耦合环的信号端、第三二极管D4的阴极连接，作为接受信号输入端，聚丙烯电容C19的另一端接地，第一运算放大芯片IC7的2脚与第九电阻R9的一端、第十电阻RlO的一端连接，第九电阻R9的另一端接地，第十电阻RlO的另一端与第一运算放大芯片IC7的6脚、第十一电阻Rll的一端连接， 第一运算放大芯片IC7的4脚与电源电路的_5伏电源输出端连接、7脚与电源电路的+5伏电源输出端连接；第十一电阻Rll的另一端与第十二电阻R12的一端、第十瓷片电容C20的一端、第十一瓷片电容C21的一端连接，第十二电阻R12的另一端接地，第十瓷片电容C20的另一端、十三电阻R13的一端、十四电阻R14的一端与第二运算放大芯片IC8的6脚连接，第十一瓷片电容C21的另一端、十三电阻R13的另一端与第二运算放大芯片IC8的2脚连接，第二运算放大芯片IC8的3脚接地、4脚与电源电路的_5伏电源输出端连接、7脚与电源电路的 +5伏电源输出端连接；第十四电阻R14的另一端与第十五电阻R15的一端、第十二瓷片电容C22的一端、 第十三瓷片电容C23的一端连接，第十五电阻R15的另一端接地，第十二瓷片电容C22的另一端、第十六电阻R16的一端与第三运算放大芯片IC9的6脚连接，第十三瓷片电容C23的另一端、第十六电阻R16的另一端与第三运算放大芯片IC9的2脚连接，第三运算放大芯片 IC9的3脚接地、4脚与电源电路的-5伏电源输出端连接、7脚与电源电路的+5伏电源输出端连接；第四运算放大芯片IClO的3脚与第三运算放大芯片IC9的6脚连接，第十七电阻 R17的一端、第十八电阻R18的一端与第四运算放大芯片IClO的2脚连接，第十七电阻R17 的另一端接地，第十八电阻R18的另一端、第十九电阻R19的一端与第四运算放大芯片IClO 的6脚连接，第四运算放大芯片IClO的4脚与电源电路的_5伏电源输出端连接、7脚与电源电路的+5伏电源输出端连接；第十九电阻R19的另一端和第十四瓷片电容C24的一端与比较芯片ICll的3脚连接，第十四瓷片电容C24的另一端接地，比较芯片ICll的8脚和第二十电阻R20的一端与电源电路的+5伏电源输出端连接，比较芯片ICll的1脚和第二十电阻R20的另一端与第二十一电阻R21的一端连接，第二十一电阻R21的另一端与第二十二电阻R22的一端连接， 作为接受信号经过接受电路的输出端，该信号输出端与信号处理电路中的CPLD芯片IC4的103脚连接，第二十二电阻R22的另一端接地，比较芯片ICll的2脚、4脚、5脚和6脚接地。接收电路的主要功能是先放大接收到的小信号，然后再实现带通滤波、放大功能，最后比较判定输出数字信号送入信号处理电路的CPLD芯片IC4进行处理。第一运算放大芯片IC7、电阻R9、R10构成前级放大电路，第二运算放大芯片IC8、电阻R11、R12、R13、电容C20、C21构成一级带通滤波电路，第四运算放大芯片IC10、电阻R17、R18构成后级放大电路，比较芯片ICll的输出端1脚再接上拉电阻R20构成比较判决电路，电阻R21的另一端和电阻R22连接并作为接收电路的信号输出端。该水下数据收发装置的技术指标为数据传输速率1200Bit/s ；数据接口标准 RS-232 ；PSK载波频率9600 Hz ；耦合通信模块体积45X105X15mm;供电电压9 35V ；电路功耗0. 5W ；连续工作时间不限。本实用新型装置的工作方式如图7所示(图中波浪线表示水下环境)两个相同的水下数据收发装置1-1和2-2，以及一条传输介质塑包链，待发送数据通过RS232串口标准接口将待发送数据信息传输水下数据收发装置1-1，数据信息经过水下数据收发装置1-1 中的信号处理电路、发送电路、磁电耦合环后，在塑包链上形成感应的交流信号，之后水下数据收发装置2-2的磁电耦合环上感应到变化的电压信号，该变化的电压信号经过水下数据收发装置2-2的接收电路、信号处理电路后，通过水下数据收发装置2-2的RS232标准串口接口输出接受到的数据，同理，要实现从水下数据收发装置2-2发送数据到水下数据收发装置1-1，其过程相反。
权利要求1. 一种基于塑包链感应耦合的水下数据收发装置，包括电源电路、信号处理电路、发送电路、接收电路和磁电耦合环，其特征在于所述的电源电路包含一个一级电源转换芯片、两个二级电源转换芯片、四个钽电容、三个瓷片电容、两个二极管、一个稳压管、电感和保险丝；保险丝的一端作为输入端与9 35伏电压源输入相连，另一端分别与第一二极管的阳极、稳压管的阴极连接，第一二极管的阴极与一级电源转换芯片的1脚、第一钽电容的正极连接，一级电源转换芯片的2脚与第二二极管的阴极、电感的一端连接，电感的另一端与一级电源转换芯片的4脚、第二钽电容的正极连接，稳压管的阳极、第二二极管的阳极、第一钽电容的负极、第二钽电容的负极、一级电源转换芯片的3脚和5脚接地，第二钽电容的正极作为+5伏电源输出端；第一二级电源转换芯片的2脚、第二二级电源转换芯片的1脚、第一瓷片电容的一端、 第三钽电容的正极分别与第二钽电容的正极连接，第二瓷片电容的两端分别与第一二级电源转换芯片的3脚和5脚连接，第一二级电源转换芯片的1脚与第三瓷片电容的一端连接， 作为-5伏电源输出端，第一瓷片电容的另一端、第三瓷片电容的另一端、第一二级电源转换芯片的4脚接地；第二二级电源转换芯片的3脚与第四钽电容的正极连接，作为+3. 3伏电源输出端，第三钽电容的负极、第四钽电容的负极、第二二级电源转换芯片的2脚接地；所述的信号处理电路包括CPLD芯片、电平转换芯片、仿真调试接口、复位按键、晶振、 五个滤波电容、六个瓷片电容、七个电阻；五个滤波电容并联后的一端接电源电路的+3. 3伏电源输出端，并联后的另一端接地， CPLD芯片的9脚、19脚、25脚、46脚、56脚、64脚、82脚、90脚、100脚、116脚、126脚、136 脚接电源电路的+3. 3伏电源输出端，CPLD芯片的10脚、17脚、26脚、47脚、54脚、65脚、83 脚、92脚、99脚、115脚、128脚、135脚接地；电平转换芯片的6脚与第四瓷片电容的一端连接，第四瓷片电容的另一端接地，第五瓷片电容的两端分别与电平转换芯片的4脚和5脚连接，第六瓷片电容的两端分别与电平转换芯片的1脚和3脚连接，第七瓷片电容的一端与电平转换芯片的2脚连接，第七瓷片电容的另一端、电平转换芯片的16脚与电源电路的+3. 3伏电源输出端连接，电平转换芯片的 15脚接地，电平转换芯片的12脚连接CPLD芯片的3脚，电平转换芯片的11脚连接CPLD芯片的4脚，电平转换芯片的13脚作为数据输入脚、14脚作为数据输出脚；第一电阻的一端与仿真调试接口的1脚、CPLD芯片的35脚连接，第二电阻的一端与仿真调试接口的3脚、CPLD芯片的36脚连接，第三电阻的一端与仿真调试接口的5脚、CPLD 芯片的33脚连接，第四电阻的一端与仿真调试接口的9脚、CPLD芯片的34脚连接，第一电阻的另一端、仿真调试接口的2脚和10脚接地，第二电阻的另一端、第三电阻的另一端、第四电阻的另一端、仿真调试接口的4脚与电源电路的+3. 3伏电源输出端连接；复位按键的一端与第五电阻的一端、第八瓷片电容的一端、CPLD芯片的61脚连接，第五电阻的另一端与电源电路的+3. 3伏电源输出端连接，复位按键的另一端和第八瓷片电容的另一端接地；晶振的3脚与第六电阻的一端、第七电阻的一端连接，第六电阻的另一端与CPLD芯片的91脚连接，第七电阻的另一端、第九瓷片电容的一端、晶振的4脚与电源电路的+3. 3伏电源输出端连接，第九瓷片电容的另一端、晶振的2脚接地；所述的发送电路包括第八电阻和第三二极管，第八电阻的一端与信号处理电路中的 CPLD芯片的93脚连接，第八电阻的另一端与第三二极管的阳极连接；所述的磁电耦合环包括漆包线圈和铁氧体磁环；所述的铁氧体磁环为两个等径的半圆环对接构成的圆环形磁环，两个半圆环对接处留有间隙；所述的漆包线圈为缠绕而构成的线圈，漆包线圈套在铁氧体磁环中的一个半圆环上，漆包线圈的一个接线头接地，另一个接线头与第三二极管D4的阴极连接；所述的接收电路包括四个运算放大芯片、一个比较芯片、十四个电阻、五个瓷片电容和一个聚丙烯电容；聚丙烯电容的一端与第一运算放大芯片的3脚和第三二极管D4的阴极连接，作为接受信号输入端，聚丙烯电容的另一端接地，第一运算放大芯片的2脚与第九电阻的一端、第十电阻的一端连接，第九电阻的另一端接地，第十电阻的另一端与第一运算放大芯片的6脚、 第十一电阻的一端连接，第一运算放大芯片的4脚与电源电路的-5伏电源输出端连接、7脚与电源电路的+5伏电源输出端连接；第十一电阻的另一端与第十二电阻的一端、第十瓷片电容的一端、第十一瓷片电容的一端连接，第十二电阻的另一端接地，第十瓷片电容的另一端、十三电阻的一端、十四电阻的一端与第二运算放大芯片的6脚连接，第十一瓷片电容的另一端、十三电阻的另一端与第二运算放大芯片的2脚连接，第二运算放大芯片的3脚接地、4脚与电源电路的-5伏电源输出端连接、7脚与电源电路的+5伏电源输出端连接；第十四电阻的另一端与第十五电阻的一端、第十二瓷片电容的一端、第十三瓷片电容的一端连接，第十五电阻的另一端接地，第十二瓷片电容的另一端、第十六电阻的一端与第三运算放大芯片的6脚连接，第十三瓷片电容的另一端、第十六电阻的另一端与第三运算放大芯片的2脚连接，第三运算放大芯片的3脚接地、4脚与电源电路的-5伏电源输出端连接、7脚与电源电路的+5伏电源输出端连接；第四运算放大芯片的3脚与第三运算放大芯片的6脚连接，第十七电阻的一端、第十八电阻的一端与第四运算放大芯片的2脚连接，第十七电阻的另一端接地，第十八电阻的另一端、第十九电阻的一端与第四运算放大芯片的6脚连接，第四运算放大芯片的4脚与电源电路的_5伏电源输出端连接、7脚与电源电路的+5伏电源输出端连接；第十九电阻的另一端和第十四瓷片电容的一端与比较芯片的3脚连接，第十四瓷片电容的另一端接地，比较芯片的8脚和第二十电阻的一端与电源电路的+5伏电源输出端连接，比较芯片的1脚和第二十电阻的另一端与第二十一电阻的一端连接，第二十一电阻的另一端与第二十二电阻的一端连接，作为接受信号经过接受电路的输出端，该信号输出端与信号处理电路中的CPLD芯片的103脚连接，第二十二电阻的另一端接地，比较芯片的2 脚、4脚、5脚和6脚接地。
专利摘要本实用新型涉及一种基于塑包链感应耦合的水下数据收发装置。现有水下通信装置成本高、操作困难。本实用新型包括电源电路、信号处理电路、发送电路、接收电路和磁电耦合环；电源电路给信号处理电路提供+3.3伏电源，给接收电路提供+5伏和-5伏电源，信号处理电路与外部通信，信号处理电路给发送电路提供调制后的发送信号，发送电路将调制后的发送信号送给磁电耦合环发送，磁电耦合环将感应信号送给接收电路，经过接收电路处理后进入信号处理电路，信号处理电路将最终解调出来的数据信息通过RS-232串口接口标准与外部通信。本实用新型体积小、成本低、功耗低，具有安全、灵活等特点，使用中不存在漏水的影响，可实现水下长距离通信。
文档编号H04B13/02GK202261302SQ20112039450
公开日2012年5月30日 申请日期2011年10月17日 优先权日2011年10月17日
发明者刘敬彪, 杨张义, 章雪挺, 蔡文郁, 陈中江 申请人:杭州鸥信电子科技有限公司