专利名称：Ics数字无线抗干扰直放站的制作方法
技术领域：
本实用新型涉及一种ICS直放站，特别涉及一种ICS数字无线抗干扰直放站。
背景技术：
随着中国移动通信网络的发展，各移动运营商将工作重点逐步的由网络建设转移到对网络的优化。无线直放站的自激问题一直是其在工程应用的软肋，众所周知，同频的输出信号通常由于收发隔离不完全而泄漏到输入端，容易造成工作瘫痪，同时无线直放站在工作过程中，需正确估计系统硬件处理时延及空间信道时延。针对上述问题，目前我们所使用的无线直放站还需要作出进一步的改进。
发明内容本实用新型的目的就在于提供一种ICS数字无线抗干扰直放站，能完全解决上述问题。为了实现上述目的，本实用新型采用的技术方案是这样的本实用新型的ICS数字无线抗干扰直放站，包括两个双工器、置于两个双工器之间的上行链路和下行链路以及置于上行链路和下行链路之间的DSP处理器、低噪声放大器、变频器、发射模块、DDC模块、DUC模块、信号产生模块、模数转换器、数模转换器及接收模块，上行链路输出端与DSP处理器输入端相连、DSP处理器输出端与低噪声放大器输入端相连、低噪声放大器输出端与变频器输入端相连、变频器输出端与发射模块输入端相连、发射模块输出端与DDC模块输入端相连、DDC模块输出端与DUC模块输入端相连、DUC模块输出端与信号产生模块输入端相连、信号产生模块输出端与模数转换器输入端相连、模数转换器输出端与数模转换器输入端相连、数模转换器输出端与接收模块输入端相连、接收模块输出端与下行链路输入端相连。与现有技术相比，本实用新型的优点在于本实用新型的ICS数字无线抗干扰直放站，能正确有效的估计信号时延，避免出现失误，同时可有效消除同频自激和干扰，避免工作站造成瘫痪的情况，且成本低,稳定性好。
图I为本实用新型的结构示意图。
具体实施方式
下面将结合附图对本实用新型作进一步说明。参见图1，本实用新型的ICS数字无线抗干扰直放站，包括两个双工器、置于两个双工器之间的上行链路和下行链路以及置于上行链路和下行链路之间的DSP处理器、低噪声放大器、变频器、发射模块、DDC模块、DUC模块、信号产生模块、模数转换器、数模转换器及接收模块，上行链路输出端与DSP处理器输入端相连、DSP处理器输出端与低噪声放大器输入端相连、低噪声放大器输出端与变频器输入端相连、变频器输出端与发射模块输入端相连、发射模块输出端与DDC模块输入端相连、DDC模块输出端与DUC模块输入端相连、DUC模块输出端与信号产生模块输入端相连、信号产生模块输出端与模数转换器输入端相连、模数转换器输出端与数模转换器输入端相连、数模转换器输出端与接收模块输入端相连、接收模块输出端与下行链路输入端相连。本实用新型能正确有效的估计信号时延，避免出现失误，同时可有效消除同频自激和干扰，提高系统增益，增家覆盖范围，避免工作站造成瘫痪的情况，通过数字处理，采用低噪声放大器，能在一定程度上降 低设备引入噪声，采用模块设计，易于安装、维护及控制，跟踪速度快，且成本低，稳定性好。信号产生的信号要求具有良好的自相关性和积极的互相关性，基于这一点，本实用新型可有效做到。
权利要求1. 一种ICS数字无线抗干扰直放站，其特征在于包括两个双工器、置于两个双工器之间的上行链路和下行链路以及置于上行链路和下行链路之间的DSP处理器、低噪声放大器、变频器、发射模块、DDC模块、DUC模块、信号产生模块、模数转换器、数模转换器及接收模块，上行链路输出端与DSP处理器输入端相连、DSP处理器输出端与低噪声放大器输入端相连、低噪声放大器输出端与变频器输入端相连、变频器输出端与发射模块输入端相连、发射模块输出端与DDC模块输入端相连、DDC模块输出端与DUC模块输入端相连、DUC模块输出端与信号产生模块输入端相连、信号产生模块输出端与模数转换器输入端相连、模数转换器输出端与数模转换器输入端相连、数模转换器输出端与接收模块输入端相连、接收模块输出端与下行链路输入端相连。
专利摘要本实用新型公开了一种ICS数字无线抗干扰直放站，包括两个双工器、置于两个双工器之间的上行链路和下行链路以及置于上行链路和下行链路之间的DSP处理器、低噪声放大器、变频器、发射模块、DDC模块、DUC模块、信号产生模块、模数转换器、数模转换器及接收模块。本实用新型能正确估计信号时延，同时可消除同频自激和干扰，且成本低，稳定性好。
文档编号H04B7/155GK202385100SQ20112044099
公开日2012年8月15日 申请日期2011年11月9日 优先权日2011年11月9日
发明者张波 申请人:成都福兰特电子技术有限公司