半导体系统、中继器及芯片电路的制作方法

专利名称：半导体系统、中继器及芯片电路的制作方法
技术领域：
本发明涉及实现存储器存取负荷分散的半导体系统中的低延迟传输装置、方法及程序。
背景技术：
迄今为止，为了使半导体芯片电路中的存储器存取负荷分散，提出一种在考虑实现成本与处理性能的基础上有机地结合了存取速度不同的存储器的分层型存储器的半导体系统电路。尤其是，为了解决总线的负荷集中的课题，正在进行以下研究开发通过半导体芯片电路内的网络、即芯片上的网络(Network on Chip ；以下在本申请说明书中记述为 “NoC”)使通讯(traffic)分散在多条传输路径上。在本说明书中，设想一种利用NoC来分散总线并将DRAM或SRAM等可改写的多个存储器连接到NoC上的半导体系统。在这种半导体系统中为了实现可以追随时刻变化的存储器存取的请求的存储器存取的负荷分散，需要决定数据存储目标的存储器以及决定从总线主控器(例如CPU或 DSP)到存储器的传输路径这两方面。也就是说，以往分别开发了总线主控器选择最佳存储器的技术和选择传输路径的技术。作为现有的数据存储目标的存储器的决定方法，可以列举出按照请求顺序分配处理的循环方式(round robin) 0再有，作为从总线主控器到存储器的传输路径的决定方法， 提出一种利用芯片上的网络的有效传输方式。具体是，公开了以下技术通过利用了中继器 (路由器)的传输路径的网络化，从而可以选择并利用多条传输路径，因此能够有效利用多条传输路径来解决总线的拥塞问题。例如，专利文献1公开了以多处理器间的相互连接为对象的网络传输中的路径选择技术。在专利文献1中，公开了以下技术设想能够选择多条路径，若在进行过传输的路径中，在一定时间内没有响应，则依据按照每个路线预先确定的选择概率的分布，选择多条预先确定的路径中的一条来进行数据包的再送。即，公开了在半导体上的网络中基于对路径的传输品质进行监视之后的结果来进行传输路径的选择的技术。现有技术文献专利文献专利文献1 日本特许第3816531号说明书在现有技术中，虽然分别调整数据存储目标的存储器和从总线主控器到存储器的传输路径而可以提高传输效率，但今后需要实现效率更高且延迟低的网络传输。再有，在现有技术中，并未针对所请求的传输延迟特性对于每个通讯而言都不同的情况的传输方式有所顾虑。具体是，因为现有的数据存储目标的存储器的决定方法是循环方式的，所以不能根据时刻变化的存储器存取负荷来分配数据的存储目标。例如，在如影像数据这样的代码量根据内容而在时间上变化较大的情况下，在分配目标的存储器之间，存取负荷会产生较大的差异，存储器存储的负荷分散不能有效地奏效。再有，在芯片上的网络中，存在请求低延迟传输的通讯与没有请求低延迟传输的通讯。例如，存在如用户操作这样的需要较高响应性的处理以及如背景描绘这样的不需要响应性的通讯。这些通讯在同一网络上混合存在的情况下，由于通讯之间的相互干扰，从而导致低延迟请求水平高的通讯会对低延迟请求水平低的通讯造成影响。因此，需要考虑了通讯特性(在上述的例子中为通讯速率或低延迟请求水平)的差异的数据存储目标的存储器的决定方法与传输路径的决定方法。

发明内容
本发明的目的在于可实现考虑了通讯特性的差异以及时刻变化的存储器的存取负荷的、更高效率且低延迟的网络传输。本发明的半导体系统，具备至少一个第一节点；多个第二节点；以及中继器，其经由被网络化的通信总线对从至少一个所述第一节点发送来的数据进行中继，并向多个所述第二节点的一个第二节点进行传输，所述中继器与至少一个所述第一节点连接，所述中继器具备低延迟路径选择部，该低延迟路径选择部从多个所述第二节点的各第二节点以及多条传输路径的各传输路径的组合中，基于各第二节点的负荷值的信息以及各传输路径的负荷值的信息来选择1组第二节点与传输路径，所述中继器利用由所述低延迟路径选择部选出的传输路径，向所选出的第二节点中继所述数据。也可以，作为所述第二节点的负荷值，所述低延迟路径选择部利用所述第二节点紧前面的中继器的缓冲量、数据包的等待时间、吞吐量以及颤动中的至少一个。也可以，作为所述传输路径的负荷值，所述低延迟路径选择部利用中继级数、数据长度、总线宽度、总线频带中的至少一个。也可以，所述低延迟路径选择部选择至少一个所述第一节点与所述第二节点之间的与去路相关的评价值和与回路相关的评价值之和最小的所述第二节点以及传输路径。也可以，所述低延迟路径选择部将峰值变动剧烈的单发式的通讯优先集中在同一传输路径或所述第二节点上。也可以，多个所述第二节点包括存储器、处理器、数字信号处理器中的至少一个。也可以，多个所述第二节点包括连接多个网络之间的中继器。本发明的中继器，在总线主控器与存储器之间使数据在被网络化的通信总线上进行传输，该中继器包括延迟时间处理部，其获取存在于发送所述数据的多条传输路径上的其他中继器中的处理延迟时间的信息；和低延迟路径选择部，其基于所获取到的与多条所述传输路径相关的处理延迟时间的信息，选择存储器以及多条所述传输路径中的向所述存储器进行传输的传输路径的一条传输路径。也可以，所述低延迟路径选择部基于所获取到的与多条所述传输路径相关的处理延迟时间的信息，选择存取速度不同的多种存储器中的存取速度相对高的存储器以及向所述存储器进行传输的延迟时间最小的传输路径。也可以，在表示所述数据的低延迟请求水平的信息是表示未超过预先确定的延迟时间的水平的情况下，所述低延迟路径选择部基于多条所述传输路径各自所流通的通讯的振幅、数据包尺寸、数据尺寸、发送间隔中的至少一个信息，选择所述存取速度相对高的存储器以及向所述存储器进行传输的延迟时间最小的传输路径。也可以，所述低延迟路径选择部选择多种所述存储器中的存取速度相对低的存储器，并基于向所述存储器进行传输的传输路径的通讯的振幅、数据包尺寸、数据尺寸、发送间隔中的至少一个信息的大小来选择向所述存储器进行传输的传输路径。也可以，所述中继器还包括接收所述数据的接收部；以及发送所述处理延迟时间的信息的发送部，在所述中继器与多种所述存储器中的任意一种存储器连接的情况下， 所述延迟时间处理部经由所述发送部将所述接收部中的所述处理延迟时间的信息向其他中继器转送。也可以，所述中继器还包括接收所述处理延迟时间的信息的接收部，在所述中继器与所述总线主控器连接的情况下，所述延迟时间处理部经由所述接收部来收集所述其他中继器中的所述处理延迟时间的信息。也可以，所述低延迟路径选择部根据利用请求低延迟的通讯的延迟时间、中继级数、所述传输单位的数据长度中的至少一个以上而生成的评价值，选择存储器以及多条所述传输路径中的向所述存储器进行传输的一条传输路径。也可以，所述低延迟路径选择部选择总线主控器与存储器之间的与去路相关的评价值和与回路相关的评价值之和成为最小值的存储器以及传输路径。也可以，在同一对的总线主控器之间传输数据的情况下，所述低延迟路径选择部选择同一存储器以及传输路径。也可以，所述低延迟路径选择部根据是否为峰值变动以及是否为单发式的通讯， 来选择同一存储器及传输路径。也可以，在表示所述低延迟请求水平的信息是表示在预先确定的延迟时间以上的水平的情况下，所述延迟时间处理部获取与多条所述传输路径相关的处理延迟时间的信肩、ο本发明的芯片电路，包括至少一个总线主控器；至少一个存储器；以及上述任意一项所述的中继器，其在至少一个所述总线主控器以及至少一个所述存储器之间的被网络化的通信总线上设置有多个。也可以，在利用至少一个所述总线主控器来执行多个应用程序软件的情况下，所述低延迟路径选择部按照每个应用程序软件，选择各应用程序软件利用的至少一个所述存储器以及多条所述传输路径的一条传输路径。发明效果在实现存储器存取负荷分散的半导体系统中，能够实现高效率传输且低延迟的网络传输。


图1(a)是表示硬件连接构成例的图，(b)是其示意图。图2是表示以二维网型结合了总线主控器的NoC总线的构成例的图。图3是依据本发明实施方式1的路径控制方法进行传输路径的控制的NoC的一例的示意图。图4是表示中继器的连接构成的图。
图5是表示中继器的构成的框图。图6是表示与总线主控器的各种处理关联地进行的存储器的动作以及经由中继器而在总线主控器与存储器之间被收发的数据的例子的图。图7是表示实现低延迟传输的NoC的网络结构的图。图8是表示数据包60的传输格式的一例和将数据包60分割为多个微片(flit) 的例子的图。图9是说明在NoC上流动的流的特性例的图。图10是表示延迟时间的收集与转送的处理顺序的流程图。图11 (A)及(B)是表示用于实现低延迟传输的NoC的构成的图。图12是表示中继器的处理顺序的流程图。图13是表示图12的步骤S805的处理的详细顺序的流程图。图14是表示成为存储器与路径的选择基准的评价值的具体例的图。图15是表示基于成为存储器与路径的选择基准的评价值来选择存储器与路径的具体例的图。图16(A)及(B)是表示对去路(forward path)与回路(return path)的评价值进行综合来决定存储器与路径的处理的例子的图。图17(A)是表示对应用程序所请求的传输延迟进行区分的处理类型的图，(B)是表示在图9所说明的流的管理表中追加了上述处理类型的例子的图。图18是表示考虑了去路的路径以及存储器的选择方法的处理顺序的流程图。图19(A)及(B)是表示考虑了去路与回路的差异的评价值的具体例的图。图20是表示基于通讯特性的路径的集中方法的处理顺序的流程图。
具体实施例方式以下，参照附图对本发明涉及的低延迟传输装置及低延迟传输方法的实施方式进行说明。首先，图1 (a)及(b)表示NoC的一部分构成。图1 (a)是表示硬件连接构成例的图，图1(b)是其示意图。根据图1(a)及(b)可知，示出设置在芯片10上的总线主控器 Ia Ic分别经由中继器(R)2与总线3进行连接。图2表示以二维网型结合了总线主控器的一般NoC的构成例。按照每个微型处理器或数字信号处理器(DSP)、存储器、输入输出电路等总线主控器来配置进行数据传输路径控制的中继器R，以短布线来连接(link)总线控制装置R之间。接着，对具有在本发明实施方式中设想的NoC总线的半导体系统的构成进行说明。图3示意地表示依据本实施方式的路径控制方法来进行传输路径控制的NoC的一例。在图3的系统中，多个芯片经由调停器(arbiter)来进行存储器存取。而且，调停器内部由NoC构成。通过利用NoC向多个存储器分散存取，从而不会使得总线的负荷集中，能够以低的动作时钟使NoC动作。在图3的例子中，混合存在着因特网处理与媒体处理这两种通讯，由于通讯之间的干扰而发生传输延迟。具体是，由芯片上的网络来构成内置了因特网功能的电视或移动电话的总线的情况下，在芯片上的网络中，存在请求低延迟传输的通讯和不请求低延迟传输的通讯。例如， 作为低延迟请求水平高的传输，有切换电视频道中的用户操作这样的需要高响应性的处理。另一方面，作为低延迟请求水平低的传输，存在因特网的内容显示下的背景描绘这样的不需要响应性的通讯。在这些通讯在同一网络上混合存在的情况下，由于通讯的相互干扰， 低延迟请求水平低的通讯会对低延迟请求水平高的通讯造成影响。在本实施方式中，设想通讯特性的具有差异的传输。作为通讯的特性，例如可以列举出通讯速率、每个应用程序的数据包尺寸、通讯流的个数、应用程序所需的低延迟程度 (低延迟请求水平)。而且，在将多个DSP或CPU等总线主控器、多个DRAM或SRAM等能改写的存储器连接到NoC的半导体系统中，设想从与NoC连接的总线主控器中动态地选择传输负荷低的路径且存取负荷低的存储器的用途。在本实施方式的NoC中，既可以采用设置规定时间长度的传输时隙(slot)并与传输时隙同步地传输对象信息的通信方式，也可以采用以非同步的方式传输对象信息的通信方式。再有，在中继器中，不会发生数据包的废弃，在能够进行传输之前可以保存数据包。进而，也可以导入流控制并调整要发送的数据包间隔。另外，在本实施方式中，将所传输的数据的单位(传输单位)称为数据包或微片。以后说明这些具体构成例。图4及图5表示中继器的构成。图4表示多个总线主控器2001、中继器2002及存储器2003的连接关系。依据来自总线主控器2001(例如，DSP、CPU、IO等)的请求，经由多级中继器2002，对多个存储器 2003中的适当存储器进行存取。为了使通讯的负荷分散，通过对多个中继器2002进行多级连接，从而可以抑制传输路径上的拥塞。再有，通过准备多个存储器2003来不使存取目标集中，从而可以减轻对存储器的存取负荷。图5表示中继器内部的构成例。在该构成中，以将从总线主控器向存储器的传输以及从存储器向总线主控器的传输相互独立地进行收发控制的构成来实现。中继器具有接收部201及202和发送部205及206。接收部(Bi、……,BX) 201从其他中继器或总线主控器接收命令或数据串。接收部(Ml、……、MZ) 202接收来自其他中继器或存储器的命令或数据串。发送部(Bi、……、BN)205及发送部(Ml、……、MY)206将命令或数据串发送到所决定的传输目标(其他中继器或存储器)。具有2个系统的接收部的理由如下可以同时处理来自多个中继器或总线主控器的通讯。另外，具有2个系统的发送部的理由如下可以同时处理来自多个中继器或存储器的通讯。另外，也可以设置3个系统以上的接收部及发送部的至少一方，还可以是一方或两方为1个系统。还有，在图5的构成中，因为可以同时处理来自总线主控器的存取请求和来自存储器的存取请求，所以按照每个目的地(总线主控器侧或存储器侧)设置接收缓冲器(未图示)。中继器还具备数据包结构分析部203 (或数据包结构分析部204)、延迟时间处理部207、连接关系数据库208、路径信息部209和低延迟路径选择部210。数据包结构分析部203(或数据包结构分析部204)对所接收到的数据包的结构进行分析，以判定有无低延迟传输的请求。延迟时间处理部207参照存储了表示中继器连接关系的信息的连接关系数据库208，以决定通讯的延迟时间的收集或发送中的任一个动作。更具体的是，延迟时间处理部 207经由接收部201，从位于总线主控器侧的其他中继器或总线主控器对接收状况的信息进行接收。接收状况的信息例如是接收部的缓冲量或数据包的残留时间。而且，经由发送部206，将接收状况的信息向其他中继器或存储器传输。再有，延迟时间处理部207经由接收部202，接收来自位于存储器侧的其他中继器的接收信息的信息或来自存储器的接收状况的信息，并经由发送部205向其他中继器或总线主控器传输。路径信息部209管理路径信息。低延迟路径选择部210决定传输目标的中继器或存储器。图6示出与总线主控器的各种处理关联地进行的存储器的动作以及经由中继器而在总线主控器与存储器之间被收发的数据的例子。例如，在总线主控器进行的摄像处理中，向存储器发送影像数据及声音数据，并记录在存储器中。再有，在变换处理中，从存储器读取影像数据及声音数据，将由总线主控器进行变换之后的影像数据及声音数据发送到存储器，并记录在存储器中。图7表示实现低延迟传输的NoC的网络结构。在图7的例子中，区分为对中继处理进行旁路的路径和不进行旁路的普通路径。再有，也区分为仅收纳低延迟请求水平高的通讯的存储器和除此之外的存储器来进行记载。例如，作为仅收纳低延迟请求水平比预先确定的水平还高的通讯的存储器，也可以利用SRAM等在物理上高速的存储器。作为收纳低延迟请求水平不比预先确定的水平高的通讯的存储器，也可以利用上述在物理上高速的存储器以外的存储器(例如DRAM等较低速的存储器)。以后详细说明选择要旁路的路径的方法或者选择收纳低延迟请求水平高的通讯的存储器的方法。另外，要旁路的路径的设定并未被限制为图中示出的例子，也可以在全部的中继器中设定要旁路的路径。再有，无需一定要设定请求低延迟的存储器。图8表示数据包60的传输格式的一例和将数据包60分割为多个微片的例子。数据包60具备标题字段61、数据字段62以及控制码字段63。在标题字段61中，从附图右侧开始按照顺序分别记述发送目标的地址、发送源的地址、流ID、数据种类、低延迟请求水平(低延迟请求的类型)、表示振幅的信息。低延迟请求的类型的记述方法是任意的，但也可以用多值来表现。例如，向低延迟请求水平高且需要高响应性的用户接口的处理分配高的数值，向低延迟请求水平低且在背景处理中能够对应的影像的传输码处理分配低的数值。在这些信息之后记述要传输的数据。在数据字段62中例如记述影像数据、声音数据。在控制码字段63中例如记述预先确定的数据包60的结束码。基于上述标题字段61的数据中的发送目标的地址和发送源的地址，进行数据包的中继处理和接收侧的接收处理。再有，基于低延迟请求的类型来决定传输路径。发送侧的总线主控器将数据包分解为被称为“微片”的小的数据包单位后进行传输。在接收侧的存储器中，基于结束码，将被传输的微片重新构筑为数据包。如图8的例子所示，微片的长度也可以将记述发送目标的地址、发送源的地址以及低延迟请求的类型的字段等、可以记述控制数据的长度作为基准。例如，1个数据包的尺寸为128字节，1个微片的尺寸为32比特或64比特。其中， 1个数据包的尺寸以及1个微片的尺寸根据应用程序而有所不同，因此请注意上述尺寸只不过是一例而已。图9表示流经NoC上的流(通讯)的特性例。准备识别流的ID、识别数据种类的项目、表示低延迟传输请求程度的高低的项目 (在图9的例子中，数值越低则请求越高)、表示通讯的特性的项目。在本实施方式中，将通讯的振幅作为通讯的特性来采用。所谓“通讯的振幅”表示通讯量的大小的时间性变动幅度，表示相对于平均性振幅(通讯量)而言具有何种程度的偏离。例如，“士30%”表示相对于平均振幅而言有士30%的偏离。该数值越大，通讯的负荷变动越高。上述数据种类、低延迟传输的请求的高低以及通讯的振幅信息也可以通过对在半导体设计时设想到的通讯进行评价而事先掌握。或者，在现实中，也可以鉴于用户操作等在半导体设计时刻发生不能预见的通讯的事实，在半导体的动作时利用各中继器来收集这些信息。基于该流的特性，以后述的方式来选择传输路径以及存储器。图10是表示延迟时间的收集与转送的处理顺序的流程图。在步骤S401中，延迟时间处理部207参照连接关系数据库208，掌握中继器的连接关系。在步骤S402中，延迟时间处理部207判断自身所属的中继器(以下记述为“自中继器”)是否与总线主控器连接。若与总线主控器连接则处理进入步骤S403，若未连接则处理进入步骤S404。在步骤S403中，延迟时间处理部207收集直接连接于存储器的所有中继器的延迟时间的信息，并将该信息存储在内部。在步骤S404中，延迟时间处理部207判断自中继器是否与存储器连接。若与存储器连接则处理进行步骤S405，若未连接则处理返回到步骤S401。在步骤S405中，延迟时间处理部207将自中继器的接收部201中的处理延迟时间的信息发送到直接连接于总线主控器的全部中继器。发送目标是进行过询问的路由器的地址或者预先确定的地址。与总线主控器连接的中继器基于所获得的延迟时间，来决定传输路径与存储器。延迟时间的信息既可以地定期地从上述中继器发送，也可以从延迟时间处理部 207向上述中继器发送请求，作为基于该请求的来自中继器的响应而被发送。延迟时间的信息既可以用接收部201中的数据的停滞时间来表现，也可以用每单位时间内处理过的数据包数来表现。另外，通过维数序路由等在NoC中安装一般的路由或者在设计时定义向存储器传输的传输路径被唯一决定的网络结构(例如，蝶状)来选择发送目标的存储器，从而可以唯一地决定路径。通过收集与存储器连接的中继器的延迟时间的信息，从而能够主要收集存储器的存取负荷。上述传输延迟既可以在从总线主控器到存储器的路径上进行。另外，也可以不仅收集延迟时间的信息，还收集振幅的值。如上所述，对在从总线主控器向存储器传输数据时，基于在连接于存储器紧前面的中继器的接收部201的接收状态来收集延迟时间的方法进行了说明。通过从总线主控器向存储器的数据传输请求，在从存储器向总线主控器传输数据时，基于连接于存储器紧前面的中继器的接收部202的接收状态来收集延迟时间。由此，不仅是从总线主控器到存储器的去路，就连从存储器向总线主控器的回路也能进行采用了延迟时间的存储器与传输路径的选择。关于具体的选择方法，将在后面叙述。虽然以从存储器向总线主控器传输数据时的去路的说明为中心，但是对于从存储器向总线主控器的回路来说也能采用相同的方法。另外，参照图13在后面叙述也包含中继器中产生的传输延迟的存储器与传输路径的选择方法的详细内容。图11 (A)及(B)表示用于实现低延迟传输的NoC的构成。图Il(A)的例子是选择存储器的存取负荷值小的存储器以及抵达该存储器的传输路径来传输通讯的、路径选择的例子。在图11的例子中，测量到与总线主控器连接的中继器组“X”以及连接于存储器紧前面的中继器组“Y”为止的传输延迟。而且，在与总线主控器连接的中继器组X之间共享到各存储器为止的传输延迟时间的信息。由延迟时间处理部 207保存传输延迟时间的信息。而且，低延迟路径选择部210在发生了从总线主控器向存储器的存取时，基于所获取到的传输延迟时间而分别决定存取目标的存储器与传输路径。由此，能够进行主要反映了存储器的存取负荷的存储器与传输路径的决定。此外，也可以利用在NoC领域内连接一般的被称为NIC(network interface controller)或NI (network interface)的总线主控器与NoC的网关、或者连接存储器与 NoC的网关来构成中继器组“X”、中继器组“Y”。再有，存取负荷也可以是各总线主控器针对各存储器独立地收集。在图Il(B)的例子中，是在按照每个存储器来设定相对的存取速度时，根据低延迟请求水平的高低或者通讯的振幅等通讯特性对通讯进行分类，然后选择传输目标的各存储器以及传输路径来传输通讯的路径选择的例子。例如，设想如相对高速的内部存储器 (例高速缓冲存储器)和低速的外部存储器(例DRAM)等，在物理上而言对存储器的存取速度不同的存储器结构。而且，可以在低延迟请求水平高的通讯中使用高速存储器，而在低延迟请求水平低的通讯中使用低速存储器。只要在设计时决定在哪个存储器中收纳哪种低延迟请求水平的通讯即可。将低延迟请求水平高的通讯收纳在高速存储器中。因为对高速存储器的存取可以期待高的响应性。另一方面，也可以将振幅的时间变化剧烈的通讯收纳在低速存储器中。通过集中振幅的时间变化剧烈的通讯，从而通讯的统计多样效应奏效，可以改善传输效率，也可以期待实现低延迟化。由此，能进行考虑了通讯特性的存储器与传输路径的决定。以下，对将存储器的存取负荷中产生的延迟、中继器中产生的延迟以及通讯特性有机地建立关联来选择存储器与传输路径的方法进行说明。图12是表示中继器的处理顺序的流程图。中继器从其他中继器或总线主控器接收微片，依据以下的处理顺序向存储器或中继器转送微片。在步骤S801中，接收部201从其他中继器或总线主控器接收以微片为单位的数据。在步骤S802中，数据包结构分析部203从图8所示的接收到的以微片为单位的数据串中读取按照图9那样定义的与低延迟传输的请求的强度相关的记述。在步骤S803中，低延迟路径选择部210判断低延迟请求水平是否高。若判断为低延迟请求水平高，则处理进入步骤S804，若判断为低延迟请求水平低，则处理进入步骤S806。另外，在以2值表示低延迟请求水平的情况下，低延迟请求水平的高低是根据该值的大小来判断的。再有，在以2值以外的值来表示的情况下，只要将预先确定的水平(延迟时间)作为基准来判断是否在该基准以上即可。
在步骤S804中，低延迟路径选择部210收集各路径的延迟时间(D)。其中，延迟时间的取得也可以始终与上述处理并行地实施。在设计上预先确定从总线主控器到一定的中继器为止根据处理的不同利用哪条路径。在本实施方式中，因为设有多个存储器，所以除了上述在设计上预先确定的从总线主控器到一定的中继器为止的路径以外，还获取从该中继器到与各存储器直接连接的中继器为止的各路径的延迟时间的信息。此外，虽然以在设计时确定路径为例进行了说明，但这只是一例而已。除此以外， 还可以通过自适应路由所代表的方法来动态构筑路径信息。在通过基于自适应路由的路由方法来实现的情况下，可以容易地对应在设计时未曾设想到的负荷上升等状况。在步骤S805中，低延迟路径选择部210选择收纳低延迟请求水平高的请求的存储器(例如高速存储器)，选择向该存储器进行传输的延迟时间最小的路径。其中，在图13中说明路径的具体选择方法。在步骤S806中，低延迟路径选择部210从连接于存储器紧前面的中继器取得从与总线主控器连接的中继器向各存储器的各路径(在图15中描述路径的详细内容)的通讯的振幅的信息。其中，获取上述的通讯的振幅信息的中继器也可以是路径上的特定中继器。 连接于存储器紧前面的中继器(也可以是路径上的特定中继器)测量所接收到的通讯的最低接收速率与最高接收速率，并将其差作为通讯的振幅。将该值与延迟时间一起从连接于存储器紧前面的中继器(也可以是路径上的特定中继器)向与总线主控器连接的中继器发送。对计算出的振幅和从与总线主控器连接的中继器发送的通讯的振幅(作为图8所示的微片的振幅信息而获得的)进行比较，低延迟路径选择部210选择收纳低延迟请求水平不高的请求的存储器(例如低速存储器)，并且选择通讯的振幅相近的路径。而且，在步骤 S808中，发送部基于步骤S805或S807的任一个步骤中选出的路径来发送数据。图13是表示图12的步骤S805的处理的详细顺序的流程图。在本实施方式中，为了选择传输目标的存储器与传输路径而定义了评价式。在该评价式中，不仅仅是主要反映了存储器的存取负荷的参数、即“请求低延迟的通讯的延迟时间(D) ”，还考虑了对通过中继器中的中继处理而产生的延迟时间造成影响的“到成为对象的存储器为止的中继级数(H)”或者“成为传输对象的数据的数据长度(L) ”。由此，可以选择传输目标的存储器与传输路径。因此，在步骤S901中，首先从某一中继器中收集请求低延迟的通讯的延迟时间 (D)、到成为对象的存储器为止的中继级数(H)、成为传输对象的数据的数据长度(L)的各
fn息ο对于主要反映了存储器的存取负荷的参数、即请求低延迟的通讯的延迟时间(D) 而言，由图5所示的延迟时间处理部207进行收集。如图Il(A)所示，与总线主控器连接的中继器的延迟时间处理部207从与存储器连接的中继器收集延迟时间的信息。在与存储器连接的中继器中，例如将中继器的接收部201中的数据包的残留量、数据包的等待时间、该中继器在该时刻的缓冲量等信息作为表示延迟时间(即存取负荷)的值来收集。再有，也可以将吞吐量(一定时间内可以处理的数据量或传输速率)或者颤动(数据包抵达间隔的摇摆)等表示传输效率或传输品质的信息作为存储器的存取负荷的值来使用。另外，与总线主控器连接的中继器的延迟时间处理部207可以将与存储器连接的中继器的缓冲量、数据包的等待时间、吞吐量以及颤动中的至少一个作为该存储器的负荷值来利用。“到成为对象的存储器为止的中继级数(H) ”是到成为对象的存储器为止所存在的中继器的个数。如上所述，中继级数是在设计时通过总线主控器或存储器的构成方法而唯一地决定的。因此，只要向各中继器提供到各存储器为止的中继级数的信息即可。或者，也可以考虑系统构成的变更的容易度，然后预先将从各中继器到各存储器的与中继级数相关的信息集中在系统上的1处，并读取该信息。“成为传输对象的数据的数据长度(L) ”是在设计时决定的数据。以在中继器、总线主控器以及存储器中进行处理的基本单位、即在设计时决定的数据长度来进行数据的处理。也可以考虑系统构成的变更的容易度，然后预先将从各中继器到各存储器的与中继级数相关的信息集中在系统上的1处，并读取该信息，其后使中继器、总线主控器、存储器各部动作。除了“到成为对象的存储器为止的中继级数(H) ”、“成为传输对象的数据的数据长度(L) ”以外，还可以采用到成为对象的存储器为止的传输路径的总线宽度(W)。其中，在到成为对象的存储器为止混合存在多种总线宽度的总线(例如，总线宽度为64比特的总线和总线宽度为1 比特的总线)的情况下，作为一例，也可以将总线宽度最窄的总线作为总线的评价值来采用。由此，可以将更适合的路径选择作为基准来采用。也可以采用到成为对象的存储器为止的传输路径的总线频带(B)。另外，在到成为对象的存储器为止混合存在多种总线频带的总线的情况下，例如通过将总线频带最小的总线作为总线的评价值来采用，由此可以作为更适合的路径选择的基准。总线频带例如可以用总线的动作频率、能够对成为传输对象的通讯进行分配的总线的传输频带的任一个来表现。与上述处理同样，也可以考虑系统构成的变更的容易度，然后预先将从各中继器到各存储器的与中继级数相关的信息集中在系统上的1处，并读取该信息，其后使中继器、 总线主控器、存储器各部动作。在步骤S902中，低延迟路径选择部203基于这些信息，对通过路径选择的计算
以及评价式算出的评价值进行计算。而且，基于该评价值来决定转送目标。再有，也可以将到成为对象的存储器为止的传输路径的总线宽度(W)、到成为对象的存储器为止的传输路径的总线频带(B)也作为评价项目加入到评价式中，同样进行评价。此外，评价式也可以对H、L、D、W、B的各项加权，通过可以将应重视的项目明确化的评价式进行评价。进而，不仅是乘法运算，也可以通过用加法运算来构筑数学式，从而能够以运算量少的评价式来构筑评价功能。根据图13的方法，能够进行不但包含存储器的存取负荷、还包含由中继器产生的传输延迟的存储器与传输路径的选择。图14表示成为存储器与路径的选择基准的评价值的具体例。作为计算评价值的参数，采用从总线主控器到存储器的中继级数(H)、数据包的长度(L)、从总线主控器到存储器的传输延迟时间(D)。作为评价值的计算方法的具体例，考虑各参数数值的乘法运算。
根据图14的例子可以理解中继级数越增加，则评价值变得越高(图14的(1))。 再有，数据长度越长，则评价值变得越高(图14的O))。进而，延迟时间越长，则评价值变得越高(图14的(3))。在图14的例子中可知评价值越高，则越是不能适于低延迟传输的路径。基于表示上述的流的特性的低延迟请求水平的数值，来选择符合所获得的评价值的传输路径与存储器。其中，在设计时事先决定表示低延迟请求水平的数值与评价值的关系，在动作时根据该关系来选择传输路径与存储器。另外，在本实施方式说明中，虽然用乘法运算来构筑评价式，但评价式也可以是加减运算或乘法运算。只要是可以算出与从总线主控器到存储器的中继级数(H)、数据包的长度(L)、从总线主控器到存储器的传输延迟时间(D)相应的评价结果的评价式即可。再有， 无需采用所有的中继级数(H)、数据包的长度(L)、传输延迟时间(D)这些指标，只要利用1 个以上指标来选择存储器与传输路径即可。图15表示基于成为存储器与路径的选择基准的评价值来选择存储器与路径的具体例。是利用各中继器来管理从总线主控器到存储器为止的路径的例子。在图15的例子中示出中继器(5)的路径信息(从主控器2向各存储器进行传输用的传输路径)。在图 15的例子(主控器21中继器(3) 1存储器1)中，设置路径，以便从主控器2经由中继器(1)然后到存储器1。在中继器( 中，针对所设定的各路径来计算评价值，在需要进行低延迟传输的情况下，选择评价值低的“主控器中继器(3) ι存储器1”的路径。另一方面，在图15的例子中，在设计时固定地决定了从总线主控器向存储器的路由的情况下，可以抑制路由的安装或芯片的耗电。通过实现采用该评价值的方法，从而能够进行考虑了存储器存取的负荷以及在中继器中发生的延迟双方的存储器与路径的选择。图16(A)及(B)表示对去路与回路的评价值进行综合来决定存储器与路径的处理的例子。在图16的例子中，作为评价式，利用中继级数与传输延迟时间之积来计算评价值。在图16中，省略了与数据包长度相关的信息的记载。在图16(A)的例子中，选择在去路中评价值变小的路径与存储器，求取回路的评价值，以选择存储器与路径。选择从总线主控器1到存储器1的路径(中继级数4级 ’传输延迟时间40 ；评价值160)和从存储器1到总线主控器4的路径(中继级数7级；传输延迟时间80 ；评价值560)。在图16(B)的例子中，按照去路与回路的评价值之和最小的方式来选择存储器与路径。在仅考虑了去路的情况下，对存储器1的存取变为最短(评价值160)。然而，若也考虑回路并使去路与回路的评价值之和变小，则不选择存储器1，而选择存储器2。即，选择从总线主控器1到存储器2的路径(中继级数5级；传输延迟时间50 ；评价值250)和从存储器2到总线主控器4的路径(中继级数6级；传输延迟时间50 ；评价值300)。在去路与回路中，一般，被传输的通讯的倾向不同。例如，从主控器向存储器传输数据的数据传输请求(控制数据)中，大多低延迟请求水平高，而在与之对应的从存储器向总线主控器传输数据过程中，大多低延迟请求水平低。因此，认为考虑了双方评价值的做法比较容易进行低延迟传输。图17(A)表示对应用程序所请求的传输延迟进行区分的处理类型。
与图17(A)相关联，对根据应用程序所请求的传输延迟的特性差异来决定去路与路径的方法进行说明。首先，为了对应用程序所请求的传输延迟的特性差异进行区分，定义处理类型。在此示出的例子中，具有2种处理类型。作为应用程序，其中一个例如对应于背景图像的图像处理等实时性低的处理(成批型处理)，另外一个例如对应于影像流动这样的低延迟请求水平高的图像处理(实时型处理)。如图17(A)所示，设想2种处理类型(成批型及实时型)。在为成批型处理的情况下，从作为处理请求源的总线主控器向作为处理目标的存储器实时地传递请求。另一方面，处理结果不保证(不需要)实时性。再有，在为实时型处理的情况下，作为处理请求源的总线主控器与作为处理目标的存储器之间的通信是以双向方式实时地进行通信的。图17(B)表示在图9所说明的流的管理表中追加了上述处理类型的例子。通过对处理类型进行区分，从而能够进行考虑了去路与回路的评价值差异的柔性的路径与存储器的选择。在为实时型处理的情况下，如图 17 (B)的例子所示，虽然需要对去路与回路进行区分来计算评价值，但是在成批型处理的情况下，回路的响应性不必较高，可以自由地设定路径。既可以按照可以在图8所示的数据包的标题字段61中记述处理类型的识别符的方式进行记述，也可以与表示低延迟请求水平的项目一并进行记述。由此，基于应用程序所请求的传输延迟的特性差异，能够根据数据包的记述信息来决定去路与路径。另外，在利用NoC来执行多个应用程序软件的情况下，也可以按照该应用程序来决定存储器与传输路径。而且，也可以针对各应用程序的去路与路径而设定各不相同的传输路径。图18是表示考虑了去路的路径及存储器的选择方法的处理顺序的流程图。基于图16(A)的利用例，对考虑处理类型差异的去路与路径的决定方法进行说明。在步骤SlOOl中，低延迟路径选择部210从发送源的主控器S(在图16的例子中为主控器1)的延迟时间处理部207收集收纳有存储器1 存储器N的各中继器的接收部 201中产生的延迟时间的信息。这是用于估计向存储器1 存储器N(在图16的例子中为存储器1 存储器4)传输数据之际的处理负荷。主控器S的低延迟路径选择部210基于所收集到的延迟时间，以图13所示的顺序计算去路的评价值(步骤S1001)。在步骤S1002中，低延迟路径选择部210根据主控器S的数据包结构分析部203 中的数据包的分析结果，判断处理类型是否为“实时型”。在处理类型为实时型的情况下，处理进入步骤S1003，在处理类型为成批型的情况下，处理进入步骤S1005。在步骤S1005中，低延迟路径选择部210选择向去路的评价值最小的存储器的路径。另一方面，在步骤S1003中，发送源的主控器S的延迟时间处理部207收集收纳有存储器1 存储器N的各中继器的接收部202中产生的延迟时间的信息。主控器S的低延迟路径选择部210基于所收集到的延迟时间，以图13所示的顺序计算回路的评价值(步骤 S1003)。在步骤S1004中，低延迟路径选择部210选择去路与回路的评价值之和最小的路径与存储器的组合。图19㈧及⑶表示考虑了去路与回路的差异的评价值的具体例。基于图16(A)的利用例与图5的中继器的构成进行说明。附图的评价值计算中采用的评价式是基于中继级数、数据长度以及延迟时间，按照图13所示的顺序来计算评价值的。以下，对各参数的取得、设定方法进行说明。中继级数是在设计时通过决定网络结构(中继器、总线主控器、存储器的个数或配置)而唯一地决定的。数据长度可以在设计时根据应用程序或媒体的种类(例如影像或声音等)来决定。延迟时间是以图18所示的顺序由中继器的延迟时间处理部207来收集的。利用所获得的参数，以图13说明的方法， 在低延迟路径选择部210中计算评价值。在图19(A)中示出去路的各参数与评价值，在图 19(B)中示出回路的各参数与评价值。根据应用程序所请求的传输品质并利用这些表来选择存储器与传输路径。图19(A)表示在从主控器1向各存储器传输数据包时相关的参数(中继级数、数据长度、延迟时间)与评价值。图19(B)表示在从各存储器向主控器4传输数据包时相关的参数(中继级数、数据长度、延迟时间)与评价值。在图19的例子中，选择去路与回路的评价值之和最小的路径与存储器的组合、即存储器2。图20是表示基于通讯特性的路径的集中方法的处理顺序的流程图。作为存储器与传输路径的选择方法，对基于利用通讯特性的路径的集中的选择方法进行说明。目前，设想以下例子同一应用程序被不同的处理器分割并行处理，在处理器(总线主控器)之间经由存储器进行数据的交换。在处理器之间同时发生了多个通讯的情况下，按照所有通讯采用同一存储器的方式集中通讯的方法，在管理时间工夫的削减、性能保证方面可以期待产生效果。再有，作为通讯的特性，设想峰值变动剧烈的通讯和单发式产生的通讯。与在同一路径上传输这些通讯和固定速率的通讯的方法相比，对于仅区分为峰值变动剧烈的通讯和单发式产生的通讯并对同种通讯进行集中后在同一路径上传输的方法而言，统计多样效应比较容易奏效。由此，可以容易地提高传输效率。对于通讯特性而言，在设计时如图9所示按照每个通讯流赋予流ID，预先对数据种类、低延迟传输请求的强度、通讯的振幅大小进行定义。另外，通讯的特性并不仅限于通讯的振幅，例如，也可以取代通讯的振幅，或者与通讯的振幅一起利用数据包尺寸或数据尺寸、通讯数据的抵达间隔、通讯数据的发送间隔进行定义。通过采用这些信息，从而可以更加清楚通讯的类似性。在数据包中记述这些信息，从总线主控器进行数据传输。在与总线主控器连接的中继器(例如图11的“X”)的数据包结构分析部203中对这些信息进行解释，在低延迟路径选择部210中基于这些信息来选择存储器与传输路径。参照图20来说明低延迟路径选择部210的详细动作。首先，在步骤S1201中，低延迟路径选择部210判断集中对象的通讯是否为同一对的总线主控器之间的通信。“同一对的总线主控器之间的通信”是指在同一总线主控器中工作的应用程序、即发送目标的总线主控器相同的通信。若为同一对的总线主控器之间的通信，则处理进入步骤S1203，否则处理进入步骤S1202。
在步骤S1202中，判断是否为峰值变动剧烈的通讯或单发式产生的通讯。如果是这样的通讯，则处理进入步骤S1203，否则处理进入步骤S1204。在步骤S1203中，低延迟路径选择部210搜索成为集中目标的候补的路径、存储器。而且，搜索是否存在峰值变动剧烈的通讯、单发式产生的通讯的通信。在没有成为集中目标的候补的路径、存储器的情况下，利用评价值来决定集中目标的路径、存储器。在存在候补的情况下，在步骤S1204中低延迟路径选择部210求取集中目标的候补的评价值，并判断作为集中目标是否妥当，以决定转送目标。作为上述实现方法，虽然也考虑在半导体中实时地执行的方法，但也可以事先模拟通讯并将仿真结果安装在半导体上。例如，也可以判断将哪个应用程序的通讯作为集中对象，还判断使哪种程度振幅的通讯彼此集中等，在半导体上安装决定了集中目标的结果。本申请发明并不是仅仅可以安装在芯片(NoC)上，也可以作为用于安装到芯片上且进行设计及验证的仿真程序来实施。这种仿真程序是通过计算机来执行的。在本实施方式中，图4所示的各构成要素可以作为仿真程序上的被目标化的等级来安装。各等级是通过读取预先确定的仿真方案而在计算机上实现与上述实施方式的各构成要素对应的动作的。换言之，与各构成要素对应的动作作为计算机的处理步骤而被串行或并行地执行。作为总线主控器而被安装的等级是通过读取由仿真器定义的仿真方案来决定假设性地向中继器的等级发送数据包的定时等条件的。而且，对各路径中的发送状态以及本实施方式的处理进行仿真，进行决定存储器及发送路径的动作。作为总线主控器而被安装的等级在仿真方案所记述的仿真的结束条件成立之前的期间内进行动作，计算动作中的吞吐量或等待时间、总线的流量的变动形式、动作频率、 耗电的估计值等并提供给程序的利用者。基于这些信息，程序的利用者进行拓扑或性能的评价，进行设计及验证。例如，一般在仿真方案的各行中记述发送源总线主控器的ID、发送目标总线主控器或存储器的ID、要发送的数据包或微片的尺寸、要发送的定时等信息。再有，通过以成批处理的方式评价多个仿真方案，从而可以有效地验证是否在所设想的所有方案中都能保证所希望的性能。还有，通过使总线的拓扑或节点数、处理器或DSP、存储器、外部IO的配置变化来进行性能比较，从而也能够确定最适于仿真方案的网构成。基于本实施方式的构成也能适用于本形态的设计及验证工具。本申请发明即使在作为设计及验证工具来实施时也能被采用。另外，上述的“节点”是包含处理器或DSP等总线主控器及存储器的概念。一般而言，中继器(路由器)被分类为节点的一部分。然而在本申请说明书中，中继器也可以不包含在节点中。基于本发明的中继器能够利用于在总线主控器及存储器等多个节点之间传输数据的半导体系统中。结果，更一般化为如下所述。在本发明的实施方式中，构筑以下半导体系统经由被网络化的通信总线来连接某个第一节点、与第一节点连接的中继器以及多个第二节点。 中继器的低延迟路径选择部从多个第二节点的各第二节点以及多条传输路径的各传输路径的组合中，基于各第二节点的负荷值的信息以及各传输路径的负荷值的信息来选择1组第二节点与传输路径。结果，中继器能够利用所选择的传输路径向被选出的第二节点中继数据。
此外，也有时优选将中继器作为节点来对待。例如一般在使系统LSI大规模化的情况下，大多将系统LSI分割为多个网络。为了相互连接这样的多个网络，采用也被称为 “网关”的中继器。若着眼于与该中继器直接连接的网络，则该中继器具有向该网络发送数据并从该网络接收数据的功能。这是与上述总线主控器或存储器同等的功能。因此，在上述例子的情况下，也可以将该中继器作为“节点，，来对待。工业上的可利用性本发明涉及的低延迟传输装置可以利用于系统LSI上的数据传输。更具体的是， 作为本发明的典型用途，设想从处理器、I/O等总线主控器向存储器进行存取的系统LSI。 其中，本发明并未限于从处理器向存储器进行存取的用途。也可以取代存储器，在多个处理器或DSP之间利用多核处理器或图形处理器。再有，也能用作仿真程序。符号说明201、202 接收部203数据包结构分析部204数据包结构分析部205、206 发送部207延迟时间处理部208连接关系数据库209路径信息部210低延迟路径选择部2001总线主控器2002 中继器2003 存储器
权利要求
1.一种半导体系统，具备至少一个第一节点；多个第二节点；以及中继器，其经由被网络化的通信总线对从至少一个所述第一节点发送来的数据进行中继，并向多个所述第二节点的一个第二节点进行传输，所述中继器与至少一个所述第一节点连接，所述中继器具备低延迟路径选择部，该低延迟路径选择部从多个所述第二节点的各第二节点以及多条传输路径的各传输路径的组合中，基于各第二节点的负荷值的信息以及各传输路径的负荷值的信息来选择1组第二节点与传输路径，所述中继器利用由所述低延迟路径选择部选出的传输路径，向所选出的第二节点中继所述数据。
2.根据权利要求1所述的半导体系统，其中，作为所述第二节点的负荷值，所述低延迟路径选择部利用所述第二节点紧前面的中继器的缓冲量、数据包的等待时间、吞吐量以及颤动中的至少一个。
3.根据权利要求1所述的半导体系统，其中，作为所述传输路径的负荷值，所述低延迟路径选择部利用中继级数、数据长度、总线宽度、总线频带中的至少一个。
4.根据权利要求1所述的半导体系统，其中，所述低延迟路径选择部选择至少一个所述第一节点与所述第二节点之间的与去路相关的评价值和与回路相关的评价值之和最小的所述第二节点以及传输路径。
5.根据权利要求1所述的半导体系统，其中，所述低延迟路径选择部将峰值变动剧烈的单发式的通讯优先集中在同一传输路径或所述第二节点上。
6.根据权利要求1所述的半导体系统，其中，多个所述第二节点包括存储器、处理器、数字信号处理器中的至少一个。
7.根据权利要求1所述的半导体系统，其中，多个所述第二节点包括连接多个网络之间的中继器。
8.—种中继器，在总线主控器与存储器之间使数据在被网络化的通信总线上进行传输，该中继器包括延迟时间处理部，其获取存在于发送所述数据的多条传输路径上的其他中继器中的处理延迟时间的信息；和低延迟路径选择部，其基于所获取到的与多条所述传输路径相关的处理延迟时间的信息，选择存储器以及多条所述传输路径中的向所述存储器进行传输的传输路径的一条传输路径。
9.根据权利要求8所述的中继器，其中，所述低延迟路径选择部基于所获取到的与多条所述传输路径相关的处理延迟时间的信息，选择存取速度不同的多种存储器中的存取速度相对高的存储器以及向所述存储器进行传输的延迟时间最小的传输路径。
10.根据权利要求9所述的中继器，其中，在表示所述数据的低延迟请求水平的信息是表示未超过预先确定的延迟时间的水平的情况下，所述低延迟路径选择部基于多条所述传输路径各自所流通的通讯的振幅、数据包尺寸、数据尺寸、发送间隔中的至少一个信息，选择所述存取速度相对高的存储器以及向所述存储器进行传输的延迟时间最小的传输路径。
11.根据权利要求10所述的中继器，其中，所述低延迟路径选择部选择多种所述存储器中的存取速度相对低的存储器，并基于向所述存储器进行传输的传输路径的通讯的振幅、数据包尺寸、数据尺寸、发送间隔中的至少一个信息的大小来选择向所述存储器进行传输的传输路径。
12.根据权利要求8所述的中继器，其中，所述中继器还包括接收所述数据的接收部；以及发送所述处理延迟时间的信息的发送部，在所述中继器与多种所述存储器中的任意一种存储器连接的情况下，所述延迟时间处理部经由所述发送部将所述接收部中的所述处理延迟时间的信息向其他中继器转送。
13.根据权利要求8所述的中继器，其中，所述中继器还包括接收所述处理延迟时间的信息的接收部，在所述中继器与所述总线主控器连接的情况下，所述延迟时间处理部经由所述接收部来收集所述其他中继器中的所述处理延迟时间的信息。
14.根据权利要求8所述的中继器，其中，所述低延迟路径选择部根据利用请求低延迟的通讯的延迟时间、中继级数、所述传输单位的数据长度中的至少一个以上而生成的评价值，选择存储器以及多条所述传输路径中的向所述存储器进行传输的一条传输路径。
15.根据权利要求14所述的中继器，其中，所述低延迟路径选择部选择总线主控器与存储器之间的与去路相关的评价值和与回路相关的评价值之和成为最小值的存储器以及传输路径。
16.根据权利要求8所述的中继器，其中，在同一对的总线主控器之间传输数据的情况下，所述低延迟路径选择部选择同一存储器以及传输路径。
17.根据权利要求8所述的中继器，其中，所述低延迟路径选择部根据是否为峰值变动以及是否为单发式的通讯，来选择同一存储器及传输路径。
18.根据权利要求8所述的中继器，其中，在表示所述低延迟请求水平的信息是表示在预先确定的延迟时间以上的水平的情况下，所述延迟时间处理部获取与多条所述传输路径相关的处理延迟时间的信息。
19.一种芯片电路，包括至少一个总线主控器；至少一个存储器；以及权利要求8所述的中继器，其在至少一个所述总线主控器以及至少一个所述存储器之间的被网络化的通信总线上设置有多个。
20.根据权利要求19所述的芯片电路，其中， 在利用至少一个所述总线主控器来执行多个应用程序软件的情况下， 所述低延迟路径选择部按照每个应用程序软件，选择各应用程序软件利用的至少一个所述存储器以及多条所述传输路径的一条传输路径。
全文摘要
本发明提供一种半导体系统、中继器及芯片电路。中继器在总线主控器与存储器之间使数据在被网络化的通信总线上进行传输。该中继器包括延迟时间处理部，其获取存在于发送数据的多条传输路径上的其他中继器中的处理延迟时间的信息；和低延迟路径选择部，其基于所获取到的与多条传输路径相关的处理延迟时间的信息，选择存储器以及多条传输路径中的向存储器进行传输的一条传输路径。由此，可以实现考虑了通讯特性差异以及时刻变化的存储器的存取负荷的、更高效率且低延迟的网络传输。
文档编号H04L12/56GK102474468SQ20118000256
公开日2012年5月23日 申请日期2011年1月19日 优先权日2010年1月25日
发明者吉田笃, 山口孝雄, 石井友规 申请人:松下电器产业株式会社