专利名称：一种视频动态标识信息的显示方法及系统的制作方法
一种视频动态标识信息的显示方法及系统技术领域
本发明属于视频信号处理技术领域，尤其涉及一种视频动态标识信息的显示方法及系统。
背景技术：
如今的电视节目播出的画面多种多样，在显示视频图像的同时，通常还需显示诸如台标、时间、电视剧场的标志、广告图标等视频动态标识信息。这些信息通常需要实时的连续的滚动，为此，现有技术采用DSP加闪存的方式实现该目的，通过DSP的强大图形处理功能，实现视频上连续显示的视频动态标识信息。
该方法虽然可以很好的完成视频动态标识信息的显示，但其开发过程繁琐，且由于DSP属于一种专用芯片，在开发上需要专人和专业的工具，开发周期较长，硬件成本高。发明内容
本发明实施例的目的在于提供一种视频动态标识信息的显示方法，以解决现有采用DSP加闪存的方式实现视频动态标识信息，开发周期长，硬件成本高的问题。
本发明实施例是这样实现的，一种视频动态标识信息的显示方法，所述方法包括以下步骤
FPGA芯片提供闪存的读工作时序和地址指针，并从所述闪存中读取视频动态标识帧数据后存储；
在一先进先出数据缓存器中建立两个存储区，所述FPGA芯片将所述视频动态标识帧数据写入所述两个存储区缓存，并采用乒乓操作的方式，从所述两个存储区中读取视频动态标识巾贞数据；
所述FPGA芯片将从所述两个存储区中读取的视频动态标识帧数据合成到所述 FPGA芯片接收到的视频信号后输出。
本发明还提供了一种视频动态标识信息的显示系统，所述系统包括
时序地址生成模块，用于提供闪存的读工作时序和地址指针；
第一读取模块，用于从所述闪存中读取视频动态标识帧数据后存储；
缓存器写控制模块，用于将视频动态标识帧数据写入一先进先出数据缓存器中的所述两个存储区缓存；
缓存器读控制模块，用于采用乒乓操作的方式，从所述两个存储区中读取视频动态标识帧数据；
视频信号接收模块，用于接收视频信号；
视频合成模块，用于将所述缓存器读控制模块从所述两个存储区中读取的视频动态标识帧数据合成到所述视频信号接收模块接收到的视频信号后输出。
所述时序地址生成模块、第一读取模块、缓存器写控制模块、缓存器读控制模块、 视频信号接收模块、视频合成模块置于一 FPGA芯片中。
本发明提供的视频动态标识信息的显示方法利用一 FPGA芯片将动态标识信息显示在视频中，相对于现有技术而言，避免了采用DSP而造成的开发周期长，硬件成本高的问题，同时该方法实现方式简单，节省了研发过程中的人力成本。
图I是本发明提供的视频动态标识信息的显示方法的流程图2是本发明提供的视频动态标识信息的显示系统的结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
如图I所示，本发明提供的视频动态标识信息的显示方法包括以下步骤
在步骤SlOl中，FPGA芯片提供闪存的读工作时序和地址指针，并从闪存中读取视频动态标识巾贞数据后存储。
其中，FPGA芯片存储视频动态标识帧数据的步骤可以为FPGA芯片在其内部生成一 RAM空间；将从闪存中读取的视频动态标识帧数据缓存于该RAM空间。该RAM空间的大小优选为240*135。
在步骤S102中，在一先进先出数据缓存器中建立两个存储区，FPGA芯片将视频动态标识帧数据写入两个存储区缓存，并采用乒乓操作的方式，从两个存储区中读取视频动态标识帧数据。
其中，FPGA芯片采用乒乓操作的方式，从两个存储区中读取视频动态标识帧数据的步骤可以为=FPGA芯片在将视频动态标识帧数据写入一存储区的同时，读取另一存储区中缓存的视频动态标识帧数据。
在步骤S103中，FPGA芯片将从两个存储区中读取的视频动态标识帧数据合成到 FPGA芯片接收到的视频信号后输出。
本发明在步骤S103之前，还可以包括以下步骤判断FPGA芯片从两个存储区中读取的视频动态标识帧数据帧数据是黑场数据或静帧数据，并当FPGA芯片从两个存储区中读取的视频动态标识帧数据帧数据不是黑场数据，且不是静帧数据时，执行步骤S103。
如图2所示,本发明提供的视频动态标识信息的显示系统包括
时序地址生成模块11，用于提供闪存的读工作时序和地址指针；第一读取模块 12，用于从闪存中读取视频动态标识帧数据后存储；缓存器写控制模块13，用于将视频动态标识帧数据写入一先进先出数据缓存器中的两个存储区缓存；缓存器读控制模块14， 用于采用乒乓操作的方式，从两个存储区中读取视频动态标识帧数据；视频信号接收模块 15，用于接收视频信号；视频合成模块17，用于将缓存器读控制模块14从两个存储区中读取的视频动态标识帧数据合成到视频信号接收模块15接收到的视频信号后输出。
进一步地，本发明提供的该系统还可以包括判断模块16，用于判断缓存器读控制模块14从两个存储区中读取的视频动态标识帧数据帧数据是黑场数据或静帧数据。此时，视频合成模块17是当判断模块16判断缓存器读控制模块14从两个存储区中读取的视频动态标识帧数据帧数据不是黑场数据，且不是静帧数据时，将缓存器读控制模块14从两个存储区中读取的视频动态标识帧数据合成到视频信号接收模块15接收到的视频信号后输出的。
上述的时序地址生成模块11、第一读取模块12、缓存器写控制模块13、缓存器读控制模块14、视频信号接收模块15、视频合成模块17、判断模块16是置于一 FPGA芯片中的。
本发明提供的视频动态标识信息的显示方法利用一 FPGA芯片将动态标识信息显示在视频中，相对于现有技术而言，避免了采用DSP而造成的开发周期长，硬件成本高的问题，同时该方法实现方式简单，节省了研发过程中的人力成本。
以上所述，仅为本发明较佳的具体实施方式
，但本发明的保护范围并不局限于此， 任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。
权利要求
1.一种视频动态标识信息的显示方法，其特征在于，所述方法包括以下步骤FPGA芯片提供闪存的读工作时序和地址指针，并从所述闪存中读取视频动态标识帧数据后存储；在一先进先出数据缓存器中建立两个存储区，所述FPGA芯片将所述视频动态标识帧数据写入所述两个存储区缓存，并采用乒乓操作的方式，从所述两个存储区中读取视频动态标识帧数据；所述FPGA芯片将从所述两个存储区中读取的视频动态标识帧数据合成到所述FPGA芯片接收到的视频信号后输出。
2.如权利要求I所述的视频动态标识信息的显示方法，其特征在于，所述FPGA芯片存储视频动态标识帧数据的步骤为所述FPGA芯片在其内部生成一 RAM空间；将从所述闪存中读取的视频动态标识帧数据缓存于所述RAM空间。
3.如权利要求I所述的视频动态标识信息的显示方法，其特征在于，所述FPGA芯片采用乒乓操作的方式，从所述两个存储区中读取视频动态标识帧数据的步骤为所述FPGA芯片在将视频动态标识帧数据写入一存储区的同时，读取另一存储区中缓存的视频动态标识巾贞数据。
4.如权利要求I所述的视频动态标识信息的显示方法，其特征在于，所述FPGA芯片将从所述两个存储区中读取的视频动态标识帧数据合成到所述FPGA芯片接收到的视频信号后输出的步骤之后，还包括以下步骤判断所述FPGA芯片从所述两个存储区中读取的视频动态标识帧数据帧数据是黑场数据或静帧数据，当所述FPGA芯片从所述两个存储区中读取的视频动态标识帧数据帧数据不是黑场数据，且不是静帧数据时，所述FPGA芯片将从所述两个存储区中读取的视频动态标识帧数据合成到所述FPGA芯片接收到的视频信号后输出。
5.一种视频动态标识信息的显示系统，其特征在于，所述系统包括时序地址生成模块，用于提供闪存的读工作时序和地址指针；第一读取模块，用于从所述闪存中读取视频动态标识帧数据后存储；缓存器写控制模块，用于将视频动态标识帧数据写入一先进先出数据缓存器中的所述两个存储区缓存；缓存器读控制模块，用于采用乒乓操作的方式，从所述两个存储区中读取视频动态标识帧数据；视频信号接收模块，用于接收视频信号；视频合成模块，用于将所述缓存器读控制模块从所述两个存储区中读取的视频动态标识帧数据合成到所述视频信号接收模块接收到的视频信号后输出。所述时序地址生成模块、第一读取模块、缓存器写控制模块、缓存器读控制模块、视频信号接收模块、视频合成模块置于一 FPGA芯片中。
6.如权利要求5所述的视频动态标识信息的显示系统，其特征在于，所述系统还包括:置于所述FPGA芯片中的判断模块，用于判断所述缓存器读控制模块从所述两个存储区中读取的视频动态标识帧数据帧数据是黑场数据或静帧数据；所述视频合成模块是当所述判断模块判断所述缓存器读控制模块从两个存储区中读取的视频动态标识帧数据帧数据不是黑场数据，且不是静帧数据时，将所述缓存器读控制模块从两个存储区中读取的视频动态标识帧数据合成到所述视频信号接收模块接收到的视频信号后输出的。
全文摘要
本发明公开了一种视频动态标识信息的显示方法及系统。其中方法包括FPGA芯片从闪存中读取视频动态标识帧数据后存储；在一先进先出数据缓存器中建立两个存储区，FPGA芯片将视频动态标识帧数据写入所述两个存储区缓存，并采用乒乓操作的方式，从两个存储区中读取视频动态标识帧数据；FPGA芯片将从两个存储区中读取的视频动态标识帧数据合成到FPGA芯片接收到的视频信号后输出。本发明提供的视频动态标识信息的显示方法利用一FPGA芯片将动态标识信息显示在视频中，相对于现有技术而言，避免了采用DSP而造成的开发周期长，硬件成本高的问题，同时该方法实现方式简单，节省了研发过程中的人力成本。
文档编号H04N5/445GK102547184SQ20121003298
公开日2012年7月4日 申请日期2012年2月14日 优先权日2011年11月1日
发明者曹智博, 程鹏 申请人:大连捷成实业发展有限公司