专利名称：双线路数字音频接口的制作方法
双线路数字音频接口相关申请本申请涉及同样在2011年6月8日作为美国专利申请No. 13/155561提交的共同未决申请“Hybrid Digital-analog Phase Locked Loops”,通过引用将其全部内容合并于此。
背景技术：
音频和多媒体系统通常包括用于连接外部音频源的音频输入端口。这些音频输入端口可以包括具有双线路信号线的模拟输入端口(可以包括尖端、环、套筒(tip、ring、sleeve, TRS)插口(sockets)或3· 5迷你插头(mini jacks))或者具有三条或更多条信号线的数字输入端口。集成片间声音(Integrated Interchip Sound, IIS)是用于连接音频设备的数字接口标准的一个例子。IIS要求至少三条不同的信号线。这些信号线包括位时钟线、用于指示左声道音频数据或右声道音频数据的左右时钟线、以及包含左声道音频数据和右声道音频数据的复用数据线。额外的复用信号数据线和主时钟线也可以被包括在不同的实现方式中，进一步增加用于传送音频的信号线的数量。主时钟线可以以比位时钟信号高的频率传送主时钟信号。主时钟信号可以由数字信号处理器使用来处理音频数据。随着用于传送音频的信号线的数量增加，生产成本和功耗都增大。因为制造电路板、连接器和线路来支持额外的信号线变得更贵，所以生产成本增大。例如，不仅仅有为了在电路板上包含额外的引脚输出和信号线而增大的材料成本，而且因为每个添加的线号线消耗额外的功率，所以还有增大的功耗成本。这种增大的功耗可能缩短在各次充电之间便携式音频设备的电池寿命，要求便携式设备被更频繁地充电。从而，需要一种数字音频传送接口，使用最少量的信号线来传送音频。
图I示出了在本发明的实施例中的音频接收器的示例性系统图。 图2示出了实施例中的缩放器(scaler)的示例性配置。图3示出了实施例中的用于解码串行音频数据的示例性处理。图4示出了实施例中用于传送串行音频的示例性处理。图5示出了实施例中的示例性信号图。图6示出了实施例中的示例性发射器。图7示出了可以使用本发明的实施例的多个示例性音频设备和应用。
具体实施例方式本发明的实施例中的数字音频接口可以包括两个信号输入来承载音频数据。第一信号输入可以与承载数字串行音频数据的信号线相连。第二信号输入可以与承载字时钟信号的信号线相连，其中字时钟信号用于区分在第一信号线上传送的串行音频数据。在立体声音频数据的情况下，例如，字时钟信号可以将针对右声道的音频数据与针对左声道的音频数据区分开。在该情况下，字时钟信号可以对应于左右时钟信号。在其他实施例中，音频数据可以取决于不同的配置被区分开，例如在所传送的音频数据包括针对多于两个声道的音频的情况下。位时钟可以定时数字串行音频数据位的传送，使得串行音频数据可以以对应于位时钟速率的速率传送。由于字时钟信号可以区分串行音频数据位的子集(例如对应于特定音频声道的那些位)，因此字时钟信号频率可以比位时钟频率低。在字时钟信号区分所传送的串行音频数据中的左声道音频数据和右声道音频数据的实施例中，字时钟信号的频率可以在从约8kHz到约192kHz的范围内。然而，位时钟信号的频率可以更高，在从约3MHz到约12MHz的范围内。 由于在实施例中仅仅字时钟信号和串行音频数据可以分别在两条信号线中的每一条上传送，因此位时钟信号和诸如主时钟信号之类的其他信号不需要传送。取而代之，这些其他时钟信号可以在接收器处从所传送的字时钟信号得到，使得接收器能够恰当地解码所传送的串行音频数据。因为要求额外传送功率的位时钟信号和其他更高频率的时钟信号(例如主时钟信号)可以不再传送，所以整个功耗可以降低。如上所述，可以在接收器处缩放所接收的字时钟信号以重新生成位时钟信号。由于字时钟信号可以将不同的音频位与不同的声道相关联，所以字时钟信号可以被同步到未传送的位时钟信号。因此，只要缩放后的字时钟信号的相位与字时钟信号的相位相匹配，缩放后的字时钟信号就可以被同步到编码了所传送的音频位的原始位时钟信号。一个或多个锁相环(PLL)可以调节缩放后的字时钟信号的相位以匹配原始位时钟信号。PLL可以包括模拟PLL或者混合数字-模拟PLL，其中混合数字-模拟PLL可以包括与模拟PLL耦合的数字 PLL。图I示出了本发明的实施例中的音频接收器100的示例性系统图。接收器100可以包括具有两个输入的接口 110，一个输入用于串行音频数据101，另一个输入用于字时钟信号102。当解码串行音频数据输入101时，可以在接口 110处使用字时钟信号输入102以区分包含在串行音频数据输入101中的不同类型的音频数据。例如，如果字时钟信号102是用于将针对右声道的音频数据与针对左声道的音频数据相区分的左右时钟信号，则字时钟信号输入102可以识别串行音频数据输入101处的左声道音频数据和右声道音频数据。字时钟信号输入102还可以作为输入提供给缩放字时钟信号输入102以重新生成位时钟信号121的信号缩放器120。信号缩放器120还可以取决于应用将字时钟信号输入102缩放到一个或多个额外的频率。例如，信号缩放器120可以将字时钟信号102缩放到更高主时钟信号频率122。该更高主时钟信号频率122可以被传送到诸如数字信号处理器之类的功能模块130，以在信号处理期间过采样解码后的音频数据。信号缩放器120还可以将字时钟信号输入102缩放到适合其他功能模块130的其他频率。信号缩放器120可以包括用于调节重新生成的位时钟信号121的PLL，使得重新生成的位时钟信号121的相位与字时钟信号102的相位相匹配。PLL可以包括模拟PLL或者具有与模拟PLL耦合的数字PLL的混合数字-模拟PLL。信号缩放器120还可以包括一个或多个倍频器、分频器和/或分数n (fractional-n)合成器，以缩放字时钟信号102来重新生成位时钟信号121。倍频器、分频器和/或分数η合成器的一个或多个参数可以是可调节的，以适应在不同的应用和实施例中的不同缩放因子。图2示出了实施例中的混合数字-模拟信号缩放器200的示例性配置。混合缩放器200可以包括与模拟PLL 220耦合的数字PLL 210。数字PLL 210可以包括倍频器211以缩放字时钟信号102。在实施例中，倍频器211可以用因子2Y乘以字时钟信号频率，其中“Y”可以是取决于应用而改变的从O到10的可编程整数。在其他实施例中，可以使用其他倍频器和乘法因子。一旦在倍频器211处倍频了字时钟信号102的频率，就可以将倍频后的频率传送到耦合的模拟PLL 220。模拟PLL可以包括分频器221、倍频器(未示出)和/或分数η合成器222。这些分频器、倍频器和/或分数η合成器的参数可以是可编程的，以适应所期望的不同缩放输出频率。例如，分频器221的分频数以及导致分数η合成器222的平均倍频数(R+N/M)的参数R、M、N可以是可编程的。分频器、倍频器和/或分数η合成器可以取决于特定应用来生成一个或多个缩放后的频率。例如，如图2所示，分频器221可以缩放来自数字PLL 210的倍频后的字时钟信号以生成第一缩放信号225。然后，可以将第一缩放信号225作为例如重新生成的位时钟信号输出。第一缩放信号225还可以被输入到可以生成与第一缩放信号225不同的第二缩放信号226的分数η合成器222。例如，第二缩放信号226可以对应于用于其他信号处理功能的更高频率的主时钟信号。图3示出了在双信号线数字音频接口中用于解码串行音频数据的示例性处理，其中第一信号线承载串行音频数据，以及第二信号线承载用于区分至少一组音频数据的字时钟信号。在框301中，可以缩放传送的字时钟信号来重新生成编码了串行音频数据的时钟信号。如果编码时钟信号已知并固定，则重新生成时钟信号的缩放因子可以是预编程的。如果编码时钟信号变化，则可以重新编程缩放器的参数来重新生成匹配时钟信号。通过向缩放器提供时钟信号标识符以使得缩放器能够设置它的参数来生成匹配时钟信号，重新编程可以发生。如上所述，字时钟信号的相位可以与编码了串行音频数据的时钟信号的相位相匹配。这是因为字时钟信号可以区分串行音频数据流中的不同音频位，所以字时钟信号周期的开始可以与代表要被区分的第一音频位的位周期的开始相重合。类似地，字时钟信号周期的结束可以与代表要被区分的最后一个音频位的位周期的结束相重合。从而，只要缩放后的字时钟信号的相位与原始字时钟信号的相位相匹配，重新生成的时钟信号就可以同步到原始时钟信号的相位。锁相环可以在缩放后的字时钟信号和原始字时钟信号之间调节相位同步以维持同步。在框302中，缩放后的字时钟信号可以帮助解码串行音频数据。由于字时钟信号可以被缩放来重新生成编码时钟信号，所以重新生成的时钟信号也可以通过识别音频位和位转换来帮助解码串行音频数据。在框303中，串行音频数据的解码也可以包括使用原始字时钟信号来识别要被区分的数字音频位的组。例如，如果字时钟信号区分针对左音频声道和右音频声道的音频位，则字时钟信号也可以在解码期间用来识别针对左声道的那些解码后的音频位和针对右声道的那些解码后的音频位。
图4示出了在双信号线数字音频接口中用于传送串行音频的示例性处理，其中第一信号线承载串行音频数据，以及第二信号线承载用于区分至少一组音频数据的字时钟信号。在框401中，串行音频数据可以被编码，并使用用于编码音频数据的时钟信号在第一信号线上传送。不需要传送编码时钟信号。串行音频数据可以包括不同组的音频数据，例如多声道的音频数据。例如，串行音频数据可以包括左声道音频数据和右声道音频数据。字时钟信号可以识别在串行音频数据中编码的不同的音频数据位，例如针对左声道和右声道的音频数据。因为字时钟信号可以识别特定的音频位，所以字时钟信号的相位 可以与音频位编码时钟信号的相位相匹配。该相位匹配可以使得字时钟信号能够识别代表特定组的音频数据(例如左声道数据或右声道数据)的编码位的开始和结束。在框402中，可以在第二信号线上传送字时钟信号。在框403中，可以缩放字时钟信号来重新生成更高频率编码时钟信号。如上所述，重新生成编码时钟信号的缩放参数在编码时钟信号固定的那些情况下可以是固定的，以及在编码时钟信号频率可以改变的那些情况下可以是可变的。可以识别编码时钟信号或者可以包括一个或多个缩放器参数的编码信号标识符可以选择被使用的特定编码时钟信号。图5示出了实施例中分别在两条信号线上传送的字时钟信号510和串行音频数据信号520的示例性信号图。在该例子中，可以使用是字时钟信号510频率六倍的位时钟信号频率来编码串行音频数据。从而，可以用因子6(尽管其他实施例中可以使用不同的缩放因子和/或频率)来缩放字时钟信号以重新生成该位时钟信号频率，并使相位匹配到字时钟信号510。该重新计算的缩放后的位时钟信号被示出为未传送的位时钟信号530。接着，在重新计算的且相位匹配的位时钟信号530的每个上升沿，采样串行音频数据信号520，以识别并解码在串行音频数据信号520上传送的音频位。在该例子中，解码后的音频位540可以是110100 (O用于低状态，I用于高状态)。还可以在重新计算的位时钟信号530的每个上升沿采样字时钟信号510，以识别与各解码后的音频位540相关联的声道，例如第一声道对应于低信号状态以及第二声道对应于高信号状态。在其他实施例中可 以使用其他变型。图6示出了本发明的实施例中的示例性发射器600。在该实施例中，除了音频数据输入605之外,发射器接口 610还可以包括用于字时钟信号601和/或位时钟信号603的输入。接着，可以使用位时钟信号603和/或字时钟信号601将来自输入605的音频数据编码为串行音频数据流。位时钟信号603可以定时串行音频数据流中不同位之间的转换。字时钟信号601可以用于在不同位(例如针对第一音频声道的数据位和针对第二音频声道的数据位)之间进行区分。接口可以包括用于输出串行音频数据流和字时钟信号的串行音频数据流输出604和字时钟信号输出602。在实施例中，不需要传送位时钟信号603。图7示出了可以在其中使用本发明的实施例的多个示例性音频设备(例如媒体播放器710、电话设备720、平板/计算设备730和音频记录设备740)以及应用(包括但不限于车载音频设备750和航空音频设备760)。这些设备中的每一个可以包括具有串行音频数据信号输入701和字时钟信号输入702的输入端口 703。每个输入端口 703可以与接口110、缩放器120和/或用于处理音频数据的一个或多个功能模块130耦合。每个设备可以包括音频输出704，音频输出704可以包括用于播放音频的扬声器或用于输出音频信号的输出端口。在一些情况下，输出端口可以包括两个输出，一个用于字时钟信号，一个用于串行音频数据流，其可以对应于从发射器600生成的输出。在其他实施例中，还可以使用其他输出格式。为了说明和描述的目的呈现了前述描述。这不是穷尽的，也并不将本发明的实施例限制到公开的精确形式。修改和变型根据上述教导是可能的，或者可以从与本发明相一致的实践性实施例中得到。例如，所述实施例中的一些可以指 具有数字和模拟锁相环的缩放器，但是其他缩放器可以仅仅包括模拟锁相环。类似地，不同的缩放器配置可以包括一个或多个倍频器、分频器、分数η合成器、Δ-Σ合成器和/或其他缩放电路的不同组合。
权利要求
1.一种双信号输入数字音频接口，包括 第一信号输入，用于承载串行音频数据；以及 第二信号输入，用于承载用于区分第一信号线中的串行音频数据的字时钟信号， 其中，所述字时钟信号被缩放以生成未传送的时钟信号，用以解码所述双信号输入数字音频接口中的串行音频数据。
2.根据权利要求I所述的双信号输入数字音频接口，其中，所述字时钟信号被缩放以生成未传送的位时钟信号和未传送的主时钟信号。
3.根据权利要求I所述的双信号输入数字音频接口，其中，所述字时钟信号的时钟速率在约8kHz到约192kHz的范围内，以及所述未传送的时钟信号的缩放后的时钟速率在约3MHz到约12MHz的范围内。
4.根据权利要求I所述的双信号输入数字音频接口，还包括缩放器，用于缩放所述字时钟信号。
5.根据权利要求4所述的双信号输入数字音频接口，其中，所述缩放器包括数字锁相环，所述数字锁相环包含用于对所述字时钟信号的频率进行倍频的倍频器。
6.根据权利要求4所述的双信号输入数字音频接口，其中，所述缩放器包括模拟锁相环，所述模拟锁相环包含用于对模拟锁相环输入信号的频率进行分频的分频器。
7.根据权利要求5所述的双信号输入数字音频接口，其中，所述缩放器包括与所述数字锁相环耦合的模拟锁相环，所述模拟锁相环包括 第一分频器，用于对用作所述模拟锁相环中的相位检测器的参考输入的信号频率进行分频；以及 第二分频器，用于对相位检测器反馈路径信号频率进行分频。
8.根据权利要求5所述的双信号输入数字音频接口，其中，所述缩放器包括与所述数字锁相环耦合的模拟锁相环，所述模拟锁相环包括分频器和分数η合成器，所述分频器用于生成数字锁相环输出信号的第一缩放信号频率，所述分数η合成器用于进一步缩放所述第一缩放信号频率以生成第二缩放信号频率。
9.根据权利要求5所述的双信号输入数字音频接口，其中，所述数字锁相环倍频器将字时钟信号的频率倍频到高于8MHz的频率。
10.根据权利要求8所述的双信号输入数字音频接口，其中，每个倍频器、分频器和分数η合成器是可编程的。
11.根据权利要求10所述的双信号输入数字音频接口，其中，所述倍频器和所述分频器被编程为根据识别的字时钟信号频率生成选择的位时钟信号频率，以及所述分数η合成器被编程为根据所述选择的位时钟信号频率生成选择的主时钟信号频率。
12.—种方法,包括 缩放在双信号线数字音频接口的第一信号线上传送的字时钟信号的频率，所述字时钟信号用于区分在双信号输入数字音频接口的第二信号线上传送的串行音频数据组；以及 使用缩放后的字时钟频率解码串行音频数据。
13.根据权利要求12所述的方法，还包括根据所述字时钟信号区分所述串行音频数据组。
14.根据权利要求13所述的方法，其中，所述字时钟信号区分针对左音频声道和右音频声道的串行音频数据，以及对串行音频数据的区分包括识别针对左音频声道和右音频声道的串行音频数据。
15.一种方法，包括 以未传送的时钟速率在双信号线数字音频接口的第一信号线上传送数字串行音频数据；以及 在所述双信号线数字音频接口的第二信号线上传送字时钟信号，其中所述字时钟信号用于区分数字串行音频数据组， 其中，所述字时钟信号被缩放以重新计算所述未传送的时钟速率并解码所传送的数字串行音频数据。
16.—种双信号输入数字音频接收器,包括 第一信号输入，用于接收根据未传送的时钟信号编码的串行音频数据； 第二信号输入，用于接收用来区分第一信号线中的串行音频数据组的字时钟信号； 缩放器，用于缩放所述字时钟信号并重新生成所述未传送的时钟信号；以及 解码器，用于使用重新生成的时钟信号解码所接收的串行音频数据。
17.根据权利要求16所述的双信号输入数字音频接收器,其中，字时钟信号相位与未传送的时钟信号相位相匹配，以及所述缩放器包括用于调节重新生成的时钟信号相位以匹配所述字时钟信号相位的锁相环。
18.—种双信号输出数字音频发射器，包括 第一信号输出，用于承载数字音频数据； 接口，用于根据未传送的时钟信号串行传送所述第一信号输出处的数字音频数据；以及 第二信号输出，用于承载字时钟信号，所述字时钟信号用于区分在第一信号线上承载的数字音频数据组，所述字时钟信号代表所述未传送的时钟信号的缩放后的变型。
19.根据权利要求I所述的双信号输入数字音频接口，还包括包含所述双信号输入数字音频接口的音频设备。
20.根据权利要求19所述的双信号输入数字音频接口，其中，所述音频设备是计算设备。
21.根据权利要求19所述的双信号输入数字音频接口，其中，所述音频设备是媒体播放器。
22.根据权利要求19所述的双信号输入数字音频接口，其中，所述音频设备是在车载音频系统中嵌入的车载音频设备。
23.根据权利要求19所述的双信号输入数字音频接口，其中，所述音频设备是作为航空器音频系统的一部分嵌入的航空音频设备。
24.根据权利要求16所述的双信号输入数字音频接收器，还包括音频设备，所述音频设备具有与所述双信号输入数字音频接收器的第一信号输入和第二信号输入耦合的至少一个输入端口。
25.根据权利要求18所述的双信号输出数字音频发射器，还包括音频设备，所述音频设备具有与所述双信号输入数字音频发射器的第一信号输出和第二信号输出耦合的至少一个输出端口。
全文摘要
本发明涉及双线路数字音频接口。输入音频接口可以包括用于传送音频数据的两个信号输入。第一信号线可以承载数字串行音频数据。第二信号线可以承载用于区分在第一信号线上传送的串行音频数据的字时钟信号。在立体声音频数据的情况下，字时钟信号可以对应于左右时钟信号，并可以将针对右声道的音频数据与针对左声道的音频数据相区分。音频数据还可以根据不同的配置进行区分，例如在传送的音频数据包括用于多于两个声道的音频的情况下。字时钟信号可以被缩放成重新生成用于编码第一信号线上的串行音频数据的位时钟信号。不需要传送编码位时钟信号。
文档编号H04R3/00GK102821341SQ201210189080
公开日2012年12月12日 申请日期2012年6月8日 优先权日2011年6月8日
发明者付洁, 潘扬, 吴永一, K·Q·恩古因 申请人:美国亚德诺半导体公司