专利名称：多用户跳时脉冲位置调制超宽带接收机解调器的制作方法
技术领域：
本实用新型涉及无线通信技术领域，具体涉及ー种多用户跳时脉冲位置调制超宽带接收机解调器。
背景技术：
超宽带(UWB)是高速无线通信中一种极有竞争カ的通信方式，它可以实现有载波或者无载波通信，同时它是ー种超高速的短距离无线接入技木。超宽带能在较宽的频谱上传送极低功率的信号，能在IOm左右的范围内实现每秒数百兆比特的数据传输率，具有抗干扰性能强、传输速率高、带宽极宽、消耗电能小、保密性好、发送功率小等诸多优势。由于超宽带信号的频谱由调制方式和信号的波形决定；因此超宽带波形和调制技术的选择在超宽带系统的设计中非常重要。在实际应用中，需要综合考虑系统的使用场合和技术要求来选取合适的波形和调制方式。在多用户的系统中，超宽带的调制方式是多址调制和信息调 制的组合，如可通过对不同的用户分配不同的跳时序列，在时间上避免不同用户之间的干扰的跳时脉冲位置调制超宽带(TH-脉冲位置调制-UWB)。超宽带信号传输由于受到大尺度路径损耗、阴影效应、小尺度多径衰落等因素的影响；因此到达接收机的信号存在严重的失真，同时信号还可能受到多址干扰、窄带干扰和背景噪声的影响。一般情况下，超宽带接收机主要由解调器和检测器组成。解调器的功能是将接受波形变换成N维向量r，N为发送波形的维数。检测器的功能是根据r判断是哪ー个波形的发送。解调器作为超宽带接收机的关键部件，目前常采用以下两种实现方法，ー是基于信号相关的应用，而是基于匹配滤波器的应用。然而上述两种方法所实现的解调器均存在电路结构复杂的特点。
实用新型内容本实用新型所要解决的技术问题是提供ー种多用户跳时脉冲位置调制超宽带接收机解调器，该解调器可以采用标准数字CMOSエ艺实现，电路结构简洁，同时能够在不增加电路功耗和复杂度的前提下实现了多用户的功能。为解决上述问题，本实用新型是通过以下方案实现的多用户跳时脉冲位置调制超宽带接收机解调器，其特征在干主要由时钟树模块、多用户模块、本地加密模块、2个模板产生与比较模块、同步计数失步复位模块、以及判决输出模块组成。时钟树模块的系统时钟输入端接受接收机时钟与数据恢复电路送来的系统时钟，并将其分解为第一时钟、第二时钟、第三时钟与第四时钟这多路输出；时钟树模块的第一时钟输出端连接到第一和第二模板产生与比较模块的第一时钟输入端、判决输出模块的第一时钟输入端、同步计数失步复位模块的第一时钟输入端、以及本地加密模块的第一时钟输入端；时钟树模块的第二时钟输出端连接到第一和第二模板产生与比较模块的第二时钟输入端；时钟树模块的第三时钟输出端连接到判决输出模块的第三时钟输入端；时钟树模块的第四时钟输出端连接到判决输出模板的第四时钟输入端。多用户模块的第一输入端与第二输入端分别连接外部来的数控多用户选择端；多用户模块的本地伪随机码输入端接收来自本地加密模块的加密输出信号；多用户模块的多用户输出端连接到第一和第二模板产生与比较模块的多用户输入端。本地加密模块的比较后的数据输入端连接到同步计数失步复位模块的比较后的数据输出端。第一模板产生与比较模块的系统脉冲位置调制输入端接收外部的脉冲位置调制输入信号；第一模板产生与比较模块的模式控制输入端连接到电源；第一模板产生与比较模板的Q本信号输出端连接到判决输出模块的Q本信号输入端；第一模板产生与比较模板的Q外信号输出端连接到判决输出模块的Q外信号输入端；第一模板产生与比较模板的比较后第二脉冲位置调制输出端连接到同步计数失步复位模块的比较后第二脉冲位置调制输入端。第二模板产生与比较模块的系统脉冲位置调制输入端接收外部的脉冲位置调制输入信号；第二模板产生与比较模块的模式控制输入端连接到地；第二模板产生与比较模板的比较后第一脉冲位置调制输出端连接到同步计数失步复位模块的比较后第一脉冲位置调制输入端。同步计数失步复位模块的使能输出端连接到第一和第二模板产生与比较模块的使能输入端、以及判决输出模块的使能输入端；外部复位信号连接到同步计数失步复位模块的复位输入端。判决输出模板的数据输出端是解调器最終判 决以后的数据输出端；判决输出模板的数据时钟输出端是解调器最終判决以后的数据时钟输出端。在本实用新型中，所述多用户模块包含第一与门电路和第一或门电路；来自本地加密模块的本地伪随机码和第一多用户选择端送入第一与门电路，第一与门电路输出和第ニ多用户选择端一起送入第一或门电路，第一或门电路输出是多用户输出端。在本实用新型中，所述本地加密模块包含第二与门电路、8分频电路和本地伪随机码产生电路；来自同步计数失步复位模块的比较后的数据信号与时钟树模块输出的第一时钟信号送入第二与门电路，第二与门电路的输出经过8分频电路，再送到本地伪随机码产生电路，最后本地伪随机码产生电路的输出是加密输出端。在本实用新型中，所述第一模板产生与比较模块和第二模板产生与比较模块各自包含半加器电路、脉冲位置调制产生电路、第一 D触发器电路、2个串并转换电路、第一缓冲器电路和比较器电路；多用户输入信号与模式控制信号一起送入半加器电路，半加器电路输出送到脉冲位置调制产生电路；脉冲位置调制产生电路的时钟来自时钟树模块输出的第ー时钟；脉冲位置调制产生电路输出的信号送到第一D触发器电路，第一D触发器电路的时钟来自时钟树模块输出的第二时钟；第一 D触发器电路的输出送入第一串并转换电路，第一串并转换电路的时钟来自时钟树模块输出的第一时钟；系统脉冲位置调制输入信号送入第二串并转换电路，第二串并转换电路的时钟来自时钟树模块的输出第一时钟；第一和第ニ串并转换电路的各自4路输出均送到第一缓冲器电路，第一缓冲器电路的使能信号来自同步计数失步复位模块的使能端；第一缓冲器电路的2个4路输出送到比较器电路，比较器电路的时钟来自时钟树模块输出的第一时钟；比较器电路输出为比较后第一或第二脉冲位置调制输出端，第一串并转换电路的4路输出中的一路为Q本输出端，第二串并转换电路的4路输出中的一路为Q外输出端。在本实用新型中，所述同步计数失步复位模块包含第二或门电路、计数器电路和第三与门电路；第一和第二模板产生与比较模块输出的比较后第一和第二脉冲位置调制信号一起送入第二或门电路；第二或门电路输出的比较后的数据信号提供给本地加密模块，并同时送入计数器电路；计数器电路的时钟来自时钟树模块输出的第一时钟，计数器电路的输出送至第三与门电路的输入，第三与门电路上带有复位端，第三与门电路的输出为使能输出端。在本实用新型中，所述判决输出模板包含3个D触发器电路、同或门电路、第四与门电路、积分电路和第二缓冲器电路；第二和第三D触发器电路的时钟均来自时钟树模块输出的第三时钟信号，第二 D触发器电路的数据来自第一模板产生与比较模块的Q外信号，第三D触发器电路的数据来自第一模板产生与比较模块的Q本信号；第二和第三D触发器电路的输出一起送入同或门电路，同或门电路的时钟来自时钟树模块输出的第一时钟信号，同或门电路的输出送入第四与门电路；第四与门电路的另ー个信号是来自 同步计数失步复位模块的使能，第四与门电路输出经过积分器电路积分后送入第四D触发器电路；第四D触发器电路和第二缓冲器电路的时钟均来自时钟树模块输出的第四时钟，第四D触发器电路输出为数据输出端，第二缓冲器电路的输出为数据时钟输出端。与现有技术相比，本实用新型具有如下特点I、提出了一种新的多用户跳时脉冲位置调制超宽带(TH-PPM-UWB)数字接收机解调电路结构，该电路可以采用标准数字CMOSエ艺实现，电路结构简洁，在不增加电路功耗和复杂度的前提下实现了多用户的功能；2、实现多用户UWB系统的数据解码功能，而且系统简单，节省整个电路的面积；3、具有同步搜索与失步保护功能，提高了解调器的稳定性与解码数据的可靠性；4、能够解码加密的UWB系统的信号；5、适用于短距离无线高速数据传输系统。
图I是TH-PPM-UWB接收机解调器的结构示意图。图2是解调器的多用户选择模块示意图。图3是解调器的本地加密模块示意图。图4是解调器的模板产生与比较模块示意图。图5是解调器的同步计数与失步复位模块示意图。图6是解调器的判决输出模块示意图。图7是解调器的输入输出信号时序示意图。
具体实施方式
參见图1，ー种多用户跳时脉冲位置调制超宽带接收机解调器，主要由时钟树模块、多用户模块、本地加密模块、2个模板产生与比较模块、同步计数失步复位模块、以及判决输出模块组成。本地加密模块用于产生TH-PPM-UWB接收机解调器中所需的加密信号，多用户模块接收来自本地加密模块的信号，提供多用户输出的本地模板信号。时钟树接收来自时钟与数据恢复电路的系统时钟信号，并分配到解调器各个子模块的时钟端。模板产生与比较模块接收来自射频前端的PPM信号，并与本地模板信号进行比较。同步计数失步复位模块接收模板产生与比较模块的比较结果并进行信号的同步判定，以及完成失步复位操作。判决输出模块接收来自模板产生与比较模块的数据以及来自同步计数失步复位的使能信号，送出解码后的数据信号。本实用新型通过简单的模板比较与同步控制，在节省整个芯片面积的同时实现了 TH-UWB多用户解码的功能。时钟树模块的系统时钟输入端sysclk接受接收机时钟与数据恢复电路送来的系统时钟，并将其分解为第一时钟clkO、第二时钟clkl、第三时钟clk2与第四时钟clk500这多路输出；时钟树模块的第一时钟输出端clkO连接到第一和第二模板产生与比较模块的第一时钟输入端clkO、判决输出模块的第一时钟输入端clkO、同步计数失步复位模块的第一时钟输入端clkO、以及本地加密模块的第一时钟输入端clkO ;时钟树模块的第二时钟输出端clkl连接到第一和第二模板产生与比较模块的第二时钟输入端clkl ;时钟树模块的第三时钟输出端clk2连接到判决输出模块的第三时钟输入端clk2 ;时钟树模块的第四时钟输出端clk500连接到判决输出模板的第四时钟输入端clk500。多用户模块的第一输入端A与第二输入端B分别连接外部来的数控多用户选择端；多用户模块的本地伪随机码本地PN码输入端接收来自本地加密模块的加密输出信号；多用户模块的多用户输出端连接到第一和第二模板产生与比较模块的多用户输入端。本地加密模块的比较后的数据输入端Dcomp连接到同步计数失步复位模块的比较后的数据输出端Dcomp。第一模板产生与比较模块的系统脉冲位置调制输入端PPMin接收外部的脉冲位置调制输入信号；第一模板产生·与比较模块的模式控制输入端modctrl连接到电源Vdd ;第一模板产生与比较模板的Q本信号输出端连接到判决输出模块的Q本信号输入端；第一模板产生与比较模板的Q外信号输出端连接到判决输出模块的Q外信号输入端；第一模板产生与比较模板的比较后第二脉冲位置调制输出端比较后PPMl连接到同步计数失步复位模块的比较后第二脉冲位置调制输入端比较后PPM1。第二模板产生与比较模块的系统脉冲位置调制输入端PPMin接收外部的脉冲位置调制输入信号；第二模板产生与比较模块的模式控制输入端modctrl连接到地Vss;第二模板产生与比较模板的比较后第一脉冲位置调制输出端比较后PPMO连接到同步计数失步复位模块的比较后第一脉冲位置调制输入端比较后PPM0。同步计数失步复位模块的使能输出端en连接到第一和第二模板产生与比较模块的使能输入端en、以及判决输出模块的使能输入端en ;外部复位信号Reset连接到同步计数失步复位模块的复位输入端Reset。判决输出模板的数据输出端Dataout是解调器最终判决以后的数据输出端；判决输出模板的数据时钟输出端clkout是解调器最終判决以后的数据时钟输出端。为了能够采用标准数字CMOSエ艺实现本实用新型，本实用新型的各个模块的具体电路构成如下在本实用新型中，所述多用户模块包含第一与门电路和第一或门电路；来自本地加密模块的本地伪随机码和第一多用户选择端送入第一与门电路，第一与门电路输出和第ニ多用户选择端一起送入第一或门电路，第一或门电路输出是多用户输出端。在本实用新型中，所述本地加密模块包含第二与门电路、8分频电路和本地伪随机码产生电路；来自同步计数失步复位模块的比较后的数据信号与时钟树模块输出的第一时钟信号送入第二与门电路，第二与门电路的输出经过8分频电路，再送到本地伪随机码产生电路，最后本地伪随机码产生电路的输出是加密输出端。在本实用新型中，所述第一模板产生与比较模块和第二模板产生与比较模块各自包含半加器电路、脉冲位置调制产生电路、第一 D触发器电路、2个串并转换电路、第一缓冲器电路和比较器电路；多用户输入信号与模式控制信号一起送入半加器电路，半加器电路输出送到脉冲位置调制产生电路；脉冲位置调制产生电路的时钟来自时钟树模块输出的第一时钟；脉冲位置调制产生电路输出的信号送到第一 D触发器电路，第一 D触发器电路的时钟来自时钟树模块输出的第二时钟；第一 D触发器电路的输出送入第一串并转换电路，第一串并转换电路的时钟来自时钟树模块输出的第一时钟；系统脉冲位置调制输入信号送入第二串并转换电路，第二串并转换电路的时钟来自时钟树模块的输出第一时钟；第一和第ニ串并转换电路的各自4路输出均送到第一缓冲器电路，第一缓冲器电路的使能信号来自同步计数失步复位模块的使能端；第一缓冲器电路的2个4路输出送到比较器电路，比较器电路的时钟来自时钟树模块输出的第一时钟；比较器电路输出为比较后第一或第二脉冲位置调制输出端，第一串并转换电路的4路输出中的一路为Q本输出端，第二串并转换电路的4路输出中的一路为Q外输出端。在本实用新型中，所述同步计数失步复位模块包含第二或门电路、计数器电路和第三与门电路；第一和第二模板产生与比较模块输出的比较后第一和第二脉冲位置调制信号一起送入第二或门电路；第二或门电路输出的比较后的数据信号提供给本地加密模块，并同时送入计数器电路；计数器电路的时钟来自时钟树模块输出的第一时钟，计数器电路的输出送至第三与门电路的输入，第三与门电路上带有复位端，第三与门电路的输出为使 能输出端。在本实用新型中，所述判决输出模板包含3个D触发器电路、同或门电路、第四与门电路、积分电路和第二缓冲器电路；第二和第三D触发器电路的时钟均来自时钟树模块输出的第三时钟信号，第二 D触发器电路的数据来自第一模板产生与比较模块的Q外信号，第三D触发器电路的数据来自第一模板产生与比较模块的Q本信号；第二和第三D触发器电路的输出一起送入同或门电路，同或门电路的时钟来自时钟树模块输出的第一时钟信号，同或门电路的输出送入第四与门电路；第四与门电路的另ー个信号是来自同步计数失步复位模块的使能，第四与门电路输出经过积分器电路积分后送入第四D触发器电路；第四D触发器电路和第二缓冲器电路的时钟均来自时钟树模块输出的第四时钟，第四D触发器电路输出为数据输出端，第二缓冲器电路的输出为数据时钟输出端。多用户输入端为送入的位置脉冲调制信号，分别送入第一和第二模块产生与比较模块，第一和第二模块产生与比较模块分别为本地的PPM模板信号，第一模块产生与比较模块的模式控制端接电源(高电平Vdd)，第二模块产生与比较模块的模式控制端接地(低电平Vss)，这样可以使得一路用于产生模板为“I”的PPM信号，另ー路用于产生模板为“O”的PPM信号。当信息数据为“O”码时，PPM模板信号电路输出的是含有信息码“O”的TH-PPM基带信号；当信息数据为“I”码时，PPM模板信号电路输出的是含有信息码“I”的TH-PPM基带信号。多用户模块通过A、B端接高电平，低电平，PN伪随机序列的不同组合，实现多用户的选择功能。第一和第二模块产生与比较模块的输出端都送入同步计数失步复位模块。同步计数失步复位模块主要完成的功能是为接收机提供同步搜索与失步保护功能，为了防止系统长时间失步锁死，同步计数失步复位模块专门提供复位端，使电路在这ー极端情况下，通过它来实现系统的再次同步搜索与失步保护功能。模板产生与比较模块将接收到的TH-PPM信号与隐藏信息码“O”或“I”的PPM模板信号进行移位比较，然后将并行比较结果送入到同步计数失步复位模块。当两个模板产生与比较模块的输出信号电压值都为低电平时，或门的输出信号为低电平，控制计数器电路开始计数，当计数值达到设定数值时计数器电路输出高电平，控制相关检测器电路的使能端开启，两个模板产生与比较模块重新开始工作。系统同步后，通过判决输出模块进行判决，恢复出信息信号。时钟树模块为接收机各个模块提供系统时钟。判决输出模块的输出信号为高电平，表示恢复信息码“I”;当积分器输出为低电平时，判决器的输出信号为低电平，表不恢复信息码“O”。D触发器电路的作用是对积分器输出信号进行整形。由于数字电路中对建立时间和保持时间是有一定要求的，因此本实用新型通过对D触发器和反相器的应用，来实现建立时间和保持时间要求。如果有信号在时钟的边缘变化就有可能形成不稳定，此时对时钟进行反相使时钟的边缘移动到信号的电平的中间，由此可以提高电路的稳定性，对时钟的抖动也有很好的抗扰性。不过时钟反相后，我们必须注意所要信号的变化以免产生错误。D触发器的作用是对信号整形使信号的保持时间延长。由于D触发器是时序电路，通过它整形的信号具有同步的性质，完全按照时钟来进行传输。反相器和D触发器相结合使电路更加稳定。最后应说明的是，对本实用新型的技术方案进行修改或者同等替换，而不脱离本实用新型技术方案的精神和范围，其均应涵盖在本实用新型的权利要求范围中。·
权利要求1.多用户跳时脉冲位置调制超宽带接收机解调器，其特征在于主要由时钟树模块、多用户模块、本地加密模块、2个模板产生与比较模块、同步计数失步复位模块、以及判决输出模块组成； 时钟树模块的系统时钟输入端(sysclk)接受接收机时钟与数据恢复电路送来的系统时钟，并将其分解为第一时钟(clkO)、第二时钟(clkl)、第三时钟(clk2)与第四时钟(clk500)这多路输出；时钟树模块的第一时钟输出端(clkO)连接到第一和第二模板产生与比较模块的第一时钟输入端(clkO)、判决输出模块的第一时钟输入端(clkO)、同步计数失步复位模块的第一时钟输入端(clkO)、以及本地加密模块的第一时钟输入端(clkO);时钟树模块的第二时钟输出端(clkl)连接到第一和第二模板产生与比较模块的第二时钟输入端(clkl);时钟树模块的第三时钟输出端(clk2)连接到判决输出模块的第三时钟输入端(clk2);时钟树模块的第四时钟输出端(clk500)连接到判决输出模板的第四时钟输入端(clk500)；多用户模块的第一输入端(A)与第二输入端(B)分别连接外部来的数控多用户选择端；多用户模块的本地伪随机码(本地PN码)输入端接收来自本地加密模块的加密输出信号；多用户模块的多用户输出端连接到第一和第二模板产生与比较模块的多用户输入端；本地加密模块的比较后的数据输入端(Dcomp)连接到同步计数失步复位模块的比较后的数据输出端(Dcomp)； 第一模板产生与比较模块的系统脉冲位置调制输入端(PPMin)接收外部的脉冲位置调制输入信号；第一模板产生与比较模块的模式控制输入端(modctrl)连接到电源(Vdd);第一模板产生与比较模板的Q本信号输出端连接到判决输出模块的Q本信号输入端；第一摸板产生与比较模板的Q外信号输出端连接到判决输出模块的Q外信号输入端；第一模板产生与比较模板的比较后第二脉冲位置调制输出端(比较后PPMl)连接到同步计数失步复位模块的比较后第二脉冲位置调制输入端(比较后PPM1)； 第二模板产生与比较模块的系统脉冲位置调制输入端(PPMin)接收外部的脉冲位置调制输入信号；第二模板产生与比较模块的模式控制输入端(modctrl)连接到地(Vss);第二模板产生与比较模板的比较后第一脉冲位置调制输出端(比较后PPM0)连接到同步计数失步复位模块的比较后第一脉冲位置调制输入端(比较后PPM0)； 同步计数失步复位模块的使能输出端(en)连接到第一和第二模板产生与比较模块的使能输入端(en)、以及判决输出模块的使能输入端(en);外部复位信号(Reset)连接到同步计数失步复位模块的复位输入端(Reset)； 判决输出模板的数据输出端(Dataout)是解调器最終判决以后的数据输出端；判决输出模板的数据时钟输出端(clkout)是解调器最終判决以后的数据时钟输出端。
2.根据权利要求I所述的多用户跳时脉冲位置调制超宽带接收机解调器，其特征在于所述多用户模块包含第一与门电路和第一或门电路； 来自本地加密模块的本地伪随机码和第一多用户选择端送入第一与门电路，第一与门电路输出和第二多用户选择端一起送入第一或门电路，第一或门电路输出是多用户输出端。
3.根据权利要求I所述的多用户跳时脉冲位置调制超宽带接收机解调器，其特征在于所述本地加密模块包含第二与门电路、8分频电路和本地伪随机码产生电路；来自同步计数失步复位模块的比较后的数据信号与时钟树模块输出的第一时钟信号送入第二与门电路，第二与门电路的输出经过8分频电路，再送到本地伪随机码产生电路，最后本地伪随机码产生电路的输出是加密输出端。
4.根据权利要求I所述的多用户跳时脉冲位置调制超宽带接收机解调器，其特征在于所述第一模板产生与比较模块和第二模板产生与比较模块各自包含半加器电路、脉冲位置调制产生电路、第一 D触发器电路、2个串并转换电路、第一缓冲器电路和比较器电路； 多用户输入信号与模式控制信号一起送入半加器电路，半加器电路输出送到脉冲位置调制产生电路；脉冲位置调制产生电路的时钟来自时钟树模块输出的第一时钟；脉冲位置调制产生电路输出的信号送到第一 D触发器电路，第一 D触发器电路的时钟来自时钟树模块输出的第二时钟；第一 D触发器电路的输出送入第一串并转换电路，第一串并转换电路的时钟来自时钟树模块输出的第一时钟；系统脉冲位置调制输入信号送入第二串并转换电路，第二串并转换电路的时钟来自时钟树模块的输出第一时钟；第一和第二串并转换电路的各自4路输出均送到第一缓冲器电路，第一缓冲器电路的使能信号来自同步计数失步复位模块的使能端；第一缓冲器电路的2个4路输出送到比较器电路，比较器电路的时钟来自时钟树模块输出的第一时钟；比较器电路输出为比较后第一或第二脉冲位置调制输出端，第一串并转换电路的4路输出中的一路为Q本输出端，第二串并转换电路的4路输出中的一路为Q外输出端。
5.根据权利要求I所述的多用户跳时脉冲位置调制超宽带接收机解调器，其特征在于所述同步计数失步复位模块包含第二或门电路、计数器电路和第三与门电路；第一和第二模板产生与比较模块输出的比较后第一和第二脉冲位置调制信号一起送入第二或门电路；第二或门电路输出的比较后的数据信号提供给本地加密模块，并同时送入计数器电路；计数器电路的时钟来自时钟树模块输出的第一时钟，计数器电路的输出送至第三与门电路的输入，第三与门电路上带有复位端，第三与门电路的输出为使能输出端。
6.根据权利要求I所述的多用户跳时脉冲位置调制超宽带接收机解调器，其特征在于所述判决输出模板包含3个D触发器电路、同或门电路、第四与门电路、积分电路和第二缓冲器电路； 第二和第三D触发器电路的时钟均来自时钟树模块输出的第三时钟信号，第二 D触发器电路的数据来自第一模板产生与比较模块的Q外信号，第三D触发器电路的数据来自第一模板产生与比较模块的Q本信号；第二和第三D触发器电路的输出一起送入同或门电路，同或门电路的时钟来自时钟树模块输出的第一时钟信号，同或门电路的输出送入第四与门电路；第四与门电路的另一个信号是来自同步计数失步复位模块的使能，第四与门电路输出经过积分器电路积分后送入第四D触发器电路；第四D触发器电路和第二缓冲器电路的时钟均来自时钟树模块输出的第四时钟，第四D触发器电路输出为数据输出端,第二缓冲器电路的输出为数据时钟输出端。
专利摘要本实用新型公开一种多用户跳时脉冲位置调制超宽带接收机解调器。本地加密模块产生解调器中所需的加密信号。多用户模块接收本地加密模块的信号，提供多用户输出的本地模板信号。时钟树接收来自时钟与数据恢复电路的系统时钟信号，并分配到解调器各个子模块的时钟端。模板产生与比较模块接收来自射频前端的PPM信号，并与本地模板信号进行比较。同步计数失步复位模块接收模板产生与比较模块的比较结果并进行信号的同步判定，以及完成失步复位操作。判决输出模块接收来自模板产生与比较模块的数据以及来自同步计数失步复位的使能信号，送出解码后的数据信号。本实用新型通过简单的模板比较与同步控制，在节省整个芯片面积的同时实现了TH-UWB多用户解码的功能。
文档编号H04B1/7176GK202634424SQ20122028397
公开日2012年12月26日 申请日期2012年6月16日 优先权日2012年6月16日
发明者段吉海, 罗磊, 徐卫林, 韦保林 申请人:桂林电子科技大学