专利名称：一种高速突发误码测试装置的制作方法
技术领域：
本实用新型涉及一种高速突发误码测试装置。
背景技术：
目前，随着技术的进步，光线通信的速率越来越高。光接入网也进入了 IOG时代。目前IOG的GP0N/EP0N协议均已经出炉，其标准支持上行2.5G/10G的突发信号传输。现有的1.25G的突发误码测试仪已经不适用于IOG的GP0N/EP0N误码测试。
实用新型内容本实用新型提供了一种高速突发误码测试装置，用于进行各种测试。本实用新型解决上述技术问题所采取的技术方案如下:一种高速突发误码测试装置，包括:码型产生单元、时钟分配单元、高速信号产生单元；其中，所述码型产生单元分别连接所述时钟分配单元和高速信号产生单元，所述高速信号产生单元连接至测试环境。进一步优选的是，还设有位同步模块、码型比对单元；其中，所述测试环境又连接至所述位同步模块，所述位同步模块连接至所述码型比对单元。进一步优选的是，所述时钟分配单元又与所述位同步模块和所述码型比对单元连接。该装置可以·提供2.5/10Gbps的突发信号测试，满足IOG GP0N/EP0N的测试要求。本实用新型的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本实用新型而了解。本实用新型的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
以下结合附图对本实用新型进行详细的描述，以使得本实用新型的上述优点更加明确。
图1是本实用新型高速突发误码测试装置的结构示意图。
具体实施方式
下面结合具体实施例对本实用新型进行详细地说明。如图1所示，本实用新型高速突发误码测试装置，主要完成以下工作:a)通过码型产生单元，高速信号复用单元和高速信号产生单元，生成
2.5G/10Gbps的高速串行测试信号；b)通过时钟移相来和特定的算法来完成位时钟的最优化同步。其中，如图1所示，所述高速突发误码测试装置，包括:码型产生单元、时钟分配单元、高速信号产生单元；其中，所述码型产生单元分别连接所述时钟分配单元和高速信号产生单元，所述高速信号产生单元连接至测试环境(或者测试设备)。进一步优选的是，还设有位同步模块、码型比对单元；其中，所述测试环境又连接至所述位同步模块，所述位同步模块连接至所述码型比对单元。进一步优选的是，所述时钟分配单元又与所述位同步模块和所述码型比对单元连接。该装置可以提供2.5/10Gbps的突发信号测试，满足IOG GP0N/EP0N的测试要求。具体来说，码型产生单元产生高速的并行为随机码，通过时钟分配单元和高速信号复用单元来产生2.5G/10Gbps的高速突发测试伪随机码流。由位同步单元对经过高速测试路径之后的测试码流作为同步，已经达到位同步状态的数据码流和同步信号送入码型比对单元对误码比对。其中，各个部件单元的工作模式如下:(I)码型产生单元，提生产测试所需的各种伪随机码型和用户自定义的并行码型(8bit或是其它各种位宽)。(2)高速信号产生单元，将并行的低速信号复用为高速的串行信号。(3)时钟分配单元，用于生成系统中各个部分所需的速或是低速时钟，同时能调整时钟间的相位关系。(4)位同步模块，将突发接收信号的bit数据同步到指定的时钟上。使后续的电路能正常的接收·到高速的串行数据。(5)码型比对单元，将接收到的信号与发送的码型比较，确定线路的误码情况。工作时，⑴在⑵提供的参考信号下产生相位不同的低速的并行信号，低速并行信号和(2)模块提供的高速串行时钟一起送到(3)，并在模块(3)中复用为高速的串行信号(测试用的两路突发信号)。通过测试路径的高速串行突发信号和(2)模块提供的高速串行时钟一起经过(4)模块完成接收数据与本地时钟的重新bit同步。并将同步之后的时钟和高数串行信号送到(5)模块，由(5)模块比较对收到的高数串行信号与发送的原始信号的差别，统计误码信息。最后应说明的是:以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，尽管参照前述实施例对本实用新型进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种高速突发误码测试装置，其特征在于，包括:码型产生单元、时钟分配单元、高速信号产生单元； 其中，所述码型产生单元分别连接所述时钟分配单元和高速信号产生单元，所述高速信号产生单元连接至测试环境； 其中，所述码型产生单元，用于提供生产测试所需的各种伪随机码型和用户自定义的并行码型； 所述高速信号产生单元，将并行的低速信号复用为高速的串行信号； 所述时钟分配单元，用于生成系统中各个部分所需的高速或是低速时钟，并调整时钟间的相位关系； 所述测试化境选取测试设备。
2.根据权利要求1所述的高速突发误码测试装置，其特征在于，还设有位同步模块、码型比对单元；其中，所述测试环境又连接至所述位同步模块，所述位同步模块连接至所述码型比对单元。
3.根据权利要求1或2所述的高速突发误码测试装置，其特征在于，所述时钟分配单元又与所述位同步模块和所述码型比对单`元连接。
专利摘要本实用新型公开了一种高速突发误码测试装置，包括码型产生单元、时钟分配单元、高速信号产生单元；其中，所述码型产生单元分别连接所述时钟分配单元和高速信号产生单元，所述高速信号产生单元连接至测试环境。该装置可以提供2.5/10Gbps的突发信号测试，满足10G GPON/EPON的测试要求。
文档编号H04L1/00GK203151517SQ20122062400
公开日2013年8月21日 申请日期2012年11月13日 优先权日2012年11月13日
发明者黄秋元 申请人:武汉普赛斯电子技术有限公司