专利名称：一种通用型可扩展的数字中频接收机的制作方法
技术领域：
本实用新型涉及一种数字中频接收机，尤其是具有多通道灵活组合和并行处理结构的具有良好通用性和可扩展性的数字中频接收机，该实用新型的技术领域属于软件无线电领域。
背景技术：
传统的无线电系统为模拟无线电系统，一般为超外差结构。如图1所示，超外差结构的传统模拟无线电接收系统，包括射频前端模块101、下变频模块102、本振模块103、中频带通滤波模块104、解调模块105和基带处理模块106，射频信号经过以上模块依次处理后，转换为最终结果输出给用户107，以上各模块全部采用模拟方式，不同的通信系统中所用频段、调制方式，均对应于不同的硬件结构，因而不同的通信系统之间很难互通。为了解决传统的模拟无线通信系统所存在的兼容难、升级难、开发周期长等难题，人们提出了软件无线电的概念。软件无线电的中心思想是构造一个具有开放性、标准化、模块化的通用硬件平台，将各种功能如工作频段、调制解调类型、数据格式、加密模式、通信协议等用软件编程来完成，并使宽带AD转换器和DA转换器尽可能靠近天线，以研制出具有高度灵活性、开放性的新一代无线通信系统。较理想的软件无线电系统的结构是ADC、DAC直接在射频部分实现，但这对AD、DA以及后续的数字信号处理速度提出了非常高的要求，由于目前器件处理速度的限制，很难实现对射频信号直接进行高精度采样并进行后续的数字处理，但实现中频信号的高精度采样和后续的数字处理却是切实可行的，所以采用宽带数字中频接收机技术是目前实现软件无线电一种首选方案。如图2所示，目前可行的软件无线电接收系统，包括射频前端模块101、下变频模块102.、本振模块103、中频带通滤波模块104、ADC模块202、数字下变频模块203和数字基带处理模块204，射频信号经过以上模块依次处理后，转换为最终结果输出给用户107。其中，组件201即构成为一个数字中频接收机，包括ADC模块202、数字下变频模块203和数字基带处理模块204。目前的很多数字中频接收机都是针对某个具体应用设计的，不同的接收机的技术方案差别大，通用性差，并且成本较高，性价比低，往往只能作为实验平台，不能真正地产品化。从所选用的技术方案来看，目前的数字中频接收机大致可分为以下三类:(1)ASIC(专用集成电路，Application Specific Integrated Circuit)方案(2) DSP (数字信号处理器，Digital Signal Processor)方案(3)FPGA(现场可编程门阵列，Field Programmable Gate Array)方案图3A所示为ASIC方案的数字中频接收机305，主要由ADC模块202、ASIC模块301、输出模块304构成；ASIC方案接收机的主要优点是设计周期短，结构简单，成本较低，但其灵活性差，通用性差；图38所示为DSP方案的数字中频接收机306，主要由ADC模块202,DSP模块302、输出模块304构成；DSP方案接收机的优点是串行处理速度高，寻址方式灵活，适合处理具有复杂控制结构的算法，但其并行处理能力较差；图3C所示为FPGA方案的数字中频接收机307，主要由ADC模块202、FPGA模块303、输出模块304构成；FPGA方案接收机的优点是并行处理速度高，适合处理数据量大，运算结构相对简单的算法，但不适合处理具有复杂控制结构的算法。目前也有少量DSP和FPGA结合的方案，不过通用性仍然不够好。以上所述三种技术方案的接收机往往都基于不同的应用来设计，技术方案差别大，通用性差，如果具体应用对系统性能要求较高，则以上技术方案的成本会很高，性价比较低。从接收体制上来说，目前的数字中频接收机大致分为以下两类:(I)基于通道数字下变频的数字中频接收机，以下简称为通道数字下变频接收机；(2)基于多相滤波的信道化数字中频接收机，以下简称为多相滤波信道化接收机。通道数字下变频接收机的优点在于，视野集中，能灵活地改变中心频率和调整带宽，适合做灵活的通道接收，但通道数量少，缺乏频段整体信息，难于搜索、监视和截获全概
率的信号。多相滤波信道化接收机的优点在于，通道数量多，视野广阔，能实现全概率截获，适合做全概率接收，但是结构固定，不便调整参数，缺乏灵活性。
实用新型内容以上从技术方案和接收体制两个角度分析了目前数字中频接收机的优缺点，目前数字中频接收机的主要问题是技术方案差别大，通用性差，并且成本较高，性价比低，为了克服现有技术的缺点，本实用新型提供了一种具有多通道灵活组合和并行处理结构的可扩展的数字中频接收机，该接收机综合了 ASIC方案、DSP方案、FPGA方案的优点，同时既能用做多通道的通道数字下变频接收，又可用作全概率接收，适用于两种类型的接收应用，具有良好的通用性和可扩展性。本实用新型的目的通过以下技术方案实现:具有多通道灵活组合和并行处理结构的可扩展的数字中频接收机，本接收机包括:多通道ADC模块，多通道桥接模块，多通道数字下变频ASIC模块，多通道FPGA处理模块，多通道DSP处理模块，多接口输出模块和DSP总控模块，所述多通道ADC模块的数据输出与所述多通道桥接模块的数据输入连接，所述多通道桥接模块的数据输出与所述多通道数字下变频ASIC模块的数据输入连接，所述多通道数字下变频ASIC模块的数据输出与所述多通道FPGA处理模块的数据输入连接，所述多通道FPGA处理模块和所述多通道DSP处理模块之间有双向多通道数据连接，所述多通道FPGA处理模块对外提供扩展接口，所述多通道DSP处理模块的数据输出通过所述多接口输出模块进行最终结果的输出，所述DSP总控模块控制所述多通道桥接模块、所述多通道DSP处理模块和所述多接口输出模块，所述多通道DSP处理模块接收所述DSP总控模块的控制指令，并依据控制指令控制所述多通道数字下变频ASIC模块和所述多通道FPGA处理模块。所述多通道ADC模块包括多个并行工作的ADC芯片，总的AD通道数量为H，H> I。[0022]所述多通道桥接模块用CPLD或FPGA实现。所述多通道数字下变频ASIC模块包括多个并行工作的多通道数字下变频ASIC芯片，所述多通道数字下变频ASIC模块的数字下变频通道数量为J，J > H，H为所述多通道ADC模块的AD通道数量。所述多通道FPGA处理模块包括多个并行工作的FPGA芯片，各FPGA芯片之间有双向数据连接，各FPGA芯片对外提供扩展接口。所述多通道DSP处理模块包括多个并行工作的DSP芯片。所述多接口输出模块包括USB、千兆以太网、WIFI和UART接口中的任意一种或者多种，每种接口的数量不限。所述多通道桥接模块经配置以把多通道数字下变频ASIC模块的J个通道灵活分配给多通道ADC模块的H个AD通道，实现AD通道和数字下变频通道之间的灵活组合，使本接收机既能用做多通道的通道数字下变频接收，又可用作全概率接收，适用于两种类型的接收应用，具有良好的通用性。现有的数字中频接收机大都是针对某个具体应用设计的，不同的接收机的技术方案差别大，通用性差，并且成本较高，性价比低，往往只能作为实验平台，不能真正地产品化，本实用新型与现有技术相比，具有如下的有益效果:(I)接收通道多，通道配置和组合灵活，应用方式灵活，既可以用做灵活的通道接收，又可用做全概率接收，通用性好，适用范围宽，可应用在雷达、通信、测控等多个领域:(a)多个AD通道，通道数量为H，H > 1，多个数字下变频通道，通道数量为J，J >H；(b)多通道数字下变频ASIC模块中每个通道的中心频率、带宽、滤波器系数等各种参数可灵活配置；(C)AD通道和数字下变频通道的连接和组合可灵活配置，因而本接收机既可用做灵活的通道接收，又可用做全概率接收。(2)扩展性好(a)多通道FPGA处理模块的每个FPGA芯片对外提供扩展接口，扩展接口可以外接FPGA扩展板卡，从而增强接收机的多通道FPGA处理模块的处理能力；(b)扩展接口还可以用作对外数据输出。(3)接收性能好，处理能力强，有更高的处理效率:(a)把ASIC、DSP和FPGA三个方案进行了良好的组合，综合了 ASIC、DSP和FPGA三个方案的优点，能发挥ASIC、DSP和FPGA各自的优势；(b)多通道并行处理的结构，处理能力强，有更高的处理效率。(4)成本低，性价比高，利于产业化:(a) 一个高端器件，如其速度是低端器件的十倍，其价格可能相当于低端器件的几十倍甚至上百倍。在大数据量信号处理中，采用多个中低端器件进行并行处理，能以较低的成本获得比高端单处理器系统更高的性能，有更高的性价比；(b)基于该接收机多通道并行处理的结构特点，接收机上每个通道无须选用业内最昂贵的FPGA和DSP器件，只需选用经济型的器件，充分利用ASIC、FPGA, DSP协同处理结构和多通道并行处理结构的优势，即可满足大量实际应用，因而本接收机具有成本低，性价比高，利于产业化，利于推广的优点。
图1所示是超外差结构的传统模拟无线电接收系统的结构框图；图2所示是目前可行的软件无线电接收系统的结构框图；图3A所示是ASIC方案的数字中频接收机的结构框图；图3B所示是DSP方案的数字中频接收机的结构框图；图3C所示是FPGA方案的数字中频接收机的结构框图；图4所示是本实用新型的数字中频接收机的结构框图；图5所示是本实用新型中多通道数字下变频ASIC模块的结构框图；图6所示是本实用新型中多通道FPGA处理模块的结构框图；图7所示是本实用新型中多通道DSP处理模块的结构框图；图8所示是本实用新型实施例中通过多通道桥接模块把实施例的接收机配置为多通道的通道数字下变频接收机的一个配置方案示意图；图9所示是本实用新型实施例中通过多通道桥接模块把实施例的接收机配置为全概率接收机的一个配置方案示意图；主要符号说明101 射频前端模块102 下变频模块103 本振模块104 中频带通滤波模块 105 解调模块106 基带处理模块107 用户201 数字中频接收机的主要构成202 ADC模块203 数字下变频模块204 数字基带处理模块301 ASIC模块302 DSP模块303 FPGA模块304 输出模块305 AISC方案的数字中频接收机306 DSP方案的数字中频接收机307 FPGA方案的数字中频接收机401 多通道AD C模块402 多通道桥接模块403 多通道数字下变频ASIC模块404 多通道FPGA处理模块415 扩展接口405 多通道DSP处理模块406 多接口输出模块407 DSP总控模块408 桥接模块控制总线409 输出控制总线410 数字下变频局部控制总线组411 FPGA局部控制总线组412 DSP控制总线413 FPGA-DSP局部数据总线组414 具有多通道灵活组合和并行处理结构的可扩展的数字中频接收机501_m 第m个多通道ASIC芯片502_m 第m路数字下变频局部控制总线[0074]60l_n 第η个FPGA芯片602_η 第η路FPGA局部控制总线603_η 第η个FPGA扩展接口70 l_k 第k个DSP芯片801_1至801_6 实施例中第I至第6路AD通道802 实施例中36个数字下变频通道的连接示意901 实施例中6路AD通道的某一路
具体实施方式
以下结合附图及实施例，对本实用新型作进一步详细的描述，但本实用新型的实施方式不限于此。
技术背景章节从技术方案和接收体制两个角度分析了目前数字中频接收机的优缺点，目前数字中频接收机的主要问题是技术方案差别大，通用性差，并且成本较高，性价比低，为了克服现有技术的缺点，本实用新型提供了一种具有多通道灵活组合和并行处理结构的可扩展的数字中频接收机，如图4所示，组件414即为具有多通道灵活组合和并行处理结构的可扩展的数字中频接收机，本接收机由以下部分组成:多通道ADC模块401，多通道桥接模块402，多通道数字下变频ASIC模块403，多通道FPGA处理模块404，多通道DSP处理模块405，多接口输出模块406和DSP总控模块407 ;多通道ADC模块401的数据输出与多通道桥接模块402的数据输入连接；多通道桥接模块402的数据输出与多通道数字下变频ASIC模块403的数据输入连接；多通道数字下变频ASIC模块403的数据输出与多通道FPGA处理模块404的数据输入连接；多通道FPGA处理模块404通过FPGA-DSP局部数据总线组413和多通道DSP处理模块405进行双向连接；多通道FPGA处理模块404对外提供扩展接口 415 ;多通道DSP处理模块405的数据输出通过多接口输出模块406进行最终结果的输出；DSP总控模块407通过桥接模块控制总线408控制多通道桥接模块402，通过DSP控制总线412控制多通道DSP处理模块405，通过输出控制总线409控制多接口输出模块406 ;多通道DSP处理模块405接收DSP总控模块407的控制指令，并通过数字下变频局部控制总线组410控制多通道数字下变频ASIC模块403，通过FPGA局部控制总线组411控制多通道FPGA处理模块404。本实用新型中，所述多通道ADC模块401包括多个并行工作的ADC芯片，总的AD通道数量为H，H> I。采用多个并行工作的ADC芯片可以增加接收机的AD通道数量，扩大接收机的适用范围，增强通用性。在本实施实例中，考虑到接收机的动态范围和灵敏度等指标，ADC芯片选用了高精度和高采样率的ADC芯片，如图8所示，在本实施实例中，多通道ADC模块401总的AD通道数H = 6，每个AD通道的组件编号依次为801_1、801_2、801_3、801_4、801_5 和 801_6。本实用新型中，所述多通道桥接模块402用CPLD或FPGA实现。在本实施实例中，多通道桥接模块402用FPGA实现。所述多通道桥接模块402对FPGA的数据处理能力要求不高，本实施实例选用了低资源多引脚的FPGA芯片。如图5所示，本实用新型所述的多通道数字下变频ASIC模块403，包括多个并行工作的多通道数字下变频ASIC芯片，每个多通道数字下变频ASIC芯片的组件编号依次为501_1、501_2、……501_m，m为大于等于I的正整数，所述多通道数字下变频ASIC模块403的数字下变频通道数量为J，J > H，H为所述多通道ADC模块401的AD通道数量。如图8所示，在本实施实例中，选用了 6个6通道数字下变频ASIC芯片来实现多通道数字下变频ASIC模块403，6个6通道数字下变频ASIC芯片的组件编号依次为803_1、803_2、803_3、803_4、803_5和803_6，在本实施实例中，总的数字下变频通道数J = 36，其中每个6通道ASIC芯片内的每个通道均集成了高精度的数字正交下变频器，多个可编程系数FIR滤波器和多个半带宽抽取滤波器，以及可编程数字AGC。如图5所示，本实用新型所述的多通道数字下变频ASIC模块403，通过数字下变频局部控制总线组410，接受所述多通道DSP处理模块405的控制，数字下变频局部控制总线组410内部的每个数字下变频局部控制总线的组件编号依次为502_1、502_2、……502_m，分别控制多通道数字下变频ASIC模块403内部对应的多通道数字下变频ASIC芯片501_1、501_2、……501_m, m为大于等于I的正整数。如图6所示，所述多通道FPGA处理模块404，包括多个并行工作的FPGA芯片，各FPGA芯片之间有双向数据连接，每个FPGA芯片的组件编号依次为601_1、601_2、……601_η, η为大于等于I的正整数，多通道FPGA处理模块404通过FPGA局部控制总线组411，接受所述多通道DSP处理模块405的控制，FPGA局部控制总线组411内部的每个FPGA局部控制总线的组件编号依次为602_1、602_2、……602_η，分别控制多通道FPGA处理模块404内部对应的FPGA芯片601_1、601_2、……601_η，η为大于等于I的正整数，每个FPGA芯片对外提供扩展接口，编号依次为603_1、603_2、……603_η，η为大于等于I的正整数，扩展接口可以外接FPGA扩展板卡，从而增强接收机的多通道FPGA处理模块的处理能力，还可以用作对外数据输出。本实施实例用了 3片经济型、处理能力适中的FPGA芯片来实现多通道FPGA处理模块404，在每片FPGA内部实现12个信号处理通道，每I片FPGA的信号输入端接收来自每2片数字下变频ASIC芯片的信号输出，3个FPGA芯片和6个数字下变频AISC芯片共组成3组，同时3个FPGA之间有双向数据连接，每个FPGA对外提供扩展接口，3片FPGA共对外提供3个扩展接口。如图7所示，所述多通道DSP处理模块405包括多个并行工作的DSP芯片，每个DSP芯片的组件编号依次 为701_1、701_2、……701_k，k为大于等于I的正整数，多通道DSP处理模块405通过DSP控制总线412接受来自DSP总控模块407的控制，并分别通过数字下变频局部控制总线组410和FPGA局部控制总线组411，对多通道数字下变频AS IC模块403和多通道FPGA处理模块404进行控制。本实施实例用了 6片经济型、处理能力适中的DSP芯片来实现多通道DSP处理模块405，每片DSP芯片负责处理6个通道的数据，6个DSP芯片并行工作，完成36个通道的数据处理。所述多接口输出模块406包括USB、千兆以太网、WIFI和UART接口中的任意一种或多种，每种接口的数量不限。在本实施实例中，多接口输出模块406选用了 FPGA方案，设计实现了 I个USB接口，I个千兆以太网接口、3个UART接口和I个WIFI接口。在本实用新型中，多通道桥接模块402经配置以将多通道数字下变频ASIC模块403的J个通道灵活分配给多通道ADC模块401的H个AD通道，从而实现AD通道和数字下变频通道的灵活组合，使本接收机既能用做多通道的通道数字下变频接收，又可用作全概率接收，适用于两种类型的接收应用，扩大了本接收机的适用范围，增强了通用性，现基于本实施例，把上述多通道桥接模块402的工作原理详细描述如下:[0090](I)如图8所示，组件801_1至801_6为实施例中第I至第6路AD通道，组件802为实施例中36个数字下变频通道的连接示意，多通道桥接模块402经配置以改变输入引脚和输出引脚的连接关系，把36个数字下变频通道平均分配给6个AD通道，把本实施例的接收机配置为多通道的通道数字下变频接收机，使本接收机适用于多通道的通道数字下变频接收。(2)如图9所示,组件901为实施例中6路AD通道的某一路,组件802为实施例中36个数字下变频通道的连接示意，多通道桥接模块402经配置以改变输入引脚和输出引脚的连接关系，把36个数字下变频通道全部分配给I个AD通道，其余的AD通道可暂时闲置，从而把本实施例的接收机配置为36个通道的全概率接收机，使本接收机适用于全概率接收。(3)根据不同的应用，也可采用其他灵活的分配方式。现有的数字中频接收机大都是针对某个具体应用设计的，不同的接收机的技术方案差别大，通用性差，一般不能同时适用于通道数字下变频接收和全概率接收，不适合在多领域应用，如果具体应用对接收机系统性能要求较高，则现有技术方案的接收机成本会很高，性价比低，不利于产品化。本实施实例的优势如下:(I)接收通道多，通道配置和组合灵活，应用方式灵活，既可以用做灵活的通道接收，又可以用做全概率接收，通用性好，适用范围宽，可应用在雷达、通信、测控等多个领域(a) 6个AD通道，36个数字下变频通道；(b)多通道数字下变频ASIC模块中每个通道的中心频率、带宽、滤波器系数等各种参数可灵活配置；(C)AD通道和数字下变频通道的连接和组合可灵活配置，因而本接收机既可以用做灵活的通道接收，又可以用做全概率接收；(2)接收性能好，处理能力强，有更高的处理效率(a)实施实例接收机把ASIC、DSP和FPGA三个方案进行了良好的组合，综合了ASIC、DSP和FPGA三个方案的优点，能发挥ASIC、DSP和FPGA各自的优势；(b)实施实例接收机具有6片ASIC，3片FPGA，6片DSP，采用多通道并行处理的结构，处理能力强，有更高的处理效率；(3)扩展性好(a)多通道FPGA处理模块的3个FPGA对外提供3个扩展接口，扩展接口可以外接FPGA扩展板卡，从而增强接收机的多通道FPGA处理模块的处理能力；(b)扩展接口还可以用作对外数据输出。(4)成本低，性价比高，利于产业化(a) 一个高端器件，如其速度是低端器件的十倍，其价格可能相当于低端器件的几十倍甚至上百倍。在大数据量信号处理中，采用多个中低端器件进行并行处理，能以较低的成本获得比高端单处理器系统更高的性能，有更高的性价比；(b)本实施实例中，基于本接收机多通道并行处理的结构特点，接收机上每个通道无须选用业内最昂贵的FPGA和DSP器件，均选用了业内经济型的器件，充分利用ASIC、FPGA、DSP协同处理和多通道并行处理的优势，以经济的成本，实现了强大的处理能力，因而本实施实例接收机具有成本低，性价比高，利于产业化，利于推广的优点。 所述实施实例为本实用新型一个实施方式，但本实用新型的实施方式并不受所述实施实例的限制，其他的任何未背离本实用新型精神实质与原理下所做的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本实用新型的保护范围之内。
权利要求1.一种数字中频接收机，其特征在于，包括:多通道ADC模块，多通道桥接模块，多通道数字下变频ASIC模块，多通道FPGA处理模块，多通道DSP处理模块，多接口输出模块和DSP总控模块，所述多通道ADC模块的数据输出与所述多通道桥接模块的数据输入连接，所述多通道桥接模块的数据输出与所述多通道数字下变频ASIC模块的数据输入连接，所述多通道数字下变频ASIC模块的数据输出与所述多通道FPGA处理模块的数据输入连接，所述多通道FPGA处理模块和所述多通道DSP处理模块之间有双向多通道数据连接，所述多通道FPGA处理模块对外提供扩展接口，所述多通道DSP处理模块的数据输出通过所述多接口输出模块进行最终结果的输出，所述DSP总控模块控制所述多通道桥接模块、所述多通道DSP处理模块和所述多接口输出模块，所述多通道DSP处理模块接收所述DSP总控模块的控制指令，并依据控制指令控制所述多通道数字下变频ASIC模块和所述多通道FPGA处理模块。
2.根据权利要求1所述的数字中频接收机，其特征在于:所述多通道ADC模块包括多个并行工作的ADC芯片，总的AD通道数量为H，H > I。
3.根据权利要求1所述的数字中频接收机，其特征在于:所述多通道桥接模块用CPLD或FPGA实现。
4.根据权利要求2所述的数字中频接收机，其特征在于:所述多通道数字下变频ASIC模块包括多个并行工作的多通道数字下变频ASIC芯片，所述多通道数字下变频ASIC模块的数字下变频通道数量为J，J > H，H为所述多通道ADC模块的AD通道数量。
5.根据权利要求1所述的数字中频接收机，其特征在于:所述多通道FPGA处理模块包括多个并行工作的FPGA芯片，各FPGA芯片之间有双向数据连接，各FPGA芯片对外提供扩展接口。
6.根据权利要求1所述的数字中频接收机，其特征在于:所述多通道DSP处理模块包括多个并行工作的DSP芯片。
7.根据权利要求1所述的数字中频接收机，其特征在于:所述多接口输出模块包括USB、千兆以太网、WIFI和UART接口中的任意一种或者多种，每种接口的数量不限。
8.根据权利要求3所述的数字中频接收机，其特征在于，所述多通道桥接模块经配置以把多通道数字下变频ASIC模块的多个数字下变频通道灵活分配给所述多通道ADC模块的多个AD通道，实现AD通道和数字下变频通道之间的灵活组合。
专利摘要本实用新型公开了一种数字中频接收机，包括多通道ADC模块，多通道桥接模块，多通道数字下变频ASIC模块，多通道FPGA处理模块，多通道DSP处理模块，多接口输出模块和DSP总控模块，所述多通道ADC模块的数据输出与多通道桥接模块的数据输入连接，多通道桥接模块的数据输出与多通道数字下变频ASIC模块的数据输入连接，多通道数字下变频ASIC模块的数据输出与多通道FPGA处理模块的数据输入连接，多通道FPGA处理模块和多通道DSP处理模块之间有双向多通道数据连接，多通道FPGA处理模块对外提供扩展接口，多通道DSP处理模块的数据输出通过多接口输出模块进行最终结果的输出，本实用新型通用性好，处理效率高，成本低，利于产业化。
文档编号H04B1/00GK202918281SQ201220652978
公开日2013年5月1日 申请日期2012年12月3日 优先权日2012年12月3日
发明者高攀峰 申请人:高攀峰