时钟内嵌数据的产生装置及传输方法
【专利摘要】一种时钟内嵌数据的产生装置及传输方法，其中的传输方法包括：依据数字序列来依序产生多个前导信号，其中各前导信号包括多个位。数字序列包括多个数值，各前导信号的位依据对应的各数值来决定；接着，在数个前导信号传输周期中分别传输前导信号，并在多个数据传输周期中分别传输多个数据信号。
【专利说明】时钟内嵌数据的产生装置及传输方法
【技术领域】
[0001]本发明涉及一种时钟内嵌数据的信号产生装置以及其信号传输方法，且特别涉及一种可降低射频噪声的时钟内嵌数据的信号产生装置以及其信号传输方法。
【背景技术】
[0002]时钟内嵌数据的信号传输系统中，其中的一个传输方式为在数据中加入一个或多个发生固定形式转态的前导信号，并使信号接收端的时钟内嵌数据回复(Clock-DataRecovery, OTR)系统则可以依据前导信号来还原时钟内嵌数据信号中的数据。
[0003]请参照图1，图1绘示已知的时钟内嵌数据信号100波形。其中，时钟内嵌数据信号100包括依序排列的前导信号101、数据信号102、前导信号103以及数据信号104。前导信号101以及前导信号103皆由两个位O以及I依序构成，也因此，在前导信号101以及前导信号103中都会固定有一个由逻辑低电平转态到逻辑高电平的信号转态动作。这个固定的信号转态动作并不会因为数据信号102以及数据信号104中的数据发生变化而消失。也就是说，已知的时钟内嵌数据信号100的传输方式中，会因为周期性产生的前导信号，其所具有的固定转态现象，而产生电磁干扰(Electromagnetic interference, EMI)情况。
【发明内容】
[0004]本发明提供一种时钟内嵌数据的传输方法，有效降低时钟内嵌数据因转态所产生的射频噪声。
[0005]本发明更提供一种时钟内嵌数据的信号产生装置，可有效降低时钟内嵌数据因转态所产生的射频噪声。
[0006]本发明提供一种时钟内嵌数据的传输方法，包括:依据数字序列来依序产生多个前导信号，其中各前导信号包括多个位。数字序列包括多个数值，各前导信号的位依据对应的各数值来决定。在数个前导信号传输周期中分别传输前导信号，并在多个数据传输周期中分别传输多个数据信号。其中，各数据传输周期发生在各前导信号传输周期之后。
[0007]在本发明的一实施例中，时钟内嵌数据的传输方法还包括:通过随机数产生方式来产生数字序列。
[0008]在本发明的一实施例中，时钟内嵌数据的传输方法还包括:通过随机数产生方式产生多个随机数产生结果，并且，针对随机数产生结果进行逻辑运算以产生数字序列。
[0009]在本发明的一实施例中，时钟内嵌数据的传输方法还包括:通过扰乱器来产生数字序列。
[0010]在本发明的一实施例中，上述的各前导信号的位不完全相同。
[0011]本发明还提供一种时钟内嵌数据的信号产生装置，包括数序产生器以及控制器。数序产生器产生数字序列。控制器耦接数序产生器，依据数字序列来依序产生多个前导信号。其中，各前导信号包括多个位，数字序列包括多个数值。各前导信号的位依据对应的各数值来决定，并且，控制器在多个前导信号传输周期中分别传输前导信号，控制器并在多个数据传输周期中分别传输多个数据信号。其中，数据传输周期分别发生在前导信号传输周期之后。
[0012]基于上述，本发明预计数字序列来产生多个前导信号，并通过动态改变时钟内嵌数据中的前导信号的多个位的至少其中之一，来变更前导信号各个位间所发生的信号转态的状态。如此一来，时钟内嵌数据在传输时因为前导信号所产生的射频噪声可以被有效的降低，进以提升时钟内嵌数据传输的精确度。
[0013]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【专利附图】
【附图说明】
[0014]图1绘示已知的时钟内嵌数据信号100波形。
[0015]图2绘示本发明一实施例的时钟内嵌数据的传输方法的流程图。
[0016]图3A绘示本发明一实施例的时钟内嵌数据信号300的波形图。
[0017]图3B绘示本发明另一实施例的时钟内嵌数据信号301的波形图。
[0018]图3C绘示本发明另一实施例的时钟内嵌数据信号302的波形图。
[0019]图4A绘示本发明一实施例的时钟内嵌数据的信号产生装置400的示意图。
[0020]图4B绘示本发明实施例的时钟内嵌数据的信号产生装置400的另一实施方式的示意图。
[0021]图5绘示本发明实施例的线性位移反馈寄存器500的实施方式。
[0022]图6绘示本发明实施例的时钟内嵌数据的数序产生器600的另一实施方式。
[0023]【主要元件符号说明】
[0024]S210~S220:时钟内嵌数据的传输步骤
[0025]300、301、302:时钟内嵌数据信号
[0026]310、330、311、331、312、332、352、372:前导信号
[0027]320,340:数据信号
[0028]400:信号产生装置
[0029]410:控制器
[0030]420、600:数序产生器
[0031]430:随机数产生器/扰乱器
[0032]500:线性位移反馈寄存器
[0033]601~60N:随机数产生器
[0034]610:逻辑运算电路
[0035]TA1、TA2:前导信号传输周期
[0036]TD1、TD2:数据传输周期
[0037]NS:数字序列
[0038]CKIS:时钟内嵌数据信号
[0039]DFFl ~DFF4:D 型触发器
[0040]XORl:异或门
[0041]D:数据入端
[0042]CK:时钟输入端
[0043]CKIN:时钟信号
[0044]Ql ~Q4:数据
【具体实施方式】
[0045]请参照图2，图2绘示本发明一实施例的时钟内嵌数据的传输方法的流程图。在本实施例中，时钟内嵌数据的传输步骤包括:在步骤S210中，依据数字序列来依序产生多个前导信号，其中，各前导信号包括多个位。数字序列中则包括多个数值，各前导信号的多个位则依据对应的各数值来决定。简单来说，以前导信号具有两个位为范例，数字序列可以包括一个或多个的O以及一个或多个的I。而前导信号的两个位在所对应的数字序列的数值等于O时，可以被设定为依序排列的“O”以及“1”，相对的，前导信号的两个位在所对应的数字序列的数值等于I时，则可以被设定为依序排列的“I”以及“O”。
[0046]接着，在步骤S220中，则在多个前导信号传输周期中分别传输在步骤S210设定完成的前导信号，并在多个数据传输周期中分别传输多个数据信号，其中，数据传输周期分别发生在前导信号传输周期之后。也就是说，每一个数据传输周期前伴随着与之对应的一个前导信号传输周期。
[0047]以下请同时参照图2及图3A，图3A绘示本发明一实施例的时钟内嵌数据信号300的波形图。延续前述导信号具有两个位的范例，在数字序列的数值依序为I以及O的情况下，时钟内嵌数据信号300中的前导信号310对应到的数字序列的数值等于1，因此，前导信号310中的位依序被设定等于“I”及“O”。另外，时钟内嵌数据信号300中的前导信号330对应到的数字序列的数值则等于0，因此，前导信号310中的位依序被设定等于“O”及“I”。
[0048]在图3A中的时钟内嵌数据信号300中，在前导信号传输周期TAl中所传输的前导信号310的电压电平是由逻辑高电平转态到逻辑低电平，而在前导信号传输周期TA2中所传输的前导信号330的电压电平则是由逻辑低电平转态到逻辑高电平。也就是说，时钟内嵌数据信号300中，前导信号的转态方式是非固定不变的，也有效将低其所可能产生的电磁干扰的能量。
[0049]附带一提的，在本实施例中，数据传输周期TDl发生在前导信号传输周期TAl后，并用以传送数据信号320，而数据传输周期TD2发生在前导信号传输周期TA2后，并用以传送数据信号340。
[0050]请参照图3B，图3B绘示本发明另一实施例的时钟内嵌数据信号301的波形图。与前一实施例不相同的，本实施例的时钟内嵌数据信号301的前导信号包括三个位。也就是说，用来作为产生前导信号的依据的数字序列可以包括6个不同的数值，分别用来设定前导信号的三个位依序等于“O” “O”“I”“I”“O” “O”、“I” “O” “I” 或是“I” “I” “O”。
[0051]而在图3B中，时钟内嵌数据信号301所包括的前导信号311以及331分别包括的三个位分别为“I” “O” “I”以及“O” “I” “O”。如此一来，时钟内嵌数据信号301中所包括的前导信号311以及331的转态方式并非固定的，而可以持续的发生变化。也因此，时钟内嵌数据信号301因前导信号的转态所产生的电磁干扰可以有效地被降低。
[0052]再请参照图3C，图3C绘示本发明另一实施例的时钟内嵌数据信号302的波形图。与前述实施例不相同的，本实施例的时钟内嵌数据信号302的前导信号则包括四个位。其中，时钟内嵌数据信号302中的前导信号312所包括的四个位依序为“I” “I” “O” “0”，时钟内嵌数据信号302中的前导信号332所包括的四个位依序为“O” “O” “I” “1”，时钟内嵌数据信号302中的前导信号352所包括的四个位依序为“O” “O” “I” “0”，时钟内嵌数据信号302中的前导信号372所包括的四个位依序为“O” “I” “O” “I”。
[0053]同样地，时钟内嵌数据信号302中所包括的前导信号312、332、352以及372的转态方式并非固定的，而可以持续的发生变化。也因此，时钟内嵌数据信号302因前导信号的转态所产生的电磁干扰可以有效地被降低。
[0054]值得注意的是，上述图3A?图3C的实施例中，其中的数字序列可以是一个设定好的固定序列，也可以是一个通过随机数产生器(random number generator)或是扰乱器(scrambIer)所产生的序列。此外,数字序列还可以先通过随机数产生方式产生多个随机数产生结果，再针对所产生的多个随机数产生结果进行逻辑运算以产生数字序列。另外，依据数字序列所设定的前导信号的所有位是不完全相同的。
[0055]请参照图4A，图4A绘示本发明一实施例的时钟内嵌数据的信号产生装置400的示意图。时钟内嵌数据的信号产生装置400包括控制器410以及数序产生器420。数序产生器420用来产生数字序列NS，并提供数字序列NS至控制器410，控制器410则用来产生时钟内嵌数据信号CKIS。控制器410则依据数字序列NS来依序产生多个前导信号，控制器410并在多个前导信号传输周期中分别传输前导信号，且在多个数据传输周期中分别传输多个数据信号。其中，数据传输周期分别发生在前导信号传输周期之后。
[0056]另外，数序产生器420也可以内建在控制器410中，并且，当数字序列NS是固定数值的序列时，数序产生器420也可以是存储器。当控制器410进行前导信号的产生动作时，则仅需由数序产生器420中读出数字序列NS即可。
[0057]再请参照图4B，图4B绘示本发明实施例的时钟内嵌数据的信号产生装置400的另一实施方式的示意图。本实施方式中的信号产生装置400包括随机数产生器430或是扰乱器430以及控制器410。而与图4A的实施例不相同的，本实施方式利用随机数产生器430或是扰乱器430来产生非固定数序的数字序列NS。其中，随机数产生器430则可以利用所谓的线性位移反馈寄存器(Linear Shift Feedback Register, LSFR)来实施。
[0058]其中，扰乱器430可以是任意位数的扰乱器，而扰乱器的实施细节已为本领域技术人员所理解，故不另赘述于此。
[0059]以下请参照图5，图5绘示本发明实施例的线性位移反馈寄存器500的实施方式。线性位移反馈寄存器500包括D型触发器DFFl?DFF4以及异或门XORl。其中，异或门XORl的输入端耦接至D型触发器DFF3及DFF4的输出端Q，而异或门XORl的输出端则耦接至D型触发器DFFl的数据入端D。D型触发器DFFl?DFF4相互串接，并通过时钟输入端CK接收时钟信号CKIN。线性位移反馈寄存器500通过D型触发器DFFl?DFF4的输出端Q产生多个位的数据Ql?Q4，而数据Ql?Q4即可提供作为数字序列NS。
[0060]在此，图5绘示的线性位移反馈寄存器500的实施方式仅只是一个范例，并不用以限缩本发明。本领域技术人员都可以知道线性位移反馈寄存器可以有多种的实施方式，也皆可应用以作为本发明实施例中的随机数产生器。
[0061]请参照图6，图6绘示本发明实施例的时钟内嵌数据的数序产生器600的另一实施方式。在本实施方式中，数序产生器600包括多个随机数产生器601?60N以及逻辑运算电路610。逻辑运算电路610耦接至随机数产生器601?60N，并接收随机数产生器601?60N所产生的多组随机数产生结果。逻辑运算电路610并针对随机数产生器601?60N所产生的多组随机数产生结果来进行逻辑运算，并藉以产生数字序列NS。
[0062]上述逻辑运算电路610所进行的逻辑运算可以包括逻辑的或(OR)、与(AND)、反相和/或互斥的运算，设计者可以依据需要进行所需要的设计选择，来选择设计逻辑运算的实质内容。
[0063]综上所述，本发明利用产生具有不同转态状况的前导信号，来使时钟内嵌数据在进行传输的同时，可以有效降低所产生的电磁干扰，有效提升时钟内嵌数据的传输的可靠度，进而提升所属系统的整体效率。
[0064]虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求书界定范围为准。
【权利要求】
1.一种时钟内嵌数据的传输方法，包括: 依据一数字序列来依序产生多个前导信号，其中各该前导信号包括多个位，该数字序列包括多个数值，各该前导信号的这些位依据对应的各该数值来决定；以及 在多个前导信号传输周期中分别传输这些前导信号，并在多个数据传输周期中分别传输多个数据信号。
2.如权利要求1所述的时钟内嵌数据的传输方法，还包括: 通过一随机数产生方式来产生该数字序列。
3.如权利要求1所述的时钟内嵌数据的传输方法，还包括: 通过一随机数产生方式产生多个随机数产生结果；以及 针对这些随机数产生结果进行逻辑运算以产生该数字序列。
4.如权利要求1所述的时钟内嵌数据的传输方法，还包括: 通过一扰乱器来产生该数字序列。
5.如权利要求1所述的时钟内嵌数据的传输方法，其中各该前导信号的这些位不完全相同。
6.如权利要求1所述的时钟内嵌数据的传输方法，其中这些数据传输周期分别发生在这些前导信号传输周期之后。
7.—种时钟内嵌数据的信号产生装置，包括: 一数序产生器，产生一数字序列；以及 一控制器，耦接该数序产生器，依据该数字序列来依序产生多个前导信号，其中各该前导信号包括多个位，该数字序列包括多个数值，各该前导信号的这些位依据对应的各该数值来决定，并且，该控制器在多个前导信号传输周期中分别传输这些前导信号，该控制器并在多个数据传输周期中分别传输多个数据信号。
8.如权利要求7所述的信号产生装置，其中这些数据传输周期分别发生在这些前导信号传输周期之后。
9.如权利要求7所述的信号产生装置，其中该数序产生器为一随机数产生器。
10.如权利要求9所述的信号产生装置，其中该随机数产生器为线性移位反馈寄存器。
11.如权利要求7所述的信号产生装置，其中该数序产生器包括: 多个随机数产生器，产生多个随机数产生结果；以及 一逻辑运算电路，耦接这些随机数产生器，依据这些随机数产生结果进行逻辑运算以产生该数字序列。
12.如权利要求7所述的信号产生装置，其中该数序产生器为扰乱器。
13.如权利要求7所述的信号产生装置，其中各该前导信号的这些位不完全相同。
【文档编号】H04L1/00GK104052567SQ201310076506
【公开日】2014年9月17日 申请日期:2013年3月11日 优先权日:2013年3月11日
【发明者】方柏翔, 杨舜勋, 张涵茵 申请人:联咏科技股份有限公司