专利名称：一种分辨率可调的行场同步信号产生装置的制作方法
技术领域：
本发明属于视频技术领域，更为具体地讲，涉及一种分辨率可调的行场同步信号
产生装置。
背景技术：
通常的行场同步信号产生装置采用状态机来产生相应的行场同步信号，且时序参数的值固定，都是某一特定分辨率下的值，也就是分辨率不可调。例如李国刚，余俊，凌朝东在《基于FPGA的VGA图形控制器的实现方法》中设计的VGA显示器严格遵循“VGA工业标准”，此处的行场同步信号分辨率不可调，仅支持640X480@60Hz这一种模式。但在图像处理的仿真等过程中，这种方式显得不便。又如，对于供数字化图像处理器检测使用的数字视频信号发生器，它不同于传统的模拟视频发生器，后者虽然能产生数字视频但内容是固定的，该数字信号视频发生器可实时更改信号发生器输出视频的各项参数，但是此处仍未提及分辨率可调的机制。因此，设计采用了分辨率可调机制的行场同步信号产生装置显得必要。同时，采 用状态机来实现行场同步信号的产生，虽无错误但实现逻辑显得复杂，消耗的资源也相对较多。
发明内容
本发明的目的在于克服现有技术的不足，提供一种分辨率可调的行场同步信号产生装置，实现分辨率可调，同时减小资源的消耗。为实现上述目的，本发明分辨率可调的行场同步信号产生装置，其特征在于，包括:时序参数模块以及行场同步信号产生模块；时序参数模块中，包括有两个行场参数寄存器即默认行场参数寄存器以及输入行场参数寄存器；时序参数模块根据顶层的显示模式选择端口的输入，选择相应的显示模式，如果是模块默认分辨率模式，则选择默认行场参数寄存器中的行场参数即行场同步信号的行场消隐前肩宽度、同步头宽度、行场消隐后肩宽度、有效区域宽度以及总长度输出给行场同步信号产生模块；如果是分辨率可调模式，则选择输入行场参数寄存器中的行场参数即行场同步信号的行场消隐前肩宽度、同步头宽度、行场消隐后肩宽度、有效区域宽度以及总长度输出给行场同步信号产生模块；其中，输入行场参数寄存器中的行场参数是外部输入的，既可以是来自用户的输入，也可以是来自其他模块的输入，从而实现分辨率可调；在行场同步信号产生模块中包括有行信号计数器、场信号计数器；在复位信号和模块使能信号置为高电平后，行信号计数器和场信号计数器分别开始计数；行信号计数器是对时钟进行计数，其计数值不超过规定的当前分辨率下行信号一周期的总时钟个数，由行同步信号的总长度决定；如果行信号计数器的计数值达到行信号一周期的总时钟个数即记满，则清零，从O开始重新计数；场信号计数器在行信号计数器每完成一个计数周期即记满一次，也就是记完一行时，计数值加I;同理，场信号计数器的计数值不超过规定的当前分辨率下一帧的总行数即场同步信号的总长度，如果场信号计数器的计数值达到一帧的总行数，则清零，从O开始重新计数；在行场同步信号产生模块中还包括有行信号输出电平判断模块、场信号输出电平判断模块以及数据有效信号输出电平判断模块；行信号输出电平判断模块依据行同步信号的消隐前肩、行同步头、消隐后肩、有效区域的时序以及各自的宽度对应的时钟个数，根据行信号计数器的计数值，确定在行同步信号的某一位置，输出高电平或低电平，得到行同步信号；场信号输出电平判断模块依据场信号的消隐前肩、场同步头、消隐后肩、有效区域的时序以及各自的宽度对应的行数，根据场信号计数器的计数值，确定在场同步信号的某一位置，输出高电平或低电平，得到场同步信号；数据有效信号输出电平判断模块，依据行信号的消隐前肩、行同步头、消隐后肩、有效区域的时序以及各自的宽度对应的时钟个数，根据行信号计数器的计数值，确定在数据有效信号的某一位置，输出高电平或低电平，得到行数据有效信号；依据场信号的消隐前肩、场同步头、消隐后肩、有效区域的时序以及各自的宽度对应的行数，根据场信号计数器的计数值，确定在数据有效信号的某一位置，输出高电平或低电平，得到场数据有效信号，然后将场数据有效信号作为使能信号，对行数据有效信号的输出进行控制，仅在场数据有效信号有效时输出，得到数据有效信号。本发明的发明目的是这样实现的:本发明分辨率可调的行场同步信号产生装置，采用两个行场参数寄存器分别存储默认以及分辨率可调显示模式下的行场参数，并根据顶层的显示模式选择端口的输入，选择相应的行场参数给行场同步信号产生模块；行信号计数器对时钟进行计数，场信号计数器对行信号计数器的计数周期进行计数，然后依据行场参数，根据行场信号计数器的计数值输出高电平或低电平，得到行场同步信号以及数据有效信号。本发明可用FPGA实现，采用Verilog语言描述两个计数器以及各判断模块采用相应的if语句根据计数值进行电平判断，得到分辨率可调的行场同步信号以及数据有效信号，且实现逻辑更简单直观。因此，本发明不用状态机而直接用计数器来实现行场同步信号的产生，并且具有一定程度的分辨率可调功能。
图1是本发明分辨率可调的行场同步信号产生装置一具体实施方式
原理框图；图2是图1所示时序参数模块的接口框图；图3是图1所示时序参数模块的内部结构图；图4是行同步信号与数据有效信号的关系示意图；图5是场同步信号与数据有效信号的关系示意图；图6是图1所示时序参数模块接口时序
图7是图1所示行场同步信号产生模块的接口框图8是图1所示行场同步信号产生模块的内部结构图；图9是图1所示行场同步信号产生模块接口时序图；图10是采用本发明输出的行场同步信号和数据有效信号进行图像显示的结果。
具体实施例方式下面结合附图对本发明的具体实施方式
进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。行场同步信号产生装置完成的功能是根据美国电子消费品制造商协会(ConsumerElectronics Association, CEA)制定的“未压缩数字视频标准”(CEA-861,最新版本为CEA-861-E)，产生符合该标准时序的行场同步信号以及数据有效信号，实现输入像素文件的同步输出。图1是本发明分辨率可调的行场同步信号产生装置一具体实施方式
原理框图。在本实施例中，如图1所示，分辨率可调的行场同步信号产生装置包括时序参数模块timing_parl以及行场同步信号产生模块video_sig_gen2。首先，时序参数模块timing_parl根据顶层的显示模式选择端口 op_mode的输入，选择相应的显示模式。在本实施例中，有两种选择显示模式，一种是模块默认的分辨率720X480P，另一种则是根据外部的输入行场参数来配置的分辨率可调模式。如果是模块默认分辨率模式，则选择默认行场参数寄存器中的行场参数即行场同步信号的消隐前肩宽度、同步头宽度、消隐后肩宽度、有效区域宽度以及总长度输出给行场同步信号产生模块；如果是分辨率可调模式，则选择输入行场参数寄存器中的行场参数即行场同步信号的消隐前肩宽度、同步头宽度、消隐后肩宽度、有效区域宽度以及总长度输出给行场同步信号产生模块。
·
在行场同步信号产生模块中，一共两个计数器即行信号计数器、场信号计数器，分别进行时钟计数和对行信号计数器的计数周期计数，同时，根据CEA-861-E标准中的有关行场参数的规定，以及行(场)信号的消隐前肩、行场同步头、消隐后肩和数据有效区域宽度这几者之间的关系，该模块设置判断条件，根据行场信号计数器的计数值输出高电平或低电平，得到行场同步信号以及数据有效信号。1、时序参数模块1.1、结构时序参数模块timing_parl实现的主要功能是存储默认以及分辨率可调显示模式下的行场参数，并输出给行场同步信号产生模块。其中分辨率可调显示模式下的行场参数是外部输入的，既可以是来自用户的输入，也可以是来自其他模块的输入。本模块定义了一种默认的分辨率供选用，同时也可以选择配置分辨率。本模块默认的分辨率是720X480p，其时序参数都根据EIA-CEA-861-E标准进行了定义，这些时序参数包括:行(场)信号的消隐前肩、行(场)同步头、消隐后肩以及行(场)信号有效区域。如果选择分辨率可调显示模式，则上述行场参数的值需依赖外部输入并存储在输入行场参数寄存器中的行场参数。用户通过选择端口 opjnode选择采用何种分辨率配置模式即显示模式，然后该模块将寄存器中各个行场参数输出到行场同步信号产生模块video_sig_gen2供其工作。时序参数模块timing—pari的接口框图以及内部结构图如图2、3所示，其I/O端口列表如表I所示。其中，参数配置输入端口用于配置行场参数寄存器中的行场参数，既可以是来自用户的输入，也可以是来自其他模块的输入，从而实现分辨率可调。
权利要求
1.一种分辨率可调的行场同步信号产生装置，其特征在于分辨率可调以及采用计数器方式实现行场同步信号的产生，该装置包括:时序参数模块以及行场同步信号产生模块； 时序参数模块中，包括有两个行场参数寄存器即默认行场参数寄存器以及输入行场参数寄存器；时序参数模块根据顶层的显示模式选择端口的输入，选择相应的显示模式，如果是模块默认分辨率模式，则选择默认行场参数寄存器中的行场参数即行场同步信号的行场消隐前肩宽度、同步头宽度、行场消隐后肩宽度、有效区域宽度以及总长度输出给行场同步信号产生模块；如果是分辨率可调模式，则选择输入行场参数寄存器中的行场参数即行场同步信号的行场消隐前肩宽度、同步头宽度、行场消隐后肩宽度、有效区域宽度以及总长度输出给行场同步信号产生模块； 其中，输入行场参数寄存器中的行场参数是外部输入的，既可以是来自用户的输入，也可以是来自其他模块的输入，从而实现分辨率可调； 在行场同步信号产生模块中包括有行信号计数器、场信号计数器； 在复位信号和模块使能信号置为高电平后，行信号计数器和场信号计数器分别开始计数； 行信号计数器是对时钟进行计数，其计数值不超过规定的当前分辨率下行信号一周期的总时钟个数，由行同步信号的总长度决定；如果行信号计数器的计数值达到行信号一周期的总时钟个数即记满， 则清零，从O开始重新计数； 场信号计数器在行信号计数器每完成一个计数周期即记满一次，也就是记完一行时，计数值加I;同理，场信号计数器的计数值不超过规定的当前分辨率下一帧的总行数即场同步信号的总长度，如果场信号计数器的计数值达到一帧的总行数，则清零，从O开始重新计数； 在行场同步信号产生模块中还包括有行信号输出电平判断模块、场信号输出电平判断模块以及数据有效信号输出电平判断模块； 行信号输出电平判断模块依据行同步信号的消隐前肩、行同步头、消隐后肩、有效区域的时序以及各自的宽度对应的时钟个数，根据行信号计数器的计数值，确定在行同步信号的某一位置，输出高电平或低电平，得到行同步信号； 场信号输出电平判断模块依据场信号的消隐前肩、场同步头、消隐后肩、有效区域的时序以及各自的宽度对应的行数，根据场信号计数器的计数值，确定在场同步信号的某一位置，输出高电平或低电平，得到场同步信号； 数据有效信号输出电平判断模块，依据行信号的消隐前肩、行同步头、消隐后肩、有效区域的时序以及各自的宽度对应的时钟个数，根据行信号计数器的计数值，确定在数据有效信号的某一位置，输出高电平或低电平，得到行数据有效信号；依据场信号的消隐前肩、场同步头、消隐后肩、有效区域的时序以及各自的宽度对应的行数，根场信号计数器的计数值，确定在数据有效信号的某一位置，输出高电平或低电平，得到场数据有效信号，然后将场数据有效信号作为使能信号，对行数据有效信号的输出进行控制，仅在场数据有效信号有效时输出，得到数据有效信号。
2.根据权利要求1所示的行场同步信号产生装置，其特征在于，用FPGA实现，采用Verilog语言描述两个计数器以及各判断模块，采用相应的if语句根据计数值进行电平判断。
全文摘要
本发明公开了一种分辨率可调的行场同步信号产生装置，采用两个行场参数寄存器分别存储默认以及分辨率可调显示模式下的行场参数，并根据顶层的显示模式选择端口的输入，选择相应的行场参数给行场同步信号产生模块；行信号计数器对时钟进行计数，场信号计数器对行信号计数器的计数周期进行计数，然后依据行场参数，根据行场信号计数器的计数值输出高电平或低电平，得到行场同步信号以及数据有效信号。本发明可用FPGA实现，采用Verilog语言描述两个计数器以及各判断模块采用相应的if语句根据计数值进行电平判断，得到分辨率可调的行场同步信号以及数据有效信号，且实现逻辑更简单直观。
文档编号H04N5/06GK103248794SQ20131016797
公开日2013年8月14日 申请日期2013年5月6日 优先权日2013年5月6日
发明者刘然, 李博乐, 田逢春, 谭迎春, 谭伟敏, 谢辉, 邰国钦, 黄振伟, 曹东华, 葛亮, 陈恒鑫, 叶莲 申请人:四川虹微技术有限公司, 重庆大学