一种星载数据传输发射装置及其输入信号的选择方法
【专利摘要】本发明公开了一种星载数据传输发射装置及其输入信号的选择方法，发送两条OC门指令，每条OC门指令对应一组源信号，对两条OC门指令进行处理，根据处理结果，选择对应的一组源信号作为星载数据传输发射装置及的输入信号。本发明具有以下有益效果：使数据传输发射装置在接收信源处理机的源信号时不受冷备份单机的影响，从而提高了系统的稳定性和可靠性；尽量控制硬件实现的复杂度，不需要额外增加时钟信号有无等的判断电路，保持原有的硬件平台基本不变，仅对FPGA单元进行调整；OC门信号由现有的测控分系统发出，不增加新的硬件结构，充分利用现有设备，容易实现且节约成本。
【专利说明】一种星载数据传输发射装置及其输入信号的选择方法
【技术领域】
[0001]本发明属于数据传输【技术领域】，具体涉及一种可在卫星数据传输领域通用的通过指令控制选择输入信号的发射装置及其输入信号选择方法。
【背景技术】
[0002]在卫星数据传输系统中，数据传输发射装置的作用是:接收来自信源处理机的有效数据，完成信道编码和调制功能后，将信号送往功率放大设备，最终通过天线发送到地面。在实际应用中，为了保障整星的可靠性，数据传输系统通常会采用主备份的形式，有些关键单机之间还会采用交叉备份的形式。当信源处理机与数据传输发射装置之间采用交叉备份形式时，一台数据传输发射装置就需要接收来自两台信源处理机的两组源信号，这样就需要在两组源信号中选择一组作为数据传输发射装置的输入信号。
[0003]在卫星资源有限的情况下，信源处理机的备份形式通常是采用冷备份的方式，也即一台开机一台关机，于是，目前常见的数据传输发射装置将来自两台信源处理机的源信号简单地连在一起，实现“线与”作用后，发送到FPGA单元进行信道编码与调制。
[0004]这种通过“线与”选择交叉备份信号的方法实现起来很简单，但最大的缺点是输入信号质量得不到保障，继而产生误码，因为信源处理机与数据传输发射装置之间采用的是高速串行LVDS信号，在信源处理机未开机的情况下，数据传输发射装置接收到的信号将会受到干扰，该干扰信号将会通过“线与”的方式传递到有用的信号中，从而导致输入信号质量变差，甚至造成输出端产生误码的现象。
【发明内容】
[0005]为了克服现有技术中存在的缺陷，本发明提供一种通过指令控制选择输入信号的发射装置及其输入信号选择方法，具体的技术方案如下:
一种星载数据传输发射装置，包括FPGA模块，以及分别与其相连的两路LVDS接口电路和一路指令接口电路，两路LVDS接口电路各接收一组源信号，每组源信号包括数据信号和时钟信号；FPGA模块中设有信道编码单元；
FPGA模块内设有依次连接的指令接口逻辑单元、逻辑状态判断单元以及信号选择单元，其中指令接口逻辑单元与指令接口电路连接，信号选择单元分别与两路LVDS接口电路以及信道编码单元连接；
指令接口电路用于接收两条OC门指令，再将两条OC门指令分别输入指令接口逻辑单元；指令接口逻辑单元对两条OC门指令进行处理生成相应的逻辑状态；逻辑状态判断单元对逻辑状态进行判断，输出控制信号到信号选择单元；信号选择单元分别从两路LVDS接口电路接收两组源信号，并根据控制信号选择一组源信号发送到信道编码单元进行处理。
[0006]作为优化方案，指令接口逻辑单元包括两个反相器以及一个D触发器，两个反相器分别与D触发器连接；每个反相器对应一条OC门指令，两条OC门指令分别通过对应的反相器后，输入D触发器，D触发器根据两条OC门指令生成相应的逻辑状态。[0007]作为优化方案，信号选择单元包括数据选择器和时钟选择器，数据选择器分别接收两组源信号中的两路数据信号，时钟选择器分别接收两组源信号中的两路时钟信号；控制信号分别输入数据选择器和时钟选择器，数据选择器根据控制信号选择一路数据信号发送到信道编码单元进行处理，时钟选择器根据控制信号选择一路时钟信号发送到信道编码单元进行处理。
[0008]作为优化方案，两条OC门指令由测控分系统输出。
[0009]作为优化方案，两组源信号分别由两个信源处理机输出。
[0010]一种星载数据传输发射装置的输入信号选择方法，用于在两组源信号中选择一组作为星载数据传输发射装置的输入信号；包括如下步骤:
发送两条OC门指令给星载数据传输发射装置，每条OC门指令对应一组源信号； 将两条OC门指令送入星载数据传输发射装置中的FPGA单元；
在FPGA单元中生成指令接口逻辑单元、逻辑状态判断单元以及信号选择单元，利用接口逻辑单元对两条OC门指令进行处理生成相应的逻辑状态；利用逻辑状态判断单元对逻辑状态进行判断，并生成相应的控制信号；利用信号选择单元接收两组源信号，并根据控制信号选择一组源信号输出。
[0011]与现有技术相比，本发明具有以下有益效果:
(1)本发明使数据传输发射装置在接收信源处理机的源信号时不受冷备份单机的影响，从而提高了系统的稳定性和可靠性；
(2)本发明尽量控制硬件实现的复杂度，不需要额外增加时钟信号有无等的判断电路，保持原有的硬件平台基本不变，仅对FPGA单元进行调整；
(3)OC门信号由现有的测控分系统发出，不增加新的硬件结构，充分利用现有设备，容易实现且节约成本。
【专利附图】
【附图说明】
[0012]图1为本发明的结构框图；
图2为本发明OC门指令处理部分的电路原理图。
【具体实施方式】
[0013]下面结合附图以实施例的方式详细描述本发明。
[0014]实施例1:
如图1所示，一种星载数据传输发射装置，包括FPGA模块，以及分别与其相连的两路LVDS接口电路和一路指令接口电路。两路LVDS接口电路各接收一组源信号，其中，两组源信号分别由两个信源处理机输出，每组源信号包括时钟信号和位宽为2bits的数据信号；FPGA模块中设有信道编码单元，该信道编码单元是用于对源信号进行信道编码处理的。
[0015]FPGA模块内设有依次连接的指令接口逻辑单元、逻辑状态判断单元以及信号选择单元，其中，指令接口逻辑单元与指令接口电路连接，信号选择单元分别与两路LVDS接口电路以及信道编码单元连接。FPGA (Field — Programmable Gate Array)是指现场可编程门阵列，它以由HDL语言(硬件描述语言,Hardware Description Language)编写完成的电路设计，经过简单的综合与布局，快速的烧录至FPGA上进行测试。指令接口逻辑单元、逻辑状态判断单元以及信号选择单元均是在FPGA模块内由HDL语言编写生成的。
[0016]指令接口电路用于接收两条OC门指令，再将两条OC门指令分别输入指令接口逻辑单元；指令接口逻辑单元对两条OC门指令进行处理生成相应的逻辑状态；逻辑状态判断单元对逻辑状态进行判断，输出控制信号到信号选择单元；信号选择单元分别从两路LVDS接口电路接收两组源信号，并根据控制信号选择一组源信号发送到信道编码单元进行处理。
[0017]LVDS接口电路为原有硬件平台上现有的，采用LVDS接口芯片；通常LVDS接口芯片在不工作情况下为高阻输出，但在实际工作中，该接口电平的状态与上拉、下拉电阻的取值有关。为了防止因LVDS数据接口出现电平不确定情况后对正常数据的影响，数据传输发射装置通过测控分系统发出的遥控指令对主、备两台信源处理机的数据输入进行选择，该遥控指令即为OC门指令。OC门指令由测控分系统输出，测控分系统与数据传输发射装置之间通过指令线连接，其中，OC门(Open Collector)指令是指集电极开路门指令,当指令未作用时，OC门输出呈高阻状态，指令线在数据传输发射装置内部由电阻上拉至+3.3V ;当指令作用时，指令线与地线间呈低阻状态，在数据传输发射装置内部的指令输入端产生一个脉宽为160 ± IOms的负脉冲。
[0018]指令接口电路为原有硬件平台上现有的，采用CMOS反向施密特触发器54HC14作为接口芯片，对接收到的OC门指令进行(反向)整形、消除毛刺。
[0019]在本实施例中，指令接口逻辑单元包括两个反相器以及一个D触发器，两个反相器分别与D触发器连接；每个反相器对应一条OC门指令，两条OC门指令分别通过对应的反相器后，输入D触发器，D触发器根据两条OC门指令生成相应的逻辑状态。
[0020]指令接口逻辑单元的工作原理如下:
设两台信源处理机分别 为信源处理机A和信源处理机B，信源处理机A输出源信号A，信源处理机B输出源信号B ;设与源信号A对应的OC门指令为选择指令A，设与源信号B对应的OC门指令为选择指令B。
[0021]输入FPGA模块的选择指令A和选择指令B经反相器后分别与D触发器的异步置位端(引脚S)和异步复位端(引脚R)(低电平有效)连接，D触发器的D输入端与CP端保持“O”状态。当某一条OC门指令的负脉冲到来时，D触发器的输出端Q进入相应的逻辑状态，具体的逻辑状态真值表如表I所示。对于Q的不定态，FPGA不做任何操作。
[0022]I OC门指令逻辑状态真值表
IIII
ο TTo
TooT
o|o|x|x
如上所示，输出端Q的状态将与这两条OC门指令相关，当收到选择指令A时，R=“0”，Q= “0”，继而对信号选择单元进行控制，输出源信号A，送后续的信道编码及调制，当收到选择指令B时，S= “0”，Q= “1”，继而对信号选择单元进行控制，输出源信号B，送后续的信道编码及调制。
[0023]信号选择单元包括数据选择器和时钟选择器，数据选择器分别接收两组源信号中的两路数据信号，时钟选择器分别接收两组源信号中的两路时钟信号；控制信号分别输入数据选择器和时钟选择器，数据选择器根据控制信号选择一路数据信号发送到信道编码单元进行处理，时钟选择器根据控制信号选择一路时钟信号发送到信道编码单元进行处理。
[0024]一种星载数据传输发射装置的输入信号选择方法，用于在两组源信号中选择一组作为星载数据传输发射装置的输入信号；包括如下步骤:
发送两条OC门指令给星载数据传输发射装置，每条OC门指令对应一组源信号； 将两条OC门指令送入星载数据传输发射装置中的FPGA单元；
在FPGA单元中生成指令接口逻辑单元、逻辑状态判断单元以及信号选择单元，利用接口逻辑单元对两条OC门指令进行处理生成相应的逻辑状态；利用逻辑状态判断单元对逻辑状态进行判断，并生成相应的控制信号；利用信号选择单元接收两组源信号，并根据控制信号选择一组源信号输出。
[0025]测控分系统与数据传输发射装置的指令线可采用交叉备份的连接方式，如图2所示，即测控分系统的每条指令线分别连接到两台数据传输发射装置(A机和B机)，同时控制两台数据传输发射装置的选择所需的输入信号。
[0026]以上公开的仅为本申请的几个具体实施例，但本申请并非局限于此任何本领域的技术人员能思之的变化，都应落在本申请的保护范围内。
【权利要求】
1.一种星载数据传输发射装置，包括FPGA模块，以及分别与其相连的两路LVDS接口电路和一路指令接口电路，所述两路LVDS接口电路各接收一组源信号，每组源信号包括数据信号和时钟信号；所述FPGA模块中设有信道编码单元；其特征在于， 所述FPGA模块内设有依次连接的指令接口逻辑单元、逻辑状态判断单元以及信号选择单元，其中所述指令接口逻辑单元与所述指令接口电路连接，所述信号选择单元分别与所述两路LVDS接口电路以及所述信道编码单元连接； 所述指令接口电路用于接收两条OC门指令，再将所述两条OC门指令分别输入所述指令接口逻辑单元；所述指令接口逻辑单元对所述两条OC门指令进行处理生成相应的逻辑状态；所述逻辑状态判断单元对所述逻辑状态进行判断，输出控制信号到所述信号选择单元；所述信号选择单元分别从所述两路LVDS接口电路接收两组源信号，并根据所述控制信号选择一组源信号发送到所述信道编码单元进行处理。
2.根据权利要求1所述的一种星载数据传输发射装置，其特征在于，所述指令接口逻辑单元包括两个反相器以及一个D触发器，所述两个反相器分别与所述D触发器连接；每个反相器对应一条OC门指令，两条OC门指令分别通过对应的反相器后，输入所述D触发器，所述D触发器根据所述两条OC门指令生成相应的逻辑状态。
3.根据权利要求1或2所述的一种星载数据传输发射装置，其特征在于，所述信号选择单元包括数据选择器和时钟选择器，所述数据选择器分别接收两组源信号中的两路数据信号，所述时钟选择器分别接收两组源信号中的两路时钟信号；所述控制信号分别输入所述数据选择器和所述时钟选择器，所述数据选择器根据所述控制信号选择一路数据信号发送到所述信道编码单元进行处理，所述时钟选择器根据所述控制信号选择一路时钟信号发送到所述信道编码单元进行处理。
4.根据权利要求1所述的一种星载数据传输发射装置，其特征在于，所述两条OC门指令由测控分系统输出。
5.根据权利要求1所述的一种星载数据传输发射装置，其特征在于，所述两组源信号分别由两个信源处理机输出。
6.一种星载数据传输发射装置的输入信号选择方法，用于在两组源信号中选择一组作为所述星载数据传输发射装置的输入信号；其特征在于，包括如下步骤: 发送两条OC门指令给星载数据传输发射装置，每条OC门指令对应一组源信号； 将所述两条OC门指令送入所述星载数据传输发射装置中的FPGA单元； 在所述FPGA单元中生成指令接口逻辑单元、逻辑状态判断单元以及信号选择单元，利用所述接口逻辑单元对所述两条OC门指令进行处理生成相应的逻辑状态；利用所述逻辑状态判断单元对所述逻辑状态进行判断，并生成相应的控制信号；利用所述信号选择单元接收所述两组源信号，并根据所述控制信号选择一组源信号输出。
【文档编号】H04B1/04GK103441791SQ201310372711
【公开日】2013年12月11日 申请日期:2013年8月23日 优先权日:2013年8月23日
【发明者】陈丽仙, 吴昕芸, 田毅辉 申请人:上海航天测控通信研究所