一种高清视频采集装置及其工作方法
【专利摘要】本发明提供了一种高清视频采集装置及其工作方法。前端传感器进行视频采集，并将获取的模拟图像信号传给AD转换芯片；AD转换芯片获取CCD模拟数据，通过采样进行模数转换，将转换后的数字信号传送给FPGA；FPGA将接收的信号进行解码并进行白平衡和伽马校正处理后，经格式转换输出视频信号。本发明可配置多种高清分辨率采集视频，针对标清视频采集装置在分辨率与对比度等上面的不足，使用高清采集，能够获得更高的对比度，分辨率。
【专利说明】一种高清视频采集装置及其工作方法
【技术领域】
[0001]本发明涉及一种高清视频采集装置及其工作方法，特别是涉及一种适用于视频采集领域的高清视频采集装置及其工作方法。
【背景技术】
[0002]随着经济社会发展，视频采集装置在各行各业得到广泛的应用。同时，视频采集装置不断的向高清领域发展，高清视频采集逐步取代标清采集装置，这已经成为市场发展的潮流趋势之所在。尤其是在高清CCD，CMOS及高速大容量FPGA技术的发展，使高清视频采集得到大面积应用成为可能。
[0003]本发明主要针对标清视频采集装置在分辨率与对比度等上面的不足，使用高清采集，获得更高的对比度，分辨率等。
【发明内容】
[0004]本发明要解决的技术问题是提供一种可配置多种高清分辨率采集视频的高清视频采集装置及其工作方法。
[0005]本发明采用的技术方案如下:一种高清视频采集装置，其特征在于:包括依次相连的前端传感器、传感器驱动与AD转换模块、FPGA模块和电源管理模块；所述前端传感器又与电源管理模块相连；所述传感器驱动与AD转换模块又与电源管理模块相连。
[0006]作为对本发明进一步的改进，所述前端传感器采用IOSOp像素以上的C⑶传感器。
[0007]作为对本发明进一步的改进，所述传感器驱动与AD转换模块采用集成AD转换及(XD驱动芯片。
[0008]作为对本发明进一步的改进，所述电源管理模块包括电源控制芯片和选通开关芯片；所述电源控制芯片采用可编程电源控制芯片；所述选通开关芯片采用可编程开关芯片。
[0009]上述高清视频采集装置的工作方法，具体方法步骤为:一、前端传感器进行视频采集，并将获取的模拟图像信号传给AD转换芯片；二、AD转换芯片获取CCD模拟数据，通过采样进行模数转换，将转换后的数字信号传送给FPGA ;三、FPGA将接收的信号进行解码并进行白平衡和伽马校正处理后，经格式转换输出视频信号。所述步骤二中，将转换后的数字信号采用LVDS格式传送给FPGA。
[0010]作为对本发明进一步的改进，所述步骤三中，FPGA经格式转换输出的视频信号为bt601格式，任选其中30位分别各10位或任选24位各8位，作为R、G、B信号输出，任选2位各I位作为行同步和场同步信号输出，剩下为输出时钟位。
[0011]作为对本发明进一步的改进，所述步骤三中，FPGA经格式转换输出的视频信号为bt656格式，任选其中30位分别各10位或任选24位各8位，作为R、G、B信号输出，任选I位作为时钟输出，其余信号线保留。
[0012]作为对本发明进一步的改进，所述步骤还包括，电源管理模块通过SPI总线对电源控制芯片编程，通过开关芯片控制CXD与AD芯片的上电时序，具体控制方法为:a、电源控制芯片复位；b、电源控制芯片给ESD保护使能上电，以保护CCD ;c、电源控制芯片给CCD基座上电；d、电源控制芯片配置C⑶增益；e、等待FPGA配置AD芯片；f、电源控制芯片给CXD行时钟电压使能上电并延迟500ms ;g、电源控制芯片给CXD场时钟电压使能上电。
[0013]与现有技术相比，本发明的有益效果是:本发明可配置多种高清分辨率采集视频，针对标清视频采集装置在分辨率与对比度等上面的不足，使用高清采集，能够获得更高的对比度，分辨率。
【专利附图】
【附图说明】
[0014]图1为本发明装置的原理示意图。
[0015]图2为本发明其中一实施例的FPGA内部视频数据流示意图。
【具体实施方式】
[0016]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
[0017]本说明书(包括任何附加权利要求、摘要和附图)中公开的任一特征，除非特别叙述，均可被其他等效或者具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。
[0018]如图1所示，一种高清视频采集装置，包括依次相连的前端传感器、传感器驱动与AD转换模块、FPGA模块和电源管理模块；所述前端传感器又与电源管理模块相连；所述传感器驱动与AD转换模块又与电源管理模块相连。
[0019]FPGA模块作为系统控制核心，包括数据解码，信号处理，格式转换，电源管理，复位控制，同步控制，驱动控制等。采用FPGA作为控制处理中心，采用了可编程的集成AD转换与驱动CXD的芯片，通过FPGA配置该芯片进行AD转换与CXD驱动；采用可编程电源控制芯片对(XD上电时序进行控制。
[0020]所述前端传感器采用IOSOp像素以上的CXD传感器，作为感光器件进行视频采集，并将获取模拟图像传给AD转换芯片。
[0021 ] 所述传感器驱动与AD转换模块采用集成AD转换及CXD驱动芯片，该芯片作为CXD驱动，控制CCD行场同步控制信号来获取CCD模拟数据，通过采样进行模数转换，将转换后数字信号传送给FPGA。
[0022]所述电源管理模块包括电源控制芯片和选通开关芯片；所述电源控制芯片采用可编程电源控制芯片；所述选通开关芯片采用可编程开关芯片。
[0023]上述高清视频采集装置的工作方法，在本具体实施例中，具体方法步骤为:一、前端CCD传感器进行Bayer格式的模拟视频采集，并将获取的模拟图像信号传给AD转换芯片；二、AD将该模拟信号转换为数字信号，同时以LVDS格式输出；三、FPGA接收到LVDS信号后，在内部先进行LVDS格式解码，然后实现该Bayer格式信号的解码，并进行白平衡，伽马校正等处理，最后经格式转换输出bt601、bt656等格式视频信号。
[0024]采用LVDS接口，增加抗干扰与通用能力。[0025]如图2所示，FPGA通过SPI总线对AD芯片设计驱动并配置相关寄存器，对转换后的数据信号进行处理，同时根据后端设备需求，对外输出高清数字信号，同时利用SPI系统总线复用来进行电源芯片控制，用通用IO 口进行其他逻辑控制(如:指示灯等)。
[0026]在本具体实施例中，其中，对于输出高清信号格式的可配置性，根据目前市面上主流接口，设计33根信号线(可以兼容目前所有的信号格式)作为整个模块可配置输出引脚，根据后端需要信号格式，在FPGA内部进行格式转换和管脚配置。
[0027]如:若采用bt601格式，可以任选其中30位分别各10位或任选24位各8位，作为R、G、B信号输出，任选2位各I位作为行同步和场同步信号输出，剩下为输出时钟位。
[0028]若采用bt656格式，可以任选其中30位分别各10位或任选24位各8位，作为R、G、B信号输出，任选I位作为时钟输出，其余信号线保留。
[0029]其他输出格式信号配置类似。FPGA采用可配置的33根信号线作为后端视频格式输出，通过FPGA代码设计，可在不需要更改硬件基础上，可根据后端需要输出相应的视频格式。通过更改FPGA内部格式转换程序和引脚的配置来兼容不同用户需求。
[0030]所述步骤还包括，电源管理模块通过SPI总线对电源控制芯片编程，通过开关芯片控制CCD与AD芯片的上电时序，具体控制方法为:a、电源控制芯片复位；b、电源控制芯片给ESD保护使能上电，以保护CXD ;c、电源控制芯片给CXD基座上电；d、电源控制芯片配置C⑶增益；e、等待FPGA配置AD芯片；f、电源控制芯片给CXD行时钟电压使能上电并延迟500ms ;g、电源控制芯片给CXD场时钟电压使能上电。
【权利要求】
1.一种高清视频采集装置，其特征在于:包括依次相连的前端传感器、传感器驱动与AD转换模块、FPGA模块和电源管理模块；所述前端传感器又与电源管理模块相连；所述传感器驱动与AD转换模块又与电源管理模块相连。
2.根据权利要求1所述的采集装置，其特征在于:所述前端传感器采用IOSOp像素以上的C⑶传感器。
3.根据权利要求2所述的采集装置，其特征在于:所述传感器驱动与AD转换模块采用集成AD转换及CXD驱动芯片。
4.根据权利要求1所述的采集装置，其特征在于:所述电源管理模块包括电源控制芯片和选通开关芯片；所述电源控制芯片采用可编程电源控制芯片；所述选通开关芯片采用可编程开关芯片。
5.根据权利要求1所述的采集装置的工作方法，具体方法步骤为:一、前端传感器进行视频采集，并将获取的模拟图像信号传给AD转换芯片；二、AD转换芯片获取CCD模拟数据，通过采样进行模数转换，将转换后的数字信号传送给FPGA ;三、FPGA将接收的信号进行解码并进行白平衡和伽马校正处理后，经格式转换输出视频信号。
6.根据权利要求1所述的工作方法，所述步骤二中，将转换后的数字信号采用LVDS格式传送给FPGA。
7.根据权利要求1所述的工作方法，所述步骤三中，FPGA经格式转换输出的视频信号为bt601格式，任选其中30位分别各10位或任选24位各8位，作为R、G、B信号输出，任选2位各I位作为行同步和场同步信号输出，剩下为输出时钟位。
8.根据权利要求1所述的工作方法，所述步骤三中，FPGA经格式转换输出的视频信号为bt656格式，任选其中30位分别各10位或任选24位各8位，作为R、G、B信号输出，任选I位作为时钟输出，其余信号线保留。
9.根据权利要求1所述的工作方法，所述步骤还包括，电源管理模块通过SPI总线对电源控制芯片编程，通过开关芯片控制CXD与AD芯片的上电时序，具体控制方法为:a、电源控制芯片复位；b、电源控制芯片给ESD保护使能上电，以保护CCD ;c、电源控制芯片给CCD基座上电；d、电源控制芯片配置CXD增益；e、等待FPGA配置AD芯片；f、电源控制芯片给CXD行时钟电压使能上电并延迟500ms ;g、电源控制芯片给CXD场时钟电压使能上电。
【文档编号】H04N7/01GK103607545SQ201310582461
【公开日】2014年2月26日 申请日期:2013年11月20日 优先权日:2013年11月20日
【发明者】彭伟伦 申请人:四川九洲电器集团有限责任公司