一种多时钟域的时钟同步方法、线卡及以太网设备的制作方法
【专利摘要】本发明公开了一种多时钟域的时钟同步方法、线卡及以太网设备，该方法包括：发送线卡获得接收线卡确定的与所述发送线卡的M个下行接口对应的M个上行接口的M个时钟频差；其中，所述M个上行接口为所述接收线卡上的上行接口，M为正整数；所述发送线卡基于所述M个下行接口与M个上行接口的对应关系，使用M个上行接口的M个时钟频差中的每个时钟频差分别调整与所述每个时钟频差对应的接口的发送时钟。
【专利说明】一种多时钟域的时钟同步方法、线卡及以太网设备
【技术领域】
[0001]本发明涉及通信【技术领域】，特别涉及一种多时钟域的时钟同步方法、线卡及以太网设备。
【背景技术】
[0002]在电信服务提供商网络向下一代网络的演进中，以太网将逐步取代TOH(Plesiochronous Digital Hierarchy ;准同步数字系列)以及 SONET (SynchronousOptical Network ;同步光纤网络)/ SDH (Synchronous Digital Hierarchy ;同步数字体系)传输网。
[0003]在以太网中，一个重要的要素就是同步时钟，请参考图1所示，为一种典型的以太网时钟同步方案，其中双向箭头实线代表各个线卡通过交换模块进行数据包交换的路径，然后各线卡从接收的线路上恢复时钟，然后向时钟板上报线路恢复时钟，时钟板根据配置选择其中的一路作为设备的同步参考源，经锁相处理后的同步时钟下发到各线卡，作为线卡发送的参考时钟，从而实现同步时钟的发送。
[0004]然而，在现有的以太网中，运营商通常会把以太网设备出租给不同的服务商，而服务商有各自不同的时钟源，所以需要跟踪不同的时钟源，即需要以太网设备支持多时钟域。但是在现有时钟同步机制中，单个设备的以太网接口，下发的物理层同步时钟，一个系统只能有一个，即所有线路都使用相同的发送时钟，所以无法实现多时钟域时钟的传递。
【发明内容】
[0005]本发明实施例提供一种多时钟域的时钟同步方法、线卡及以太网设备，用以解决现有技术中的时钟同步机制无法实现多时钟域时钟的问题。
[0006]本申请第一方面提供一种多时钟域的时钟同步方法，包括:
[0007]发送线卡获得接收线卡确定的与所述发送线卡的M个下行接口对应的M个上行接口的M个时钟频差；其中，所述M个上行接口为所述接收线卡上的上行接口，M为正整数；
[0008]所述发送线卡基于所述M个下行接口与M个上行接口的对应关系，使用M个上行接口的M个时钟频差中的每个时钟频差分别调整与所述每个时钟频差对应的接口的发送时钟。
[0009]结合第一方面，在第一方面的第一种可能的实现方式中，在所述发送线卡获得接收线卡确定的与所述发送线卡的M个下行接口对应的M个上行接口的M个时钟频差之前，还包括:所述接收线卡恢复所述接收线卡的N个上行接口的线路时钟，得到N个线路恢复时钟，N大于等于M ;所述接收线卡确定所述N个线路恢复时钟分别与系统时钟的时钟频差，得到所述N个上行接口的N个时钟频差；其中，M个时钟频差为所述N个时钟频差中的频差。
[0010]结合第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，在所述发送线卡获得接收线卡确定的与所述发送线卡的M个下行接口对应的M个上行接口的M个时钟频差之前，还包括:所述接收线卡还基于上行接口和发送线卡的接口的对应关系，在所述N个上行接口中确定出与所述发送线卡的M个下行接口对应的M个上行接口 ；所述接收线卡发送所述M个上行接口的M个时钟频差给所述发送线卡。
[0011]结合第一方面的第一种可能的实现方式，在第一方面的第三种可能的实现方式中，所述发送线卡获得接收线卡发送的与所述发送线卡的M个下行接口对应的M个上行接口的M个时钟频差，包括:所述发送线卡接收所述接收线卡发送的所述N个上行接口的N个时钟频差；所述发送线卡基于所述发送线卡每个接口与上行接口的对应关系，确定出与所述M个下行接口对应的M个上行接口 ；所述发送线卡基于所述M个上行接口，获得所述M个时钟频差。
[0012]结合第一方面或第一方面的第一种可能的实现方式至第一方面的第三种可能的实现方式中的任意一种，在第一方面的第四种可能的实现方式中，所述使用M个线路的M个时钟频差中的每个时钟频差分别调整与所述每个时钟频差对应的接口的发送时钟，包括:所述发送线卡将所述M个下行接口中每个接口的发送时钟分别调整为所述每个接口对应的时钟频差与所述系统时差的和。
[0013]本申请第二方面提供一种线卡，包括:
[0014]M个接口 ；M为正整数；接口电路，用于恢复与所述M个接口对应的M个上行接口，得到M个线路恢复时钟；频差确定电路，用于确定M个线路恢复时钟分别与系统时钟的时钟频差，得到所述M个上行接口的M个时钟频差；处理器，用于将所述M个时钟频差发送给发送线卡；以使所述发送线卡基于所述M个时钟频差调整所述发送线卡的接口的发送时钟；还用于接收接收线卡发送的与所述M个接口对应的M个上行接口的M个时钟频差；时钟调整电路，用于基于发送线卡每个接口与M个上行接口的对应关系，使用所述其他线卡发送的M个上行接口的M个时钟频差中的每个时钟频差分别调整与所述每个时钟频差对应的接口的发送时钟。
[0015]结合第二方面，在第二方面的第一种可能的实现方式中，所述处理器还用于基于上行接口和发送线卡的接口的对应关系，确定所述频差确定电路确定出的M个时钟频差中分别与所述发送线卡的接口对应的上行接口的时钟频差；将所述与所述发送线卡的接口对应的上行接口的时钟频差发送给对应的发送线卡。
[0016]结合第二方面，在第二方面的第二种可能的实现方式中，所述处理器还用于接收接收线卡发送的N个上行接口的N个时钟频差，所述N个时钟频差包含与所述M个接口对应的M个上行接口的M个时钟频差；其中，N为大于等于M的正整数；还用于基于发送线卡每个接口与上行接口的对应关系，确定出与所述M个接口对应的M个上行接口 ；确定与所述M个接口对应的M个上行接口的M个时钟频差。
[0017]结合第二方面或第二方面的第一种可能的实现方式或第二方面的第二种可能的实现方式，在第二方面的第三种可能的实现方式中，所述时钟调整电路用于将所述M个接口中每个接口的发送时钟分别调整为所述每个接口对应的时钟频差与所述系统时差的和。
[0018]结合第二方面或第二方面的第一种可能的实现方式至第二方面的第三种可能的实现方式中的任意一种，在第二方面的第四种可能的实现方式中，所述频差确定电路具体为计数器或锁相环鉴相器。
[0019]结合第二方面或第二方面的第一种可能的实现方式至第二方面的第四种可能的实现方式中的任意一种，在第二方面的第五种可能的实现方式中，所述时钟调整电路具体为锁相环鉴频器。
[0020]结合第二方面或第二方面的第一种可能的实现方式至第二方面的第五种可能的实现方式中的任意一种，在第二方面的第六种可能的实现方式中，所述M个接口具体为以太网接口。
[0021]本申请第三方面还提供一种以太网设备，包括:
[0022]多个线卡；
[0023]时钟板，用于产生系统时钟，并将所述系统时钟发送给所述多个线卡中的每个线卡;
[0024]其中，所述多个线卡中的每个线卡为如第二方面或第二方面的第一种可能的实现方式至第二方面的第六种可能的实现方式中的任意一种所述的线卡。
[0025]本发明有益效果如下:
[0026]本发明实施例中，发送线卡获得接收线卡确定的与发送线卡的M个下行接口对应的M个上行接口的M个时钟频差；其中，M个上行接口为接收线卡上的上行接口，M为正整数；发送线卡基于发送线卡每个接口与M个上行接口的对应关系，使用M个上行接口的M个时钟频差中的每个时钟频差分别调整与每个时钟频差对应的接口的发送时钟。因此在本实施例中，接收线卡先确定每个线路与系统时钟的时钟频差，然后发送线卡将每个接口的发送时钟都根据其对应的线路的时钟频差进行调整，所以每个接口都可以跟踪不同的线路，即跟踪不同的时钟源，所以可以实现多时钟域的时钟同步。进一步，本申请实施例中的方案是由接收线卡恢复时钟，恢复的是物理层时钟，所以本申请实施例是从物理层进行处理，跟报文无关，所以性能更好。
【专利附图】
【附图说明】
[0027]图1为现有技术中时钟同步方案的示意图；
[0028]图2为本发明实施例中的以太网设备的功能框图；
[0029]图3为本发明实施例中的时钟同步方法的流程图；
[0030]图4a为本发明实施例中的上行接口和下行接口的对应关系表示意图；
[0031]图4b为本发明实施例中的从包交换路径角度体现线路和接口的对应关系示意图；
[0032]图5为本发明实施例中的线卡的功能框图；
[0033]图6为本发明实施例中的线卡的硬件实现的示例概念图。
【具体实施方式】
[0034]本发明实施例提供一种多时钟域的时钟同步方法、线卡及以太网设备，用以解决现有技术中的时钟同步机制无法实现多时钟域时钟的问题。
[0035]本申请实施例中的技术方案为解决上述的技术问题，总体思路如下:
[0036]发送线卡获得接收线卡确定的与发送线卡的M个下行接口对应的M个上行接口的M个时钟频差；其中，M个上行接口为接收线卡上的上行接口，M为正整数；发送线卡基于发送线卡每个接口与M个上行接口的对应关系，使用M个上行接口的M个时钟频差中的每个时钟频差分别调整与每个时钟频差对应的接口的发送时钟。因此在本实施例中，接收线卡先确定每个线路与系统时钟的时钟频差，然后发送线卡将每个接口的发送时钟都根据其对应的线路的时钟频差进行调整，所以每个接口都可以跟踪不同的线路，即跟踪不同的时钟源，所以可以实现多时钟域的时钟同步。进一步，本申请实施例中的方案是由接收线卡恢复时钟，恢复的是物理层时钟，所以本申请实施例是从物理层进行处理，跟报文无关，所以性能更好。
[0037]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0038]下面结合附图对本发明优选的实施方式进行详细说明。
[0039]请参考图2所示，为一个以太网设备的功能框图，该以太网设备包括:[0040]多个线卡，如线卡1、线卡2、…线卡N，具体线卡的数量可以根据实际需求进行配置，通常为两个或两个以上；时钟板，用于产生系统时钟，并将系统时钟发送给多个线卡。多个线卡和时钟板均可以安装在以太网设备的背板上，该以太网设备还可以包括交换模块，用于进行包交换。该以太网设备具体可以是交换机、路由器、0LT(optical line terminal ；光线路终端)等需要进行接收和发送数据包的以太网设备。
[0041]接下来介绍该以太网设备的多时钟域的时钟同步方法，其中，对于每个线卡而言，均可以同时作为接收线卡和发送线卡，即扮演接收和发送两种角色，当一个线卡作为接收线卡时，其他线卡可以作为相对于该线卡的发送线卡，当一个线卡作为发送线卡时，其他线卡则可以作为相对于该线卡的接收线卡。在实际应用中，部分线卡的接口接到上行，部分线卡的接口接到下行。根据配置，部分或全部上行接口需要恢复接口时钟，并计算频差，频差下发给下行接口使用。根据配置，下行接口选用不同的上行接口恢复时钟，选用了哪个上行接口恢复时钟，就使用对应的上行接口频差产生发送时钟。所以以下在描述时钟同步方法的过程中，是以角色命名各线卡。请参考图3所示，该方法包括:
[0042]步骤101:发送线卡获得接收线卡确定的与发送线卡的M个下行接口对应的M个上行接口的M个时钟频差；其中，M个上行接口为接收线卡上的上行接口，M为正整数；
[0043]步骤102:发送线卡基于M个下行接口与M个上行接口的对应关系，使用M个上行接口的M个时钟频差中的每个时钟频差分别调整与每个时钟频差对应的接口的发送时钟。
[0044]其中，在步骤步骤101之前，该方法还包括:接收线卡恢复接收线卡的N个上行接口的线路时钟，得到N个线路恢复时钟，N大于等于M ;接收线卡确定N个线路恢复时钟分别与系统时钟的时钟频差，得到N个上行接口的N个时钟频差；其中，M个时钟频差为N个时钟频差中的频差。
[0045]在本实施例中，接收线卡恢复接收线卡的N个上行接口的线路时钟的步骤具体可以是周期性实施，或者是实时的进行恢复线路时钟，N个上行接口通常和接收线卡的N个接口是一一对应的，N个上行接口与N路线路一一对应。在实际运用中，接收线卡的实际接口数量也可以大于上行接口的数量；另外，步骤101中的N个上行接口可以是来自不同线卡的上行接口，每个接收线卡上的接口数量可以相同，也可以不相同，总量为N。
[0046]例如对于接收线卡η来讲，得到的s个线路恢复时钟，例如分别记为Fin_nO/1/2……s，s表示线卡η的总数量，s为正整数且小于等于N。[0047]当得到N个线路恢复时钟时，同时，因为时钟板也在实时的将系统时钟发送给每个线卡，所以接收线卡就确定N个线路恢复时钟分别与系统时钟的时钟频差，具体来说，例如利用计数器计算每个线路恢复时钟和系统时钟的时钟频差，再例如利用锁相环鉴相的方法；还可以利用现在市面上3级时钟锁相环芯片，该锁相环芯片可以读取输入时钟与系统时钟之间的频偏，即时钟频差。
[0048]举例来说，在本实施例中，系统时钟例如为H)，那么经过步骤102可以获得N个上行接口 的 N 时钟频差,例如为 Δ n0=Fin_n0 - FO ； Δ nl=Fin_nl - FO ；......Δ ns=Fin_ns - FO。
[0049]当步骤102完成之后，接收线卡可以有以下两种但不限于以下两种的处理方式，第一种是接收线卡确定出发送线卡需要的时钟频差然后发送给发送线卡；第二种是接收线卡将确定出来的N个时钟频差全部发送给发送线卡，发送线卡自己选择自己所需要的M个时钟频差。
[0050]具体来讲，第一种的方式，就在步骤:接收线卡确定N个线路恢复时钟分别与系统时钟的时钟频差之后，步骤101之前，该方法还包括:接收线卡基于上行接口和发送线卡的接口的对应关系，在N个上行接口中确定出于发送线卡的M个下行接口对应的M个上行接口，然后接收线卡就发送M个上行接口的M个时钟频差给发送线卡，那么对应的，发送线卡就执行步骤103，获得与其M各接口对应的M个上行接口的M个时钟频差。其中，M个时钟频差为步骤102中得到的N个时钟频差中的频差，M小于等于N且为正整数。
[0051]对于第二种方式，在步骤:接收线卡确定N个线路恢复时钟分别与系统时钟的时钟频差之后，接收线卡就将N个时钟频差均发送给发送线卡，那么步骤101具体包括:发送线卡接收接收线卡发送的N个上行接口的N个时钟频差；发送线卡基于发送线卡每个接口与上行接口的对应关系，确定出与M个下行接口对应的M个上行接口 ；发送线卡基于M个上行接口，获得M个时钟频差。
[0052]不管通过以上哪种方式，在步骤101中获得与其M个下行接口对应的M个上行接口的M个时钟频差，接下来就执行步骤102，即基于发送线卡每个接口与M个上行接口的对应关系，使用M个线路的M个时钟频差中的每个时钟频差分别调整与每个时钟频差对应的接口的发送时钟。
[0053]具体来说，例如通过上调或者下调系统时钟的频率调整发送时钟，或者是采用锁相环的方式，根据频差的目标值，即确定出的时钟频差，实时调整发送时钟。
[0054]举例来说,例如发送线卡为发送线卡m,而且线卡m的接口 O被配置为跟踪线卡η的第I路时钟，即上行接口 0，那么就根据线卡η的第I路时钟的时钟频差调整线卡m的接口 O的发送时钟，例如将线卡m的接口 O的发送时钟Fout_m0调整到FO+ΛηΙ。即在步骤104中，具体为发送线卡将M个下行接口中每个接口的发送时钟分别调整为每个接口对应的时钟频差与系统时差的和，使得发送时钟与恢复的线路时钟保持一致。
[0055]在实际系统中，由于时钟漂移，F0/Fin_n0/l/2等会实时变化，同样，Anl/Fout_m0也会实时跟随变化。
[0056]为了便于本领域技术人员更清楚的了解本发明，以下将举一个具体是实例来说明本申请实施例中时钟同步方法的实施过程。
[0057]请同时参考图4a和图4b所示，假设以太网设备包括3个线卡，分别为线卡1、线卡2和线卡3，每个线卡具有两个接口，接口 O和接口 1，即对于发送线卡来讲，每个线卡最多可以跟踪两路线路时钟，而对于接收线卡来讲，每个线卡最多可以接收两路线路，图4a表示的是接收线卡的上行接口和发送线卡的接口之间的对应关系的关系表，其中，空白表示没有对应关系，数值I表示有对应关系，该表可以配置在每个线卡上，并且该关系表可以人工配置，也可以是根据不同的通信协议进行不同的配置；图4b表示的是从包交换路径来体现的接收线卡的上行接口和发送线卡的接口之间的对应关系。
[0058]在本实施例中，假设发送线卡为线卡3，那么相对应于线卡3的接收线卡假设分别为线卡I和线卡2。那么在步骤:接收线卡恢复接收线卡的N个上行接口的线路时钟，得到N个线路恢复时钟中，线卡I恢复2路线路的线路时钟，分别为与线卡I的上行接口 O对应的第I路线路的线路恢复时钟，记为线路10的线路恢复时钟，线卡I的上行接口 I对应的第2路线路的线路恢复时钟，记为线路11的线路恢复时钟；线卡2恢复2路线路的线路时钟，分别为与线卡2的上行接口 O对应的第I路线路的线路恢复时钟，记为线路20线路恢复时钟，线卡I的上行接口 I对应的第2路线路的线路恢复时钟，记为线路21的线路恢复时钟。因此，在该步骤中，共得到4个线路恢复时钟。在本实施例中，N为4。
[0059]然后线卡I和线卡2分别计算4个线路恢复时钟与系统时钟的时钟频差，得到4路线路，即4个上行接口的4个时钟频差，例如分别记为Λ 10、Λ 11、Λ 20和Λ 21，其中第一位数字表示线卡的卡号，第二位数字表示线路标识。
[0060]那么线卡I和线卡2可以分别先根据图4a所示的对应表确定出线卡3需要的时钟频差，例如线卡I根据上行接口和发送线卡的接口的对应关系，确定出与线卡3的接口 O对应的上行接口为线卡I的上行接口 1，即对应的线路为线路11，线卡2根据上行接口和发送线卡的接口的对应关系，确定出与线卡3的接口 I对应的上行接口为线卡2的上行接口1，即对应的线路为线路21，那么线卡I就将线路11对应的时钟频差Λ 11发送给线卡3，线卡2就将线路21对应的时钟频差Λ 21发送给线卡3。
[0061]或者是，线卡I和线卡2分别将自己获得的2个时钟频差，共4个时钟频差均发给线卡3，然后线卡3根据如图4a中所示的发送线卡每个接口与上行接口的对应关系，确定出与线卡3的接口 O对应的线路为线路11，线卡3的接口 I对应的线路为线路21，那么线卡3就获得线路11的时钟频差Λ 11，并获得线路21的时钟频差Λ 21。
[0062]然后执行步骤102，即基于M个下行接口与M个上行接口的对应关系，使用获得的2个时钟频差中的每个时钟频差分别调至与每个时钟频差对应的接口的发送时钟，例如使用时钟频差Λ 11调整线卡3的接口 O的发送时钟，使用时钟频差Λ 21调整线卡3的接口 I的发送时钟。具体的调整方式例如前述所述的，将发送时钟调整到时钟频差与系统时钟的和。
[0063]因此，线卡3的接口 O就跟踪线路11的时钟源，线卡3的接口 I就跟踪线路21的时钟源，实现多时钟域的时钟同步。
[0064]由上述的描述可以看出，在本申请实施例中，接收线卡先计算每个线路与系统时钟的时钟频差，然后发送线卡将每个接口的发送时钟都根据其对应的线路的时钟频差进行调整，所以每个接口都可以跟踪不同的线路，即跟踪不同的时钟源，所以可以实现多时钟域的时钟同步。进一步，本申请实施例中的方案是由接收线卡恢复时钟，恢复的是物理层时钟，所以本申请实施例是从物理层进行处理，跟报文无关，所以性能更好。
[0065]接下来请参考图5所示，为多个线卡中每个线卡的功能框图，每个线卡包括:时钟恢复单元201，用于恢复与线卡的M个接口对应的M个上行接口的线路时钟，得到M个线路恢复时钟；频差确定单元202，用于确定M个线路恢复时钟分别与系统时钟的时钟频差，得到M个上行接口的M个时钟频差；发送单元203，将M个时钟频差发送给发送线卡；以使发送线卡基于M个时钟频差调整发送线卡的接口的发送时钟；接收单元204，用于接收接收线卡发送的与M个接口对应的M个上行接口的M个时钟频差；时钟调整单元205，用于基于发送线卡每个接口与M个上行接口的对应关系，使用其他线卡发送的M个上行接口的M个时钟频差中的每个时钟频差分别调整与每个时钟频差对应的接口的发送时钟。
[0066]在进一步的实施例中，还包括处理单元，用于基于上行接口和发送线卡的接口的对应关系，确定频差确定单元202确定出的M个时钟频差中分别与发送线卡的接口对应的线路的时钟频差；发送单元203用于将与发送线卡的接口对应的线路的时钟频差发送给对应的发送线卡。
[0067]在另一实施例中，还包括处理单元，接收单元204用于接收接收线卡发送的包含与M个接口对应的M个上行接口的M个时钟频差的N个线路的N个时钟频差；其中，N为大于等于M的正整数；处理单元用于基于发送线卡每个接口与上行接口的对应关系，确定出与M个接口对应的M个上行接口 ；确定与M个接口对应的M个上行接口的M个时钟频差。
[0068]进一步，时钟调整单元205用于将M个接口中每个接口的发送时钟分别调整为每个接口对应的时钟频差与系统时差的和。
[0069]前述图3至图4b实施例中的时钟同步方法中的各种变化方式和具体实例同样适用于本实施例的线卡，通过前述对时钟同步方法的详细描述，本领域技术人员可以清楚的知道本实施例中线卡的实施方法，所以为了说明书的简洁，在此不再详述。
[0070]接下来请再参考图6所示,为本申请实施例中多个线卡中每个线卡的硬件实现示例的框图，每个线卡包括:M个接口 401 ;接口电路402，用于恢复与线卡的M个接口 401对应的M个上行接口的线路时钟，得到M个线路恢复时钟；频差确定电路403，用于确定M个线路恢复时钟分别与系统时钟的时钟频差，得到M个上行接口的M个时钟频差；处理器404，用于将M个时钟频差发送给发送线卡；以使发送线卡基于M个时钟频差调整发送线卡的接口401的发送时钟；还用于接收接收线卡发送的与M个接口 401对应的M个上行接口的M个时钟频差；时钟调整电路405，用于基于线路与接口 401的对应关系，使用其他线卡发送的M个上行接口的M个时钟频差中的每个时钟频差分别调整与每个时钟频差对应的接口 401的发送时钟。其中，M为正整数。
[0071 ] 在进一步的实施例中，处理器404，还用于基于上行接口和发送线卡的接口的对应关系，确定频差确定电路403确定出的M个时钟频差中分别与发送线卡的接口 401对应的上行接口的时钟频差；将与发送线卡的接口 401对应的上行接口的时钟频差发送给对应的发送线卡。
[0072]在另一实施例中，处理器404，还用于接收接收线卡发送的N个上行接口的N个时钟频差，N个时钟频差包含与M个接口 401对应的M个上行接口的M个时钟频差；其中，N为大于等于M的正整数；还用于基于上行接口与接口的对应关系，确定出与M个接口 401对应的M个上行接口 ；确定与M个接口 401对应的M个上行接口的M个时钟频差。
[0073]进一步，时钟调整电路405用于将M个接口 401中每个接口 401的发送时钟分别调整为每个接口 401对应的时钟频差与系统时差的和。[0074]其中，在图6中，总线架构(用总线400来代表)，总线400可以包括任意数量的互联的总线和桥，总线400将包括由处理器404代表的一个或多个处理器404和存储器406代表的存储器的各种电路链接在一起。总线400还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路链接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口 407在总线400和各元器件之间提供接口。
[0075]处理器404负责管理总线400和通常的处理，而存储器406可以被用于存储如图4a中所示的对应关系表，还被用于存储处理器404在执行操作时所使用的数据。
[0076]结合以上各实施例，频差确定电路403具体为计数器或锁相环鉴相器。
[0077]结合以上各实施例，时钟调整电路405具体为锁相环鉴频器。
[0078]结合以上各实施例，M个接口 401具体为以太网接口。
[0079]前述图3至图4b实施例中的时钟同步方法中的各种变化方式和具体实例同样适用于本实施例的线卡，通过前述对时钟同步方法的详细描述，本领域技术人员可以清楚的知道本实施例中线卡的实施方法，所以为了说明书的简洁，在此不再详述。
[0080]本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
[0081]本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
[0082]这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
[0083]这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
[0084]尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
[0085]显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明实施例的精神和范围。这样，倘若本发明实施例的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1.一种多时钟域的时钟同步方法，其特征在于，所述方法包括: 发送线卡获得接收线卡确定的与所述发送线卡的M个下行接口对应的M个上行接口的M个时钟频差；其中，所述M个上行接口为所述接收线卡上的上行接口，M为正整数； 所述发送线卡基于所述M个下行接口与M个上行接口的对应关系，使用M个上行接口的M个时钟频差中的每个时钟频差分别调整与所述每个时钟频差对应的接口的发送时钟。
2.如权利要求1所述的方法，其特征在于，在所述发送线卡获得接收线卡确定的与所述发送线卡的M个下行接口对应的M个上行接口的M个时钟频差之前，还包括: 所述接收线卡恢复所述接收线卡的N个上行接口的线路时钟，得到N个线路恢复时钟，N大于等于M ; 所述接收线卡确定所述N个线路恢复时钟分别与系统时钟的时钟频差，得到所述N个上行接口的N个时钟频差；其中，M个时钟频差为所述N个时钟频差中的频差。
3.如权利要求2所述的方法，其特征在于，在所述发送线卡获得接收线卡确定的与所述发送线卡的M个下行接口对应的M个上行接口的M个时钟频差之前，还包括: 所述接收线卡还基于上行接口和发送线卡的接口的对应关系，在所述N个上行接口中确定出与所述发送线卡的M个下行接口对应的M个上行接口 ； 所述接收线卡发送所述M个上行接口的M个时钟频差给所述发送线卡。
4.如权利要求2所述的方法，其特征在于，所述发送线卡获得接收线卡发送的与所述发送线卡的M个下行接口对应的M个上行接口的M个时钟频差，包括: 所述发送线卡接收所述接收线卡发送的所述N个上行接口的N个时钟频差； 所述发送线卡基于所述发送线卡每个接口与上行接口的对应关系，确定出与所述M个下行接口对应的M个上行接口； 所述发送线卡基于所述M个上行接口，获得所述M个时钟频差。
5.如权利要求1-4任一项所述的方法，其特征在于，所述使用M个线路的M个时钟频差中的每个时钟频差分别调整与所述每个时钟频差对应的接口的发送时钟，包括: 所述发送线卡将所述M个下行接口中每个接口的发送时钟分别调整为所述每个接口对应的时钟频差与所述系统时差的和。
6.—种线卡,其特征在于,包括: M个接口⑷为正整数； 接口电路，用于恢复与所述M个接口对应的M个上行接口，得到M个线路恢复时钟；频差确定电路，用于确定M个线路恢复时钟分别与系统时钟的时钟频差，得到所述M个上行接口的M个时钟频差； 处理器，用于将所述M个时钟频差发送给发送线卡；以使所述发送线卡基于所述M个时钟频差调整所述发送线卡的接口的发送时钟；还用于接收接收线卡发送的与所述M个接口对应的M个上行接口的M个时钟频差； 时钟调整电路，用于基于发送线卡每个接口与M个上行接口的对应关系，使用所述其他线卡发送的M个上行接口的M个时钟频差中的每个时钟频差分别调整与所述每个时钟频差对应的接口的发送时钟。
7.如权利要求6所述的线卡，其特征在于，所述处理器还用于基于上行接口和发送线卡的接口的对应关系，确定所述频差确定电路确定出的M个时钟频差中分别与所述发送线卡的接口对应的上行接口的时钟频差；将所述与所述发送线卡的接口对应的上行接口的时钟频差发送给对应的发送线卡。
8.如权利要求6所述的线卡，其特征在于，所述处理器还用于接收接收线卡发送的N个上行接口的N个时钟频差，所述N个时钟频差包含与所述M个接口对应的M个上行接口的M个时钟频差；其中，N为大于等于M的正整数； 还用于基于发送线卡每个接口与上行接口的对应关系，确定出与所述M个接口对应的M个上行接口 ；确定与所述M个接口对应的M个上行接口的M个时钟频差。
9.如权利要求6-8任一项所述的线卡，其特征在于，所述时钟调整电路用于将所述M个接口中每个接口的发送时钟分别调整为所述每个接口对应的时钟频差与所述系统时差的和。
10.如权利要求6-9任一项所述的线卡，其特征在于，所述频差确定电路具体为计数器或锁相环鉴相器。
11.如权利要求6-10所述的线卡，其特征在于，所述时钟调整电路具体为锁相环鉴频器。
12.如权利要求6-11所述的线卡，其特征在于，所述M个接口具体为以太网接口。
13.一种以太网设备，其特征在于，包括: 多个线卡； 时钟板，用于产生系统时钟，并将所述系统时钟发送给所述多个线卡中的每个线卡； 其中，所述多个线卡中的每个线卡为如权利要求6-12任一项所述的线卡。
【文档编号】H04J3/06GK103959688SQ201380002722
【公开日】2014年7月30日 申请日期:2013年12月24日 优先权日:2013年12月24日
【发明者】刘凡, 林连魁, 吕昕 申请人:华为技术有限公司