宽频带信号发生器的制造方法
【专利摘要】本发明提供了宽频带信号发生器，其特征在于，包含通信控制模块、中频处理模块、上下变频模块、本振模块四部分。所述中频处理模块将各种模式调制信号调制为中心频率，送到上下变频模块的第一变频支路和第二变频支路，与本振模块经过两次变频后分为30MHz～560MHz、560MHz～1000MHz两频段输出。本发明克服了现有技术中频率精度低、频率范围窄、反应时间慢、功能少等问题，同时提高了生产效率利于批量生产。
【专利说明】宽频带信号发生器
【技术领域】
[0001]本发明涉及无线通信领域，尤其涉及一种宽频带信号发生器。
【背景技术】
[0002]在无线通信系统中，高精度，高分辨率，宽频率范围的信号发生器有着广泛的应用，一般的频率源设计都通过锁相环电路进行设计，该方法存在响应时间长，频率范围不能满足现有的市场需要等缺点。目前市场上的产品技术陈旧，频率范围窄，精度差，步进大，反应速度慢，功能少等缺陷，不能满足日益发展的无线通信、电子对抗、干扰等领域要求。
[0003]宽频带信号发生器是无线通信系统、电子对抗、干扰领域的重要组成部分。在电子对抗、干扰领域中需要一种在较宽的频率范围内的具有频率步进小、精度高、调制模式多、功能多、反应速度快、工作温度范围宽、稳定性好的宽频带信号发生器，同时生产效率高利于批量生产。如果能提供一种这样的宽频带信号发生器将是非常有意义的。
【发明内容】
[0004]为解决上述问题，本发明提供了宽频带信号发生器，包含通信控制模块、中频处理模块、上下变频模块、本振模块四部分；
所述通信控制模块输出端与中频处理模块输入端和本振模块输入端连接；本振模块输出端又与中频处理模块输入端、上下变频模块输入端连接；中频处理模块输出端与上下变频模块输入端连接，上下变频模块的输出作为所述信号发生器的输出；
所述通信控制模块包含一个MCU处理器、一个EEPROM、一个FPGA，所述MCU处理器与FPGA、EEPROM连接；所述通信控制模块用于接收上位机指令、采样外部音频信号以实现内部AM调制、用于保存校准值、控制中频处理模块和本振模块；
本振模块包括三个本振，分别为第一本振、第二本振、第三本振；
所述上下变频模块包含两条变频支路，即第一变频支路和第二变频支路；
中频处理模块包括第一 DDS及与其连接的第一放大滤波模块、第二 DDS及与其连接的第二放大滤波模块；
所述中频处理模块将各种模式调制信号调制为中心频率，送到上下变频模块的第一变频支路和第二变频支路，与本振模块经过两次变频后分为30MHz?560MHz、560MHz?1000MHz两频段输出。
[0005]进一步的，所述第一本振产生1800MHz的点频，经二功分后分为二路，提供给第二乘法器、第五乘法器作为参考频率，经混频后分别提供给第一变频支路、第二变频支路；
第二本振产生2100MHz?2630MHz、步进为IMHz的跳频信号，
第三本振L03产生2600MHz?3070MHz，步进为IMHz的跳频信号；
第二本振、第三本振由FPGA控制，分别提供给上下变频模块的第一变频支路、第二变频支路，实现两次变频。
[0006]进一步的，所述第一变频支路包括顺次连接的第一乘法器、第三放大滤波模块、第二乘法器、第一滤波放大滤波模块、第三乘法器、第二滤波放大滤波模块、第一功率衰减及校准模块、第一开关，所述第一开关将30MHz?560MHz信号分为两个频段，所述两个频段分别顺次经过第一滤波器及第三放大滤波模块、第二滤波器及第四放大滤波模块后连接到第二开关的两个输入端，第二开关的输出端输出30MHz?560MH频段；
其中，第一本振与第三放大滤波模块输出信号在第二乘法器处合成实现第一级变频后连接到第一滤波放大滤波模块输入端，第一滤波放大滤波模块输出端与第二本振在第三乘法器处混频合成实现第二级变频后连接到第二放大滤波模块输入端。
[0007]进一步的，所述第一开关将30MHz?560MHz信号分为30MHz?130MHz、130MHz?560MHz两个频段。
[0008]进一步的，所述第一变频支路的第一级变频是把输入频率为255?285MHz、步进为IKHz的中频信号变频到2055MHz?2085MHz ；
第二级变频是将第一次变频产生的2055MHz?2085MHz信号与第二本振的本振信号进行混频，产生30MHz?560MHz信号。
[0009]进一步的，第一功率衰减及校准模块包含两个衰减器，分别用于功率控制和幅度校准，用于功率控制衰减器的衰减范围为O?31dBm，步进0.5dBm ;用于幅度校准的衰减器的衰减范围为O?7.5dBm,步进0.5dBm。
[0010]进一步的，所述第二变频支路包括顺次连接的第四乘法器、第四放大滤波模块、第五乘法器、第五滤波放大滤波模块、第六乘法器、第六滤波放大滤波模块、第二功率衰减及校准模块、第七滤波放大滤波模块，所述第七滤波放大滤波模块输出端输出560MHZ?1000MHz 频段；
其中，第一本振与第四放大滤波模块输出信号在第五乘法器处合成实现第一级变频后连接到第五滤波放大滤波模块，第五滤波放大滤波模块的输出信号与第三本振在第六乘法器处合成实现第二级变频后连接到第六滤波放大滤波模块输入端。
[0011]进一步的，第二变频支路的第一级变频是把输入频率为255?285MHz、步进为IKHz的中频信号变频到2055MHz?2085MHz ；
第二级变频即是将第一次混频产生的2055MHz?2085MHz信号与第三本振的本振信号进行混频，产生560MHz?1000MHz信号。
[0012]进一步的，第二功率衰减及校准模块包含两个衰减器，分别用于功率控制和幅度校准，用于功率控制衰减器的衰减范围为O?31dBm，步进0.5dBm ;用于幅度校准的衰减器的衰减范围为O?7.5dBm,步进0.5dBm。
[0013]本发明的有益效果为:
本发明采用FPGA和DDS芯片和频率变换及其多通道结构等关键技术组合使其频率覆盖范围广、频率步进小、精度高、跳频速度快、调制模式多、可控方式多等。因此克服了现有技术中频率精度低、频率范围窄、反应时间慢、功能少等问题；同时提高了生产效率利于批量生产。
【专利附图】
【附图说明】
[0014]图1为本发明的功能模块示意图。
[0015]图2为本发明的构造示意图。具体实施方案
[0016]如图1所示，本发明所述宽频带信号发生器按照功能分，主要由通信控制模块、中频处理模块、上下变频模块、本振模块、等四部分组成，所述通信控制模块连接中频处理模块和本振模块，本振模块与中频处理模块、上下变频模块连接，中频处理模块与上下变频模块连接，上下变频模块的输出作为本发明的输出。中频处理模块完成将各种模式调制信号调制为中心频率=255?285 MHz (30 MHz频段内任意256个频点跳频)，送到上下变频模块后与本振模块经过两次变频后分为30MHz?560MHz、560MHz?1000MHz两频段输出。
[0017]下面结合图2分别进行说明。
[0018]一:通信控制模块
如图2所示，所述通信控制模块包含一个MCU处理器、一个EEPROM、一个FPGA。所述MCU处理器与FPGA、EEPROM连接。下面分别予以介绍。
[0019]MCU处理器采用一片C8051F015-TQFP645单片机，通过SPI串口实现与上位机的通讯，接收跳频、调制等控制命令。单片机外挂一片存储器EEPR0M_AT24C256，用于保存校准值。另外，所述单片机还实现对第一本振LOl的控制。采用其内部的IObit的AD通道，对外部音频信号进行采样，处理后经内部双通道12bit的DA转换输出，实现AM、FM调制。
[0020]MCU内部AD转换器采集外部输入的音频调制信号，经处理后经内部DA转换器输出，再与DDS输出的270± 15MHz中频信号进行调制，实现外部AM调制。
[0021]MCU还可以自行产生IKHz的正弦波数据信号，经内部DA转换后输出模拟正弦波信号，再与DDS输出的中频信号进行调制，实现内部AM调制。
[0022]MCU产生控制信号，控制第一变频支路和第二变频支路的第一乘法器、第四乘法器。
[0023]FPGA采用一片FPGA_XC2S100-5TQ144I，与单片机进行数据交换，接收MCU处理器经过预处理的控制数据，实现对L02、L03、通道校准及功率衰减等控制。采用三个本振产生固定频率和可变频率提供给射频通道进行二级变频。
[0024]FPGA还用于控制PLL2、PLL3锁相环芯片，为二级混频器提供本振信号。
[0025]二:本振模块
如图2所示，本振模块包括三个本振，分别为第一本振(L01)、第二本振(L02)、第三本振(L03)。
[0026]第一本振LOl产生1800MHz的点频，由单片机控制。LOl经二功分后分为二路，提
供给第二乘法器、第五乘法器作为参考频率，经混频后分别提供给第一变频支路、第二变频支路；。
[0027]第二本振L02产生2100MHz?2630MHz、步进为IMHz的跳频信号；
第三本振L03产生2600MHz?3070MHz，步进为IMHz的跳频信号。
[0028]第二本振、第三本振由FPGA控制，分别提供给上下变频模块的第一变频支路、第二变频支路，与第一次混频产生的信号实现第二次混频。
[0029]三:中频处理模块
如图2所示，包括第一 DDS及与其连接的第一放大滤波模块、第二 DDS及与其连接的第二放大滤波模块。本发明采用了性能优异的14bit直接数字频率合成器(DDS)AD9910BSVZ-TQFP100 (内部工作频率达IGSPS)，设计电路来实现频率合成和调制功能。AD9910的最大功耗为850mW，与AD9858相比，在信噪比和功耗指标上都有很大优势。由于需要两频段同时输出，所以需要两片DDS_AD9910。
[0030]所述两片DDS受控于FPGA，合成输出两路独立的中频频率为255MHz?285MHz、步进为IKHz的调制信号，信号带宽30MHz。
[0031]所述中频处理模块用于将各种模式调制信号调制为中心频率:255?285 MHz (30MHz频段内任意256个频点跳频)，并送到上下变频模块后与本振模块经过两次变频后分30MHz ?560MHz、560MHz ?1000MHz 两频段输出。
[0032]四:上下变频模块
本发明的宽频带信号发生器30MHz?560MHz，560MHz?1000MHz两频段是独立的信号源，可以同时输出和分别输出。这就需要将DDS频率合成、可变本振、上下变频、功率控制及射频通道的幅度校准等电路设计两套，才能分别满足两个独立频段输出要求。
[0033]图2所示，所述上下变频模块包含两条变频支路，输入信号为中频处理模块输出的两路255MHz?285MHz的信号。变频支路主要由两级混频电路、放大电路、滤波电路、用于校准和输出功率控制的衰减电路、开关电路等组成。由于需要30MHz?560MHz，560MHz?1000MHz两频段独立输出，变频支路需分为两路，即第一变频支路和第二变频支路。
[0034]所述第一变频支路包括顺次连接的第一乘法器、第三放大滤波模块、第二乘法器、第一滤波放大滤波模块、第三乘法器、第二滤波放大滤波模块、第一功率衰减及校准模块、第一开关，所述第一开关用于将30MHz?560MHz分为两个频段，即30MHz?130MHz、130MHz?560MHz。这样便于分段滤波，较好地滤除变频产生的谐波，所述两个频段分别顺次经过第一滤波器及第三放大滤波模块、第二滤波器及第四放大滤波模块后连接到第二开关的两个输入端，第二开关的输出端输出30MHz?560MH频段。其中，第一本振与第三放大滤波模块输出信号在第二乘法器处合成实现第一级变频后连接到第一滤波放大滤波模块输入端，第一滤波放大滤波模块输出端与第二本振在第三乘法器处混频合成实现第二级变频后连接到第二放大滤波模块输入端。所述第一功率衰减及校准模块包含两个衰减器，分别用于功率控制和幅度校准。
[0035]在第一变频支路中，第一级变频，即把输入频率为255?285MHz、步进为IKHz的中频信号变频到2055MHz?2085MHz，经放大滤波后，到第二级变频。第二级变频即是将第一次变频产生的2055MHz?2085MHz信号与L02=2100MHz?2630MHz、步进为IMHz的本振信号进行混频，产生30MHz?560MHz信号，经放大滤波后，串入两个衰减器用于输出功率控制和幅度校准。用于功率控制的衰减范围为O?31dBm，步进0.5dBm。用于幅度校准的衰减范围为O?7.5dBm,步进0.5dBm。
[0036]第一开关用于将30MHz?560MHz分为两个频段，即30MHz?130MHz、130MHz?560MHz。这样便于分段滤波，较好地滤除变频产生的谐波、杂散。
[0037]所述第二变频支路包括顺次连接的第四乘法器、第四放大滤波模块、第五乘法器、第五滤波放大滤波模块、第六乘法器、第六滤波放大滤波模块、第二功率衰减及校准模块、第七滤波放大滤波模块，所述第七滤波放大滤波模块输出端输出560MHz?1000MHz频段。其中，第一本振与第四放大滤波模块输出信号在第五乘法器处合成实现第一级变频后连接到第五滤波放大滤波模块，第五滤波放大滤波模块的输出信号与第三本振在第六乘法器处合成实现第二级变频后连接到第六滤波放大滤波模块输入端。所述第二功率衰减及校准模块包含两个衰减器，分别用于功率控制和幅度校准。
[0038]在第二变频支路中，第一级变频，即把输入频率为255?285MHz、步进为IKHz的中频信号变频到2055MHz?2085MHz，经放大滤波后，到第二级变频。第二级变频即是将第一次变频产生的2055MHz?2085MHz信号与L03=2600MHz?3070MHz、步进为IMHz的本振信号进行混频，产生560MHz?1000MHz信号，经放大滤波后，串入两个衰减器用于输出功率控制和幅度校准。用于功率控制的衰减范围为O?31dBm，步进0.5dBm。用于幅度校准的衰减范围为O?7.5dBm,步进0.5dBm。
[0039]本发明的有益效果为:
本发明采用FPGA和DDS芯片和频率变换及其多通道结构等关键技术组合使其频率覆盖范围广、频率步进小、精度高、跳频速度快、调制模式多、可控方式多等。因此克服了现有技术中频率精度低、频率范围窄、反应时间慢、功能少等问题；同时提高了生产效率利于批量生产。
[0040]以上仅为本发明的优选实施案例，对于本领域的技术人员来说，本发明可以有各种更改和变化；如更改DDS，FPGA等型号或者更换为DSP处理器。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.宽频带信号发生器，其特征在于，包含通信控制模块、中频处理模块、上下变频模块、本振模块四部分； 所述通信控制模块输出端与中频处理模块输入端和本振模块输入端连接；本振模块输出端又与中频处理模块输入端、上下变频模块输入端连接；中频处理模块输出端与上下变频模块输入端连接，上下变频模块的输出作为所述信号发生器的输出； 所述通信控制模块包含一个MCU处理器、一个EEPROM、一个FPGA，所述MCU处理器与FPGA、EEPROM连接；所述通信控制模块用于接收上位机指令、采样外部音频信号以实现内部AM调制、用于保存校准值、控制中频处理模块和本振模块； 本振模块包括三个本振，分别为第一本振、第二本振、第三本振； 所述上下变频模块包含两条变频支路，即第一变频支路和第二变频支路； 中频处理模块包括第一 DDS及与其连接的第一放大滤波模块、第二 DDS及与其连接的第二放大滤波模块； 所述中频处理模块将各种模式调制信号调制为中心频率，送到上下变频模块的第一变频支路和第二变频支路，与本振模块经过两次变频后分为30MHz~560MHz、560MHz~1000MHz两频段输出。
2.如权利要求1所述的宽频带信号发生器，其特征在于，所述第一本振产生1800MHz的点频，经二功分后分为二路，提供给第二乘法器、第五乘法器作为参考频率，经混频后分别提供给第一变频支路、第二变频支路； 第二本振产生2100MHz~2630MHz、步进为IMHz的跳频信号， 第三本振L03产生2600MHz~3070MHz，步进为IMHz的跳频信号； 第二本振、第三本振由FPGA控制，分别提供给上下变频模块的第一变频支路、第二变频支路，实现两次变频。
3.如权利要求1或2所述的宽频带信号发生器，其特征在于，所述第一变频支路包括顺次连接的第一乘法器、第三放大滤波模块、第二乘法器、第一滤波放大滤波模块、第三乘法器、第二滤波放大滤波模块、第一功率衰减及校准模块、第一开关，所述第一开关将30MHz~560MHz信号分为两个频段，所述两个频段分别顺次经过第一滤波器及第三放大滤波模块、第二滤波器及第四放大滤波模块后连接到第二开关的两个输入端，第二开关的输出端输出30MHz~560MH频段； 其中，第一本振与第三放大滤波模块输出信号在第二乘法器处合成实现第一级变频后连接到第一滤波放大滤波模块输入端，第一滤波放大滤波模块输出端与第二本振在第三乘法器处混频合成实现第二级变频后连接到第二放大滤波模块输入端。
4.如权利要求3所述的宽频带信号发生器，其特征在于，所述第一开关将30MHz~560MHz 信号分为 30MHz ~130MHz、130MHz ~560MHz 两个频段。
5.如权利要求3所述的宽频带信号发生器，其特征在于，所述第一变频支路的第一级变频是把输入频率为255~285MHz、步进为IKHz的中频信号变频到2055MHz~2085MHz ； 第二级变频是将第一次变频产生的2055MHz~2085MHz信号与第二本振的本振信号进行混频，产生30MHz~560MHz信号。
6.如权利要求3或4或5所述的宽频带信号发生器，其特征在于，第一功率衰减及校准模块包含两个衰减器，分别用于功率控制和幅度校准，用于功率控制衰减器的衰减范围为O~31dBm，步进0.5dBm ;用于幅度校准的衰减器的衰减范围为O~7.5dBm，步进0.5dBm。
7.如权利要求1或2所述的宽频带信号发生器，其特征在于，所述第二变频支路包括顺次连接的第四乘法器、第四放大滤波模块、第五乘法器、第五滤波放大滤波模块、第六乘法器、第六滤波放大滤波模块、第二功率衰减及校准模块、第七滤波放大滤波模块，所述第七滤波放大滤波模块输出端输出560MHz~1000MHz频段； 其中，第一本振与第四放大滤波模块输出信号在第五乘法器处合成实现第一级变频后连接到第五滤波放大滤波模块，第五滤波放大滤波模块的输出信号与第三本振在第六乘法器处合成实现第二级变频后连接到第六滤波放大滤波模块输入端。
8.如权利要求7所述信号发生器，其特征在于，第二变频支路的第一级变频是把输入频率为255~285MHz、步进为IKHz的中频信号变频到2055MHz~2085MHz ； 第二级变频即是将第一次混频产生的2055MHz~2085MHz信号与第三本振的本振信号进行混频 ，产生560MHz~1000MHz信号。
9.如权利要求7或8所述的宽频带信号发生器，其特征在于，第二功率衰减及校准模块包含两个衰减器，分别用于功率控制和幅度校准，用于功率控制衰减器的衰减范围为O~31dBm，步进0.5dBm ;用于幅度校准的衰减器的衰减范围为O~7.5dBm，步进0.5dBm。
【文档编号】H04B1/7163GK103731181SQ201410018854
【公开日】2014年4月16日 申请日期:2014年1月16日 优先权日:2014年1月16日
【发明者】夏长春, 赵小松, 陈波 申请人:四川九洲电器集团有限责任公司, 成都九洲迪飞科技有限责任公司