一种用于无人机的地空宽带通信系统的制作方法
【专利摘要】本发明公开了一种用于无人机的地空宽带通信系统，包括用于无人机的发射端和用于地面设备的接收端；所述的发射端包括第一FPGA、DAC、滤波电路和射频发射模块，所述的接收端包括射频接收模块、中频滤波模块、ADC和第二FPGA，射频接收模块接收来自外部的通信信号以及来自第二FPGA的控制信号，射频接收模块的输出与中频滤波模块连接，中频滤波模块的输出通过ADC与第二FPGA连接，第二FPGA的增益控制输出与射频接收模块连接，第二FPGA还通过内部接口输出解调数据。本发明对可遥测、遥控、数传的无人机的系统中的地空通信子系统进行完善，具有发射端功耗低、接收端数据处理精确等优点。
【专利说明】—种用于无人机的地空宽带通信系统
【技术领域】
[0001]本发明涉及一种用于无人机的地空宽带通信系统。
【背景技术】
[0002]无人机具有费效比低、零伤亡和部署灵活等优点，可以帮助甚至是代替人类在很多场景中发挥作用，如灾后的人员搜救、基础设施监察等。无论在民用还是军用领域，无人机均有着广阔的应用和发展前景。
[0003]可遥测、遥控、数传的无人机的系统包括空-地双向通信和地-地双向通信两部分，按照传输数据类型进行划分，可分为宽带信号通信和窄带信号通信两种类型，其中宽带信号为无人机侦察图像数据传输业务和无人机遥测业务，窄带信号为手持终端与无人机间遥控通信业务，手持终端与车载终端间通信业务。而宽带通信中包括用于无人机的发射端和用于地面设备的接收终端，接收终端包括手持终端和车载终端。
【发明内容】
[0004]本发明的目的在于克服现有技术的不足，提供一种发射端功耗低、接收端数据处理精确的用于无人机的地空宽带通信系统，对可遥测、遥控、数传的无人机系统中的地空通信子系统进行完善。
[0005]本发明的目的是通过以下技术方案来实现的:一种用于无人机的地空宽带通信系统，它包括用于无人机的发射端和用于地面设备的接收端；
所述的发射端包括第一 FPGA、DAC、高频滤波电路和射频发射模块，第一 FPGA的数字信号输出与DAC连接，第一 FPGA的功率控制输出与射频发射模块连接，DAC的输出与滤波电路连接，滤波电路的输出与射频发射模块连接；
所述的第一 FPGA包括交织模块、组帧模块、卷积编码模块、QPSK映射模块、成型滤波模块、DUC模块和功率控制模块，数据源输入交织模块，交织模块的输出与组帧模块连接，组帧模块的输出与卷积编码模块连接，卷积编码模块的输出与QPSK映射模块连接，QPSK映射模块的输出与成型滤波模块连接，成型滤波模块的输出与DUC模块连接，DUC模块的输出与DAC连接，功率控制模块的输出与射频发射模块连接；
所述的接收端包括射频接收模块、中频滤波模块、ADC和第二 FPGA，射频接收模块接收来自外部的通信信号以及来自第二 FPGA的控制信号，射频接收模块的输出与中频滤波模块连接，中频滤波模块的输出与ADC连接，ADC的输出与第二 FPGA连接，第二 FPGA的时钟控制输出与ADC连接，第二 FPGA的增益控制输出与射频接收模块连接，第二 FPGA还通过内部接口输出解调数据；
所述的第二 FPGA包括下变频模块、AGC控制模块、小数抽取模块、匹配滤波模块、位同步模块、频偏同步模块、频域均衡模块、译码/判决模块、解交织模块和匀速缓冲模块，下变频模块的输入与ADC连接，下变频模块的输出与AGC控制模块连接，AGC控制模块的增益控制输出分与射频接收模块连接，AGC控制模块的调解输出与小数抽取模块连接，小数抽取模块的输出与匹配滤波模块连接，匹配滤波模块的输出与位同步模块连接，位同步模块的输出与频偏同步模块连接，频偏同步模块的输出与频域均衡模块连接，频域均衡模块的输出与译码/判决模块连接，译码/判决模块的输出与解交织模块连接，解交织模块的输出与匀速缓冲模块连接，匀速缓冲模块的输出通过内部接口输出调解增益。
[0006]所述的成型滤波模块采用alhpa=0.5的根升余弦滤波，阶数范围为48_52 ;所述的卷积编码模块的参数为(2，1，7)。
[0007]所述的下变频模块包括正交混频电路、低通滤波电路和数控振荡电路,正交混频电路的输入分别与外部输入信号和数控振荡电路连接，正交混频电路输出1、Q两路信号至低通滤波电路，低通滤波电路输出1、Q两路信号至AGC控制模块。数控振荡电路使用CORDIC算法实现，仅消耗少量的寄存器和加法器资源，不消耗RAM，资源损耗基本上可以忽略不计。
[0008]所述的AGC控制模块向射频接收模块输出AGC增益控制信号，AGC控制模块还向小数抽取模块输出基带信号。因本系统为非高速巡航，所以信号功率的变化比较缓慢，通过FPGA判断再返回控制射频的电路结构可满足本系统的接收功率控制要求。
[0009]所述的小数抽取模块对下变频以及AGC控制得到的基带信号进行小数倍抽取，输出信号样值至匹配滤波模块。
[0010]所述的位同步模块包括输入缓冲模块、reg模块、定时误差估计模块、环路滤波器、数控振荡电路、定时内插模块、输出缓冲模块和两个移位寄存器，输入缓冲模块的输入与匹配滤波模块连接，输入缓冲模块的输出与reg模块连接，reg模块的输出与其中一个移位寄存器连接，此移位寄存器的输出与定时内插模块连接，定时内插的模块的一路输出与另一个移位寄存器连接，此移位寄存器的输出与定时误差模块连接，定时误差估计模块的输出与环路滤波器连接，环路滤波器的输出与数控振荡电路连接，数控振荡电路的输出与定时内插模块连接，定时内插模块的另一路输出通过输出缓冲模块输出数据。
[0011]位同步使用Gardner算法，对少量的残余频偏不敏感(按照3kHz最大频偏，4.5Mbaud/s左右波特率算,残余频偏大约是码元速率的0.1%左右)，可以位于频率同步模块之前。输入数据进行小数倍内插/抽取后，得到4倍符号采样率的信号；对4倍样值信号进行gardner位定时误差估计，得到瞬时误差值，通过环路滤波器滤除高频噪声后，驱动NCO产生定时内插使能及内插参数；“Farrow定时内插”模块使用farrow结构,插值得到准确的码元判决点，最终通过输出缓冲输出；所述的Farrow结构是一种高效的多项式内插实现结构。
[0012]所述的频偏同步模块为精频偏跟踪模块，所述的频偏同步模块包括正交混频电路、NCO电路、相位误差估计电路和环路滤波电路，正交混频电路、数控振荡电路、相位误差估计电路和环路滤波电路组成数字锁相环，外部1、Q两路输入与正交混频电路连接，正交混频电路的输出分别与相位误差估计电路和频域均衡电路连接，相位误差估计电路的输出与环路滤波电路连接，环路滤波电路的输出与数控振荡电路连接，数控振荡电路的输出与正交混频电路连接；所述的数控振荡电路的实现使用的是DDS算法，而不是cordic算法，因为FPGA中cordic逻辑的时序延时量较大，导致环路延迟大，影响频偏捕获能力，而DDS只有I到3个elk的延时，可以保证环路捕获行为和跟踪行为的性能。
[0013]频域均衡采用单载波频域均衡技术，将信号变换到频域进行信道估计和均衡，均衡完后再变换回时域；所述的频域均衡模块包括三个FFT模块即FFT1、FFT2和FFT3、二个IFFT模块即IFFTl和IFFT2、独特字搜索模块、信道估计模块、本地独特字模块、补O模块和信道均衡模块，输入信号分别与FFTl和独特字搜索模块连接，本地关键字模块的输出与FFT2连接，独特字搜索模块、FFTl和FFT2的输出与信道估计模块连接，信道估计模块的输出与IFFTl连接，IFFTl的输出与补O模块连接，补O模块的输出与FFT3模块连接，FFTI和FFT3的输出与信道均衡模块连接，信道均衡模块与IFFT2连接，IFFT2输出信号。
[0014]所述的译码/判决模块使用维特比软判决算法，所述的解交织模块用于实现简单的缓冲读写。
[0015]所述的匀速缓冲模块包括数据缓冲模块、缓冲量监测模块、环路滤波模块和数控振荡模块，数据缓冲模块接收输入数据和输入时钟，数据缓冲模块的一路输出与缓冲量监测模块连接，数据缓冲模块的另一路输出输出数据，缓冲量监测模块的输出与环路滤波模块连接，环路滤波模块的输出与数控振荡模块连接，数控振荡模块的一路输出与数据缓冲模块连接，数控振荡模块的另一路输出输出时钟。
[0016]所述的射频接收模块包括双工器、发送端处理模块、接收端处理模块和驱动模块，所述的双工器用于接收和发送数据，所述的发送端处理模块的输出与双工器连接，接收端处理模块的输入与双工器连接，驱动模块的输出分别与发送端处理模块和接收端处理模块连接；
所述的驱动模块包括晶振、本振、功分模块、两个驱动放大模块和驱动器，所述的本振需要SPI码进行控制，所述的驱动器输出5位并行控制码，晶振的输出与本振连接，本振的输出与功分模块连接，功分模块的两路输出分别与两个驱动放大模块连接，两个驱动放大模块分别与发送端处理模块和接收端处理模块连接，驱动器与发送端处理模块连接；
所述的发射端处理模块包括混频模块、滤波模块、放大模块、数控衰减模块、驱放模块和功放模块，混频模块的输入分别与中频信号和驱动模块中的其中一个驱动放大模块连接，混频模块的输出与滤波模块连接，滤波模块的输出与放大模块连接，放大模块的输出与数控衰减模块连接，数控衰减模块的另一路输入与驱动模块的驱动器连接，数控衰减模块的输出与驱放模块连接，驱放模块的输出与功放模块连接，功放模块的输出与双工器连接;
所述的接收端处理模块包括低噪放大模块、滤波模块、放大模块、混频模块、滤波模块和放大模块，低噪放大模块的输入与双工器连接，低噪放大模块的输出与滤波模块连接，滤波模块的输出与放大模块连接，放大模块的输出与混频模块连接，混频模块的另一路输入与驱动模块的另一个驱动放大模块连接，混频模块的输出与滤波模块连接，滤波模块与放大模块连接，放大模块输出信号。
[0017]本发明的有益效果是:对于发射端:本系统采用频分多址来支持多架飞机的同时工作，在频分多址的情况下，基带瞬时调制速率比较低，在同样的有效速率下，飞机所需要消耗的瞬时发射功率相对于时分多址和码分多址低很多，这对于体积和功率很受限的小型无人机来说是非常重要的。对于接收端=(I)ADC输入的信号经过下变频得到基带信号，下变频中的数控振荡电路使用CORDIC算法实现，仅消耗少量的寄存器和加法器资源，不消耗RAM，资源损耗基本上可以忽略不计；(2)基带信号进行小数倍抽取，得到4倍码元速率的信号样值，再进行匹配滤波，这样做的好处是利于成型匹配滤波器系数的计算；(3)匹配后的信号进入位同步和频偏同步模块，完成基本的同步解调，由于DDC后残余频偏为码元速率的0.1%左右，频偏同步模块的接收算法无需考虑粗频偏同步，直接进行精频偏跟踪即可，精频偏跟踪中的数控振荡电路的实现使用的是DDS，而不是cordic算法，因为FPGA中cordic逻辑的时序延时量较大，导致环路延迟大，影响频偏捕获能力，而DDS只有I到3个elk的延时，可以保证环路捕获行为和跟踪行为的性能；(4)随后，使用频域均衡技术进行信道解卷，再进行码元判决，保证整体的解调信噪比，频域均衡采用单载波频域均衡技术，将信号变换到频域进行信道估计和均衡，均衡完后再变换回时域；(5)判决后的比特信息经过信道译码，得到纠错后的结果，为了支持遥测的精确时标，解调数据将进行匀速输出；
(6)射频接收模块和射频发射模块采用结构相同的模块构成，生产方便。
【专利附图】
【附图说明】
[0018]图1为本发明结构方框图；
图2为发射端FPGA功能模块结构图；
图3为接收端FPGA功能模块结构图；
图4为下变频模块结构图；
图5为位同步模块结构图；
图6为Farrow结构框图；
图7为频偏同步模块结构图；
图8为频域均衡模块结构图；
图9为巾贞结构意图；
图10为匀速缓冲模块结构图；
图11为无人机端射频发射模块结构图；
图12为地面端射频接收模块结构图。
【具体实施方式】
[0019]下面结合附图进一步详细描述本发明的技术方案:如图1所示，一种用于无人机的地空宽带通信系统，它包括用于无人机的发射端和用于地面设备的接收端；
所述的发射端包括第一 FPGA、DAC、高频滤波电路和射频发射模块，第一 FPGA的数字信号输出与DAC连接，第一 FPGA的功率控制输出与射频发射模块连接，DAC的输出与滤波电路连接，滤波电路的输出与射频发射模块连接；射频发射模块接收来自滤波电路的中频信号大小为160MHz，通过FPGA对射频发射模块的功率控制范围为30db ；
如图2所示，所述的第一 FPGA包括交织模块、组帧模块、卷积编码模块、QPSK映射模块、成型滤波模块、DUC模块和功率控制模块，数据源输入交织模块，交织模块的输出与组帧模块连接，组帧模块的输出与卷积编码模块连接，卷积编码模块的输出与QPSK映射模块连接，QPSK映射模块的输出与成型滤波模块连接，成型滤波模块的输出与DUC模块连接，DUC模块的输出与DAC连接，功率控制模块的输出与射频发射模块连接；
如图1所示，所述的接收端包括射频接收模块、中频滤波模块、ADC和第二 FPGA，射频接收模块接收来自外部的通信信号以及来自第二 FPGA的控制信号，射频接收模块的输出与中频滤波模块连接，中频滤波模块的输出与ADC连接，ADC的输出与第二 FPGA连接，第二FPGA的时钟控制输出与ADC连接，第二 FPGA的增益控制输出与射频接收模块连接，第二FPGA还通过内部接口输出解调数据；中频滤波模块接收来自射频接收模块的信号的大小为160MHz，通过FPGA对射频接收模块的增益控制范围为30db ；
如图3所示，所述的第二 FPGA包括下变频模块、AGC控制模块、小数抽取模块、匹配滤波模块、位同步模块、频偏同步模块、频域均衡模块、译码/判决模块、解交织模块和匀速缓冲模块，下变频模块的输入与ADC连接，下变频模块的输出与AGC控制模块连接，AGC控制模块的增益控制输出分与射频接收模块连接，AGC控制模块的调解输出与小数抽取模块连接，小数抽取模块的输出与匹配滤波模块连接，匹配滤波模块的输出与位同步模块连接，位同步模块的输出与频偏同步模块连接，频偏同步模块的输出与频域均衡模块连接，频域均衡模块的输出与译码/判决模块连接，译码/判决模块的输出与解交织模块连接，解交织模块的输出与匀速缓冲模块连接，匀速缓冲模块的输出通过内部接口输出调解增益。
[0020]所述的成型滤波模块采用alhpa=0.5的根升余弦滤波，阶数为50 ;所述的卷积编码模块的参数为(2，1，7)。
[0021 ] ADC输入的信号经过下变频得到基带信号；基带信号进行小数倍抽取，得到4倍码元速率的信号样值，再进行匹配滤波，这样做的好处是利于成型匹配滤波器系数的计算；匹配后的信号进入位同步和频偏同步模块，完成基本的同步解调；随后，使用频域均衡技术进行信道解卷，再进行码元判决，保证整体的解调信噪比；判决后的比特信息经过信道译码，得到纠错后的结果，最终匀速缓冲输出。
[0022]如图4所示，所述的下变频模块包括正交混频电路、低通滤波电路和数控振荡电路，正交混频电路的输入分别与外部输入信号和数控振荡电路连接，正交混频电路输出1、Q两路信号至低通滤波电路，低通滤波电路输出1、Q两路信号至AGC控制模块。数控振荡电路使用CORDIC算法实现，仅消耗少量的寄存器和加法器资源，不消耗RAM，资源损耗基本上可以忽略不计。
[0023]所述的AGC控制模块根据信号的功率做自适应的功率控制，用于保证解调算法的信噪比，AGC控制模块向射频接收模块输出AGC增益控制信号。因本系统为非高速巡航，所以信号功率的变化比较缓慢，通过FPGA判断再返回控制RF的电路结构可满足本系统的接收功率控制要求。
[0024]所述的小数抽取模块对下变频以及AGC控制得到的基带信号进行小数倍抽取，输出4倍码元速率的信号样值至匹配滤波模块，利于成型匹配滤波器系数的计算；如图5所示，所述的位同步模块采用Gardner算法，输入数据进行小数倍内插/抽取后，得到4倍符号采样率的信号，对4倍样值信号进行gardner位定时误差估计，得到瞬时误差值，通过环路滤波器滤除高频噪声后，驱动NCO产生定时内插使能及内插参数；“Farrow定时内插”模块使用Farrow结构,插值得到准确的码元判决点,最终通过输出缓冲输出，所述的Farrow结构是一种高效的多项式内插实现结构，其逻辑结构如图6所示。
[0025]如图7所不，由于DDC后残余频偏为码兀速率的0.1%左右，接收算法无需考虑粗频偏同步，直接进行精频偏跟踪即可，所述的频偏同步模块为精频偏跟踪模块，所述的频偏同步模块包括正交混频电路、NCO电路、相位误差估计电路和环路滤波电路,正交混频电路、数控振荡电路、相位误差估计电路和环路滤波电路组成数字锁相环，外部1、Q两路输入与正交混频电路连接，正交混频电路的输出分别与相位误差估计电路和频域均衡电路连接，相位误差估计电路的输出与环路滤波电路连接，环路滤波电路的输出与数控振荡电路连接，数控振荡电路的输出与正交混频电路连接；所述的数控振荡电路的实现使用的是DDS算法，而不是cordic算法，因为FPGA中cordic逻辑的时序延时量较大，导致环路延迟大，影响频偏捕获能力，而DDS只有I到3个elk的延时，可以保证环路捕获行为和跟踪行为的性能。
[0026]频域均衡采用单载波频域均衡技术，将信号变换到频域进行信道估计和均衡，均衡完后再变换回时域；针对下行链路，算上信道纠错、帧结构损耗等，信息速率较高，达1Mbps左右，多径延迟在十个码元以上，所以应该考虑信道均衡。如果使用传统的单载波时域均衡，在多径延时超过的码元数量较多时，会导致抽自适应滤波器的阶数过大，从而运算复杂并且影响逻辑电路的时序吞吐能力。本系统采用最新的信道均衡技术SCFDE(单载波频域均衡)解决多径干扰。SCFDE和OFDM (正交频分复用)都是在频域上进行信道估计和均衡，相比于传统的单载波时域均衡，具有更高的计算效率和均衡性能，已经成为当今通信系统的热点，并且已经作为IEEE802.16和4G通信的均衡技术方案。而SCFDE相比于0FDM，具有如下优势:(I) SCFDE可克服OFDM技术PAR(峰值平均功率比)过高的问题，从而发射端可以使用低成本的RF功放；(2) SCFDE可克服OFDM技术对频偏比较敏感的弱点，在高速飞行器通信中比OFDM更加可靠；(3)SCFDE和OFDM虽然在信号链路运算模型类似(都存在IFFT和FFT)，但是OFDM的IFFT放在发射端，而SCFDE的IFFT和FFT都在接收端，这样空中载体作为发射端可以消耗更少的硬件资源，对于发射端的小型化及功耗优化来说很有好处。(4) SCFDE在不使用信道编码的情况下，不像OFDM会受到频率选择性衰落的损伤。
[0027]如图8所示，所述的频域均衡模块包括三个FFT模块即FFTl、FFT2和FFT3、二个IFFT模块即IFFTl和IFFT2、独特字搜索模块、信道估计模块、本地独特字模块、补O模块和信道均衡模块，输入的信号分别与FFTl和独特字搜索模块连接，本地关键字模块的输出与FFT2连接，独特字搜索模块、FFTl和FFT2的输出与信道估计模块连接，信道估计模块的输出与IFFTl连接，IFFTl的输出与补O模块连接，补O模块的输出与FFT3模块连接，FFTI和FFT3的输出与信道均衡模块连接，信道均衡模块与IFFT2连接，IFFT2输出信号。如图9所示，数据帧为连续重复帧结构，独特字UW采用Frank序列，其时域具有适当的PAR和幅度分布，同时在频域上具有频带平坦特性，利于作为信道估计的参考。UW的长度设置为128bit，大约对应14.2us的时间，实际可克服的多径时延不低于5us。数据载荷长度为1024bit。则组帧损耗大约为1/8。数据帧为已知，信道估计是根据UW进行运算；而均衡则针对UW和数据载荷均进行运算。本系统采用最直接的迫零均衡，不需使用反馈调整。在信道估计阶段，使用的是64点FFT，估计出64点信道频域系数。而均衡运算时使用的时512点的FFT和IFFT，这样就需要将64点信道系数内插成512点参数。具体的方法是，将64点的系数进行IFFT后，末尾补O成512点的长度，再进行FFT转换到频域，得到512点的频域参数，送到信道均衡模块。均衡时，FFT和IFFT均使用Steam 1时序，保证足够的吞吐能力。实际上使用Burst 1也可以应付，因为本系统码元速率只有大约15Mbaud/s，可以使用10MHz甚至更高的时钟速率获得时序复用。
[0028]所述的译码/判决模块使用维特比软判决算法，调用Xilinx官方IPCORE即可。
[0029]所述的解交织模块用于实现简单的缓冲读写。
[0030]由于ADC采样时钟和实际的信号码元速率并非整数倍关系，加上解调过程中可能使用了高倍时钟来提升运算速度，所以前面的模块实际上是断续使能的时序。为了支持遥测的精确时标，这里将解调数据进行匀速输出。如图10所示，所述的匀速缓冲模块包括数据缓冲模块、缓冲量监测模块、环路滤波模块和数控振荡模块，数据缓冲模块接收输入数据和输入时钟，数据缓冲模块的一路输出与缓冲量监测模块连接，数据缓冲模块的另一路输出输出数据，缓冲量监测模块的输出与环路滤波模块连接，环路滤波模块的输出与数控振荡模块连接，数控振荡模块的一路输出与数据缓冲模块连接，数控振荡模块的另一路输出输出时钟。
[0031]如图11所示，所述的射频接收模块包括双工器、发送端处理模块、接收端处理模块和驱动模块，所述的双工器用于接收和发送数据，所述的发送端处理模块的输出与双工器连接，接收端处理模块的输入与双工器连接，驱动模块的输出分别与发送端处理模块和接收端处理模块连接；
所述的驱动模块包括晶振、本振、功分模块、两个驱动放大模块和驱动器，所述的本振需要SPI码进行控制，所述的驱动器输出5位并行控制码，晶振的输出与本振连接，本振的输出与功分模块连接，功分模块的两路输出分别与两个驱动放大模块连接，两个驱动放大模块分别与发送端处理模块和接收端处理模块连接，驱动器与发送端处理模块连接；
所述的发射端处理模块包括混频模块、滤波模块、放大模块、数控衰减模块、驱放模块和功放模块，混频模块的输入分别与中频信号和驱动模块中的其中一个驱动放大模块连接，混频模块的输出与滤波模块连接，滤波模块的输出与放大模块连接，放大模块的输出与数控衰减模块连接，数控衰减模块的另一路输入与驱动模块的驱动器连接，数控衰减模块的输出与驱放模块连接，驱放模块的输出与功放模块连接，功放模块的输出与双工器连接;
所述的接收端处理模块包括低噪放大模块、滤波模块、放大模块、混频模块、滤波模块和放大模块，低噪放大模块的输入与双工器连接，低噪放大模块的输出与滤波模块连接，滤波模块的输出与放大模块连接，放大模块的输出与混频模块连接，混频模块的另一路输入与驱动模块的另一个驱动放大模块连接，混频模块的输出与滤波模块连接，滤波模块与放大模块连接，放大模块输出信号。
[0032]如图11所示，在发射通道，160MHz (下行遥测/图像信号)中频信号进入本模块后，经与变频本振混频变至1520±40MHz (下行遥测/图像信号)内(每个无人机占用7MHz带宽，共5组无人机，频段间隔约10MHz，即占用80MHz带宽)，经放大后进行数控衰减，衰减范围为30dB，使信号具有30dB动态范围。然后将信号放大到IW作为下行信号输出。其中数控衰减器需5位并行码控制，本振需SPI码控制。
[0033]如图12所示，在接收通道，1520±40MHz (下行遥测/图像信号)信号经低噪放大后滤波再放大，混频到160±4MHz中频。将中频放大后输出，输出功率为_5dBm?OdBm。
【权利要求】
1.一种用于无人机的地空宽带通信系统，其特征在于:它包括用于无人机的发射端和用于地面设备的接收端； 所述的发射端包括第一 FPGA、DAC、高频滤波电路和射频发射模块，第一 FPGA的数字信号输出与DAC连接，第一 FPGA的功率控制输出与射频发射模块连接，DAC的输出与高频滤波电路连接，高频滤波电路的输出与射频发射模块连接； 所述的第一 FPGA包括交织模块、组帧模块、卷积编码模块、QPSK映射模块、成型滤波模块、DUC模块和功率控制模块，数据源输入交织模块，交织模块的输出与组帧模块连接，组帧模块的输出与卷积编码模块连接，卷积编码模块的输出与QPSK映射模块连接，QPSK映射模块的输出与成型滤波模块连接，成型滤波模块的输出与DUC模块连接，DUC模块的输出与DAC连接，功率控制模块的输出与射频发射模块连接； 所述的接收端包括射频接收模块、中频滤波模块、ADC和第二 FPGA，射频接收模块接收来自外部的通信信号以及来自第二 FPGA的控制信号，射频接收模块的输出与中频滤波模块连接，中频滤波模块的输出与ADC连接，ADC的输出与第二 FPGA连接，第二 FPGA的时钟控制输出与ADC连接，第二 FPGA的增益控制输出与射频接收模块连接，第二 FPGA还通过内部接口输出解调数据； 所述的第二 FPGA包括下变频模块、AGC控制模块、小数抽取模块、匹配滤波模块、位同步模块、频偏同步模块、频域均衡模块、译码/判决模块、解交织模块和匀速缓冲模块，下变频模块的输入与ADC连接，下变频模块的输出与AGC控制模块连接，AGC控制模块的增益控制输出分与射频接收模块连接，AGC控制模块的调解输出与小数抽取模块连接，小数抽取模块的输出与匹配滤波模块连接，匹配滤波模块的输出与位同步模块连接，位同步模块的输出与频偏同步模块连接，频偏同步模块的输出与频域均衡模块连接，频域均衡模块的输出与译码/判决模块连接，译码/判决模块的输出与解交织模块连接，解交织模块的输出与匀速缓冲模块连接，匀速缓冲模块的输出通过内部接口输出调解增益。
2.根据权利要求1所述的一种用于无人机的地空宽带通信系统，其特征在于:所述的成型滤波模块采用alhpa=0.5的根升余弦滤波，阶数范围为48_52 ;所述的卷积编码模块的参数为(2，1，7)。
3.根据权利要求1所述的一种用于无人机的地空宽带通信系统，其特征在于:所述的下变频模块包括正交混频电路、低通滤波电路和数控振荡电路，正交混频电路的输入分别与外部输入信号和数控振荡电路连接，正交混频电路输出1、Q两路信号至低通滤波电路，低通滤波电路输出1、Q两路信号至AGC控制模块，所述的数控振荡电路使用CORDIC算法。
4.根据权利要求1所述的一种用于无人机的地空宽带通信系统，其特征在于:所述的位同步模块包括输入缓冲模块、reg模块、定时误差估计模块、环路滤波器、数控振荡电路、定时内插模块、输出缓冲模块和两个移位寄存器，输入缓冲模块的输入与匹配滤波模块连接，输入缓冲模块的输出与reg模块连接，reg模块的输出与其中一个移位寄存器连接，此移位寄存器的输出与定时内插模块连接，定时内插的模块的一路输出与另一个移位寄存器连接，此移位寄存器的输出与定时误差模块连接，定时误差估计模块的输出与环路滤波器连接，环路滤波器的输出与数控振荡电路连接，数控振荡电路的输出与定时内插模块连接，定时内插模块的另一路输出通过输出缓冲模块输出数据。
5.根据权利要求1所述的一种用于无人机的地空宽带通信系统，其特征在于:所述的频偏同步模块包括正交混频电路、数控振荡电路、相位误差估计电路和环路滤波电路，正交混频电路、数控振荡电路、相位误差估计电路和环路滤波电路组成数字锁相环，外部1、Q两路输入与正交混频电路连接，正交混频电路的输出分别与相位误差估计电路和频域均衡电路连接，相位误差估计电路的输出与环路滤波电路连接，环路滤波电路的输出与数控振荡电路连接，数控振荡电路的输出与正交混频电路连接，所述的数控振荡电路实用DDS算法。
6.根据权利要求1所述的一种用于无人机的地空宽带通信系统，其特征在于:所述的频域均衡模块包括三个FFT模块即FFT1、FFT2和FFT3、二个IFFT模块即IFFT1和IFFT2、独特字搜索模块、信道估计模块、本地独特字模块、补0模块和信道均衡模块，输入信号分别与FFT1和独特字搜索模块连接，本地关键字模块的输出与FFT2连接，独特字搜索模块、FFT1和FFT2的输出与信道估计模块连接，信道估计模块的输出与IFFT1连接，IFFT1的输出与补0模块连接，补0模块的输出与FFT3模块连接，FFT1和FFT3的输出与信道均衡模块连接，信道均衡模块与IFFT2连接，IFFT2输出信号。
7.根据权利要求1所述的一种用于无人机的地空宽带通信系统，其特征在于:所述的匀速缓冲模块包括数据缓冲模块、缓冲量监测模块、环路滤波模块和数控振荡模块，数据缓冲模块接收输入数据和输入时钟，数据缓冲模块的一路输出与缓冲量监测模块连接，数据缓冲模块的另一路输出输出数据，缓冲量监测模块的输出与环路滤波模块连接，环路滤波模块的输出与数控振荡模块连接，数控振荡模块的一路输出与数据缓冲模块连接，数控振荡模块的另一路输出时钟。
8.根据权利要求1所述的一种用于无人机的地空宽带通信系统，其特征在于:所述的射频接收模块和射频发射模块结构相同，包括双工器、发送端处理模块、接收端处理模块和驱动模块，所述双工器的用于接收和发送数据，所述的发送端处理模块的输出与双工器连接，接收端处理模块的输入与双工器连接，驱动模块的输出分别与发送端处理模块和接收端处理模块连接； 所述的驱动模块包括晶振、本振、功分模块、两个驱动放大模块和驱动器，本振的两路输入分别与晶振和SPI码连接,本振的输出与功分模块连接,功分模块的两路输出分别与两个驱动放大模块连接，两个驱动放大模块的输出分别与发送端处理模块和接收端处理模块连接，驱动器的输出与发送端处理模块连接，所述的驱动器输出5位并行控制码； 所述的发射端处理模块包括混频模块、滤波模块、放大模块、数控衰减模块、驱放模块和功放模块，混频模块的一路输入为中频信号，混频模块的另一路输入与驱动模块中的其中一个驱动放大模块连接，混频模块的输出与滤波模块连接，滤波模块的输出与放大模块连接，放大模块的输出和驱动模块的驱动器的输出均与数控衰减模块连接，数控衰减模块的输出与驱放模块连接，驱放模块的输出与功放模块连接，功放模块的输出与双工器连接; 所述的接收端处理模块包括低噪放大模块、滤波模块、放大模块、混频模块、滤波模块和放大模块，低噪放大模块的输入与双工器连接，低噪放大模块的输出与滤波模块连接，滤波模块的输出与放大模块连接，放大模块的输出和驱动模块的另一个驱动放大模块的输出均与混频模块连接，混频模块的输出与滤波模块连接，滤波模块与放大模块连接，放大模块输出信号。
【文档编号】H04B1/16GK104378129SQ201410689314
【公开日】2015年2月25日 申请日期:2014年11月26日 优先权日:2014年11月26日
【发明者】龙宁, 李亚斌, 张澜, 张星星 申请人:成都中远信电子科技有限公司