一种同步以太网电接口模块结构的制作方法
【专利摘要】本实用新型提供了一种同步以太网电接口模块结构，包括PHY芯片、变压器、MCU控制器、时钟管理单元以及网络端口，其中所述变压器分别连接所述网络端口及PHY芯片，所述PHY芯片分别连接MCU控制器及时钟管理单元，所述时钟管理单元的输入端与MCU控制器连接，藉由前述形状、结构及其结合，解决了以太网电接口模块不能同步的技术问题，从而达成了既能同步，也能兼容不同以太网输出不同时钟电压的良好效果。
【专利说明】-种同步以太网电接口模块结构
【技术领域】
[0001] 本实用新型提供一种同步以太网电接口模块结构。
【背景技术】
[0002] 目前小型化可插拔光模块（SFP)没有规定时钟输入和时钟输出引脚。目前的情况 下无法实现外部时钟输入给电模块保证电模块内部的PHY芯片和外部网络是同源时钟，这 样就无法实现电模块与系统同步。
【发明内容】
[0003] 为解决上述技术问题，本实用新型的主要目的在于提供一种同步以太网电接口模 块结构。
[0004] 为达成上述目的，本实用新型应用的技术方案是：一种同步以太网电接口模块结 构，包括PHY芯片、变压器、MCU控制器、时钟管理单元以及网络端口，其中所述变压器分别 连接所述网络端口及PHY芯片，所述PHY芯片分别连接MCU控制器及时钟管理单元，所述时 钟管理单元的输入端与MCU控制器连接。
[0005] 在本实施例中优选：所述网络端口为RJ45连接端口。
[0006] 在本实施例中优选：所述时钟管理单元包括内部数字时钟振荡电路及时钟电压幅 值调节电路，其中所述内部数字时钟振荡电路的输出端与所述PHY芯片连接。
[0007] 在本实施例中优选：所述内部数字时钟振荡电路包括时钟电路和0SC晶振。
[0008] 在本实施例中优选：所述PHY芯片包括寄存器。
[0009] 本实用新型与现有技术相比，其有益的效果是：不但能在同步以太网中传输数据， 还能通过时钟电压幅值调节电路将以太网输入时钟的电压幅值调节到物理层电路所需要 的电压幅值范围，使其可以兼容不同以太网输出不同的时钟电压，另外具有信号丢失指示 功能，并能输出同步恢复时钟，实现了以太网的同步。
【专利附图】
【附图说明】
[0010] 图1是本实用新型实施例的方框结构示意图。
[0011] 图2是本实用新型实施例的电路结构示意图。
【具体实施方式】
[0012] 下面结合附图对本实用新型作进一步的说明。
[0013] 请参阅图1并结合参阅图2所示，是本实用新型提供的一种同步以太网电接口模 块结构，其包括PHY芯片10、变压器20、MCU控制器30、时钟管理单元40以及网络端口 50， 其中：变压器20分别连接网络端口 50和PHY芯片10,PHY芯片10分别连接MCU控制器30 和时钟管理单元40,时钟管理单元40的输入端与MCU控制器30连接。
[0014] 在本实施例中，所述PHY芯片10具有信号丢失指示功能，还能输出同步恢复时钟， 另外根据需求该PHY芯片10输出的同步恢复时钟可以让其输出或者不输出。
[0015] 在本实施例中，所述网络端口为RJ45连接端口，主要起到连接带有RJ45的网线， 以便传输通信业务。
[0016] 在本实施例中，数据的输出为：数据输出到所述PHY芯片10,由所述PHY芯片10输 出到所述变压器20,再由所述变压器20经所述RJ45连接头输出。相反，数据的输入为：数 据是从所述RJ45连接头输入到所述变压器20,由所述变压器20输入到所述PHY芯片10， 再由所述PHY芯片10输入到以太网。
[0017] 在本实施例中，所述时钟管理单元40包括内部数字时钟振荡电路41及时钟电压 幅值调节电路42,其中：所述内部数字时钟振荡电路41的输出端与所述PHY芯片10连接， 所述内部数字时钟振荡电路41包括时钟电路411和0SC晶振412,当用于现有的以太网时， 就不会提供时钟，所以该PHY芯片10会正常工作，于是就需要该0SC晶振412提供时钟，此 时就要启用内部数字时钟振荡电路41。所述时钟电压幅值调节电路42将以太网输入时钟 的电压幅值调节到所述PHY芯片10所需要的电压幅值范围。
[0018] 在本实施例中，所述MCU控制器30的功能是给所述PHY芯片10提供上电复位或 者以太网需要所述PHY芯片10复位时所述PHY芯片10复位；其次通过所述MCU控制器30 去配置所述PHY芯片10的寄存器，以便使所述PHY芯片10工作在所想要的工作模式下；另 夕卜SFP以太网电接口模块和以太网的沟通是通过MCU控制器30实现的；此外不同通信设备 厂家对以太网的寄存器约定是不一样，通过所述MCU控制器30能灵活地更改不同的寄存器 以便兼容不同厂家的约定。
[0019] 综上详细说明了一种同步以太网电接口模块结构，为便于理解，下面有必要进一 步对其组件及其工作原理再作说明：
[0020] 请继续参阅图2所示，为了实现SFP模块的同步以太网应用要求，需要对20pin金 手指重新定义，规定时钟输入引脚和时钟输出引脚。并选择具有同步功能的PHY芯片(例如 AR8033、AR8031或88E1512型芯片)，可以接收外部时钟信号，也具有恢复时钟输出功能。而 且兼容之前的系统。
[0021]
【权利要求】
1. 一种同步以太网电接口模块结构，其包括PHY芯片、变压器、MCU控制器、时钟管理单 元以及网络端口，其特征在于：所述变压器分别连接所述网络端口及PHY芯片，所述PHY芯 片分别连接MCU控制器及时钟管理单元，所述时钟管理单元的输入端与MCU控制器连接。
2. 如权利要求1所述的同步以太网电接口模块结构，其特征在于：所述网络端口为 RJ45连接端口。
3. 如权利要求1所述的同步以太网电接口模块结构，其特征在于：所述时钟管理单元 包括内部数字时钟振荡电路及时钟电压幅值调节电路，其中所述内部数字时钟振荡电路的 输出端与所述PHY芯片连接。
4. 如权利要求3所述的同步以太网电接口模块结构，其特征在于：所述内部数字时钟 振汤电路包括时钟电路和OSC晶振。
5. 如权利要求4所述的同步以太网电接口模块结构，其特征在于：所述PHY芯片包括 寄存器。
【文档编号】H04L12/02GK203840362SQ201420189266
【公开日】2014年9月17日 申请日期:2014年4月18日 优先权日:2014年4月18日
【发明者】张春艳, 王勇, 柏柳, 夏敏 申请人:武汉电信器件有限公司