一种智能变电站网络精确时间同步结构的制作方法
【专利摘要】一种智能变电站网络精确时间同步结构，它涉及时间同步【技术领域】，数个从时钟与主时钟连接，主时钟与GPS信号连接，所述的GPS信号包含CPU、MAC控制器、PHY芯片、FPGA；PHY芯片与MAC控制器相互连接，PHY芯片与FPGA连接，MAC控制器与CPU连接，FPGA与CPU相互连接，CPU与MAC控制器相互连接。它同步向量测量要求对时精度达到1us，当对时精度达到1us时，测距精度可以达到300ms。
【专利说明】一种智能变电站网络精确时间同步结构
【技术领域】
:
[0001]本实用新型涉及时间同步【技术领域】，具体涉及一种智能变电站网络精确时间同步结构。
【背景技术】
:
[0002]网络时钟同步技术在计算机控制技术、电子技术、通信技术以及网络技术发展的基础上也取得了很大的进展。1988年6月，美国特拉华大学David Mills教授成功研发了新一代网络时间协议一 NTP (Network Time Protocal)。但是NTP/SNTP网络时钟精度不高和自身局限性等因素的影响，很难满足电网自愈控制的要求。为提高网络时钟的同步精度，2002年底网络精密时钟同步委员会发布了适用网络测量和控制系统的高精度网络时钟同步协议一一 IEEE1588协议，在第一版标准的基础上针对同步精度、信息交换速率、振荡器稳定性、时钟容错性能等方面进行了改进和完善，2008年颁布了 IEEE1588第二版标准，其同步精度能够达到亚微秒级，国外许多公司早已致力于对该协议的研究与应用。
实用新型内容:
[0003]本实用新型的目的是提供一种智能变电站网络精确时间同步结构，它同步向量测量要求对时精度达到Ius,当对时精度达到Ius时,测距精度可以达到300ms。
[0004]为了解决【背景技术】所存在的问题，本实用新型是采用以下技术方案:它包含主时钟、从时钟和GPS信号，数个从时钟与主时钟连接，主时钟与GPS信号连接，所述的GPS信号包含CPU、MAC控制器、PHY芯片、FPGA ；PHY芯片与MAC控制器相互连接，PHY芯片与FPGA连接，MAC控制器与CPU连接，FPGA与CPU相互连接，CPU与MAC控制器相互连接。
[0005]所述的HY芯片和MAC控制器与接口 MII连接。
[0006]所述的MAC控制器和FPGA通过总线连接CPU。
[0007]本实用新型工作原理:报文的发送、接收依靠CPU、PHY芯片和MAC控制器组成的网络协议栈实现。同步报文接收和发送过程中提取时间戳、频率补偿模块、时钟计数器等功能交给FPGA完成。
[0008]本实用新型具有以下有益效果:(I)同步向量测量变电站作为电力系统的枢纽节点，其母线电压向量和功角状况是反映电力系统是否稳定的两个重要状态量。通过对这两个状态量的实时测量，将对电力系统的实时监控发挥重要的作用。同步向量测量要求对时精度达到Ius。
[0009](2)故障录波、时间顺序记录(SOE)
[0010]变电站控制中心通过收集分散在各个变电站的事件顺序记录和故障录波数据，对实时故障数据进行存储和分析，为变电站提供准确的操作判据，监视系统的运行状态。对故障录波和事件顺序记录的对时精度不能低于1ms。
[0011](3)故障定位
[0012]各变电站能为电网故障定位系统提供接收到故障反馈信号的精确时间信号，通过对比分析不同站点的时差关系来确定故障发生的位置；理论上，当对时精度达到Ius时，测距精度可以达到300ms。
[0013](4)变电站之间的同步实验
[0014]主要应用于在线路两侧进行暂态同步实验，用来检验包括电流差动保护、相差保护、高频距离保护等线路纵联保护装置的特性；特别是需要比较差动保护和相差保护装置两侧的模拟量，要求对时精度达到Ims以上。
[0015](5) IED同步采样
[0016]对应同一个合并单元的电子互感器采样同步是二次设备能采集多个信息量的重要保证，这就要求不同间隔之间甚至不同变电站之间的采样都需要保持精确的时钟同步。IED同步采样用于计量的，要求对时精度达到Ius ;用于输电线路保护的，要求对时精度达到 4us。
【专利附图】
【附图说明】
:
[0017]图1是本实用新型结构示意图；
[0018]图2是GPS信号的内部结构示意图。
【具体实施方式】
:
[0019]参看图1和图2，本【具体实施方式】采用以下技术方案:它包含主时钟1、从时钟2和GPS信号3，数个从时钟2与主时钟I连接，主时钟I与GPS信号3连接，所述的GPS信号3包含CPU31、MAC控制器32、PHY芯片33、FPGA 34 ；PHY芯片33与MAC控制器32相互连接，PHY芯片33与FPGA 34连接，MAC控制器32与CPU31连接，FPGA34与CPU31相互连接，CPU31与MAC控制器32相互连接。
[0020]所述的HY芯片33和MAC控制器32与接口 MII连接。
[0021]所述的MAC控制器32和FPGA 34通过总线连接CPU31。
[0022]本【具体实施方式】工作原理:报文的发送、接收依靠CPU、PHY芯片和MAC控制器组成的网络协议栈实现。同步报文接收和发送过程中提取时间戳、频率补偿模块、时钟计数器等功能交给FPGA完成。
[0023]本【具体实施方式】具有以下有益效果:(I)同步向量测量变电站作为电力系统的枢纽节点，其母线电压向量和功角状况是反映电力系统是否稳定的两个重要状态量。通过对这两个状态量的实时测量，将对电力系统的实时监控发挥重要的作用。同步向量测量要求对时精度达到Ius。
[0024](2)故障录波、时间顺序记录(SOE)
[0025]变电站控制中心通过收集分散在各个变电站的事件顺序记录和故障录波数据，对实时故障数据进行存储和分析，为变电站提供准确的操作判据，监视系统的运行状态。对故障录波和事件顺序记录的对时精度不能低于1ms。
[0026](3)故障定位
[0027]各变电站能为电网故障定位系统提供接收到故障反馈信号的精确时间信号，通过对比分析不同站点的时差关系来确定故障发生的位置；理论上，当对时精度达到Ius时，测距精度可以达到300ms。
[0028](4)变电站之间的同步实验
[0029]主要应用于在线路两侧进行暂态同步实验，用来检验包括电流差动保护、相差保护、高频距离保护等线路纵联保护装置的特性；特别是需要比较差动保护和相差保护装置两侧的模拟量，要求对时精度达到Ims以上。
[0030](5) IED同步采样
[0031]对应同一个合并单元的电子互感器采样同步是二次设备能采集多个信息量的重要保证，这就要求不同间隔之间甚至不同变电站之间的采样都需要保持精确的时钟同步。IED同步采样用于计量的，要求对时精度达到Ius ;用于输电线路保护的，要求对时精度达到 4us。
[0032]实施例:
[0033]基于嵌入式系统的支持和经济性等原因，选择三星公司的3C2440A作为CPU。它是基于RSIC架构的32位处理器，其核心是ARM920T，操作频率最高可达440MHz，支持内存管理，具有功耗低、性能高、价格低廉的特点，且能够支持Linux系统。在MAC芯片和PHY芯片的选择上，分别采用DM9000和LXT971A，依靠MII接口进行连接。MII的管理接口包括MDC和MD1两个信号，分别是时钟信号和数据信号，MDC为MD1提供参考时钟。MII的数据接口有16个信号，分为发送和接收通道，连接到相应的网络发送、接收器，并且无论发送或接收通道，都有时钟、控制信号以及数据总线。
[0034]本方案采用的FPGA为Altera公司的Cyclone II，具体型号是EP2C8T144C8。每片EP2CST144C8的引脚在100上下，最多可使用89个引脚，包括差分I/O信号，发送速率最高622Mbps，接收速率最高805Mbps，提供2个PLL，方便扩展时钟。CPU与FPGA通信方面采用CPU总线连接。把CPU复位信号nRESET、读写信号LnOE、LnWE接入FPGA，再通过LDATA15-0和LADDR24-17组成16位数据总线，并把CPU中断信号EINT2-0和片选信号LnGCS2接入到FPGA 中。
【权利要求】
1.一种智能变电站网络精确时间同步结构，其特征在于它包含主时钟（I)、从时钟（2)和GPS信号（3)，数个从时钟⑵与主时钟⑴连接，主时钟⑴与GPS信号（3)连接，所述的 GPS 信号(3)包含 CPU(31)、MAC 控制器（32)、PHY 芯片(33) ,FPGA (34) ;PHY 芯片(33)与MAC控制器(32)相互连接，PHY芯片(33)与FPGA (34)连接，MAC控制器(32)与CPU (31)连接，FPGA(34)与CPU(31)相互连接，CPU(31)与MAC控制器(32)相互连接。
2.根据权利要求I所述的一种智能变电站网络精确时间同步结构，其特征在于所述的HY芯片（33)和MAC控制器（32)与接口 MII连接。
3.根据权利要求I所述的一种智能变电站网络精确时间同步结构，其特征在于MAC控制器(32)和FPGA (34)通过总线连接CPU (31)。
【文档编号】H04J3/06GK204119246SQ201420518328
【公开日】2015年1月21日 申请日期:2014年9月11日 优先权日:2014年9月11日
【发明者】姬磊 申请人:姬磊