专利名称：可定标阴线射线管显示设备和显示设备的相位同步电路的制作方法
技术领域：
本发明一般地涉及一种可用于具有各种扫描标准的图象信号源的可定标CRT(阴极射线管)显示设备。以前，能够用于很宽的水平偏转频率范围的显示设备被称为多扫描式显示设备或多同步显示设备。本发明的可定标显示设备指的是具有基本上固定的水平振荡频率并能够被用于很宽的水平偏转频率范围的显示设备。
另外，本发明还涉及一种水平相位同步电路，它适于被用在用于接收计算机信号的显示设备中。
图象信号源的水平扫描频率局限于狭窄的范围(即约60Hz至约80Hz)。然而，水平扫描频率的种类很多。即，在高质量TV中水平扫描频率大约为32kHz，在个人计算机中大约为32kHz至70kHz，而在工作站中大约为60kHz至100kHz。
近年来，开始要求能用一个CRT显示器再现具有超过3∶1的比率(约32kHz至100kHz)的宽频率范围。
另外，近年来，在工作站中开始出现了这样的需要，即以更高的水平扫描频率或更多的扫描行传送与静止图象有关的信号，并以更低的水平扫描频率或更少的扫描行传送与运动图象有关的信号。因此，希望开发能够实际应用的适合这种需要的CRT显示设备。
另一方面，该CRT显示器，象众所周知的那样，根据电磁偏转物理原理在屏幕上显示与图象有关的信号。如在D.G.FINK的“TELEVISIONENGINEERINGHANDBOOK”，McGraw-HillBookCompany，1957，第6-1至6-33页中所述的，该电磁偏转物理原理包括第三级超线性的非线性失真。该第三级失真可被分为枕形失真和S形失真。
如在上述文章中所述的，垂直枕形失真可通过适当选择偏转线圈的线圈分布而消除。然而在此情况下，S形失真完全得不到消除。在先有技术中，该S形失真由与偏转线圈串联并用于校正S形失真的所谓S电容器进行补偿。在此方面，用于校正水平S形失真的S电容器的电容值必须按与水平扫描频率的平方近似成反比的关系加以切换。图2中显示了该先有技术的水平偏转输出电路。
在该图中，标号1表示一个用于接收水平脉冲信号的输入端，标号2表示一个水平输出晶体管，标号3表示一个驱动二极管，标号4表示一个水平偏转线圈，标号5表示一个用于提供电源的扼流线圈，且标号6表示一个可变电压源，其电压必须与水平扫描频率成比例。另外，标号7表示一个谐振电容器，它在垂直消隐期中与水平偏转线圈4产生谐振，以产生回扫脉冲。标号8表示一个用于校正S形失真的S电容器，它对通过水平偏转线圈4的锯齿波电流进行积分，以在该线圈上产生抛物线波形电压。通过利用该抛物线波形电压，对S形失真进行校正。
用于校正S形失真的S电容器的电容值必须按与水平扫描频率的平方近似成反比的关系进行切换。
对电源电压的控制和对用于校正在CRT显示设备中产生的S形失真的S电容器的切换控制，其代价都是极其昂贵的。另外，由于切换操作而产生瞬态现象，在某些情况下水平输出晶体管2可能会被击穿。这造成了可靠性方面的问题。
在这些情况下，在先有技术中，输入信号的水平扫描频率的应用范围被限制在约2∶1的比值范围中。
作为用于克服上述问题的另一种先有技术装置，该装置通过对包括数字帧存储器和用于对数字扫描行进行内插的部件的扫描转换器的操作，多数输入信号被转换成基于仅有的扫描标准的信号，且所产生的信号借助与单一扫描显示设备相结合的扫描转换器而被显示在该单一扫描显示设备上，而该显示设备只能用于该唯一的扫描标准。
为了描述的方便，设该单一扫描式显示设备的水平扫描频率是fHO，垂直扫描频率是fVO，且扫描行的总数是SO。
该先有技术扫描转换器系统适用于其输入信号的扫描行总数大约等于SO/n(n是整数)的情况。然而，在该关系不成立的情况下，就会有所不便。更具体地说，在输入信号的扫描行数约为SO的0.9倍的情况下，就会出现不容易真实地再现信号源的非常精细的特征的问题。例如，在输入信号的扫描行数为900且显示设备的扫描行数为1000的情况下，让我们来考虑被包括在屏幕的一部分中的字母E。在图3中示意地显示了这种情况。
图3(a)显示了其中输入的扫描行与输出的扫描行同相的情况，且图3(b)显示了输入的扫描行正好与输出的扫描行反相的情况。在这些图中，水平虚线代表显示设备的扫描行的相应位置。为了使同相和反相之间的区分更为清楚，图3(a)的各个扫描行被一直延伸到了右侧。竖直的虚线代表数字时钟的取样相位。该时钟取样相位在这些图中是不重要的。虚线格子交点对应于显示设备的输出象元的相应位置。在有关的交点上的圆圈代表输出“1”，而在有关的交点上的三角则代表输出“0.5”，且在有关的交点上没有标志的各个位置代表输出“0”。如该图所示，在图3(a)所示的同相情况下，能够真实地再现字母“E”。然而，在图3(b)所示的反相情况下，就不能再现字母“E”。即在先有技术扫描转换器中，产生了字体根(characterfont)由于扫描行的内插而消失的问题。
另外，与先有技术有关的另一个问题如下。
虽然图象清晰度一般随着工作站中的图象信号发生电路的时钟频率的增高而得到改善，但工作站的负荷增大得更快。在清晰度相同的条件下，时钟频率可随着水平消隐期与垂直消隐期的比值的进一步减小而得到降低。对于降低从用于将信号从工作站传送到CRT显示设备的电缆的无线电波辐射干扰来说，降低时钟频率是有利的。
然而，另一方面，如果CRT显示设备的垂直消隐期被降低了例如一半，水平回扫脉冲的电压幅度就会增大约1倍。因此，产生了另一个问题，即水平输出晶体管容易被这样高的电压所击穿。
在先有技术扫描转换器(诸如在转让给同一受让人的Ogino等人的美国专利第5，301，021号)中，需要为每一个工作站精确地设定取样时钟的相位。例如，对于具有150MHz的时钟频率的工作站，需要把6纳秒的周期分成约10个相等的部分，准备了每级约0.6纳秒的10种相位，且它们中最适用的一个得到精确的设定。
如同众所周知的，0.6纳秒的延迟时间对应于约12cm的电缆长度。
因此，产生了这样的问题，即对于先有技术扫描转换器，每当电缆长度相应于设备条件而改变时，就需要重新精确设定取样时钟的相位。
在美国专利第5，053，724号中，公布了一种采用模拟相位检测电路的水平相位同步电路。另外，在JP-A-63-292775中，公布了一个采用了三状态输出数字相位检测器的水平相位同步电路。采用数字相位检测器的该系统的优点在于牵引范围非常宽。然而，在上述先有技术中，完全没有提到其中噪声电阻特性可与该高速牵引特性相兼容的水平相位同步电路。
在具有包括一个A/D转换器的图象信号输入部分的数字图象显示设备中，对于图象信号的时钟频率而言，要求40MHz至200MHz的高频率。在时钟频率为200MHz的情况下，用于A/D转换器中的取样的时钟的定时精度要求在±0.5纳秒(即时钟周期的±10%)以内。为了获得这种高精度，图象显示器的水平相位同步电路的截止频率(响应速度)必须被降低到等于或低于250Hz的水平。然而，这产生了这样的问题，即如果响应速度被这样地降低了，虽然满足噪声抑制，亦即满足定时的精确度，但牵引时间被延长到了1至2秒。
还可以参考JP-A-63-2425和JP-A-63-87823，他们与先有技术PLL有关。
在此，本发明的一个目的是提供一种显示设备，它能够克服至少一个与先有技术有关的上述问题。
更具体地说，本发明的另一个目的是提供一种CRT显示设备，它能够在其屏幕上再现各种信号源的图象信号，这些信号源具有甚至超过3∶1的频率比值的宽水平频率范围。
本发明的又一个目的是提供一种CRT显示设备，它能够防止由于先有技术扫描转换器的扫描行的内插而造成的字体根消失。
本发明的再一个目的是提供一种CRT显示设备，它能够不需要对用于校正水平S形失真的S电容器进行切换，而这种切换是先有技术的多扫描式显示设备所需要的。
本发明的进一步的目的是提供一种CRT显示设备，它与先有技术相比能够增大水平偏转输出电路的水平消隐期的比值。
为了实现上述目的，本发明的CRT显示设备的基本实施例至少包括与超过3∶1的频率比值的宽频率范围相应的垂直偏转装置和扫描转换器装置。该扫描转换器装置包括数字存储装置和输出水平频率一致化装置，以将超过3∶1的频率比值的宽范围输入水平频率转换成基本一个输出水平频率。
进一步地，为了防止由于先有技术扫描转换器的扫描行内插而造成的字体根消失，该扫描转换器装置包括输出垂直频率转换装置，以便对与输入信号中将被用于成象的扫描行数相应的输出信号的垂直频率进行转换。
该垂直偏转装置包括频率独立型(frequencyindependenttype)装置，用于自动校正垂直S形失真，这其中消除了S形失真校正电容器的频率依赖性。
进一步地，该扫描转换器装置包括水平消隐期比值转换装置，用于将输入信号的水平消隐期比值转换成较大的消隐期比值(其范围在从1/5至1/3内)。
在本发明的具体实施例中，显示了具体的实施例和上述基本实施例中的各个装置的修正。另外，在一个不同的修正实施例中，显示了用于自动设定取样时钟的相位的装置。
在另一实施例中，显示了用于改善水平偏转电路的效率的预升压垂直偏转装置。
在又一个实施例中，显示了用于将基准幅度信号插入到图象信号中的装置，用于改善显示设备的颜色再现。
在又一个实施例中，显示了用于控制一个显示单元的聚焦电压的装置。
在进一步的实施例中，显示了用于在显示设备的图象信号输入接口被制成光纤形式的情况下对基准幅度信号进行处理的装置。
该扫描转换器装置把与输入图象信号有关的数据写入到数字存储装置中，且读取过程是由水平频率简化装置与具有基本上固定的频率的水平脉相同步地进行的。其结果，水平频率输出基本上被单值化或一致化到了一个频率上。
输出垂直频率转换装置输出具有基本上与输出信号的扫描行的总数成反比的垂直频率的信号。其结果是，可以防止字体根由于扫描行内插造成的消失。
垂直偏转装置的S形失真自动校正装置是在不采用电抗元件的情况下通过采用一个代替电抗元件的立方算法电路而实现的。因此，能够在与垂直扫描频率无关的情况下实现对S形失真的校正。
水平消隐期比值转换装置使偏转电路的消隐期增大。其结果，水平回扫脉冲信号的电压幅度能够得到减小，这又有利于可靠性的改善。
用于自动设定取样时钟的相位的装置可检测输入图象信号的定时关系的偏离或偏移，以便设定取样时钟的相位，从而对该偏离进行优化。其结果是可以消除手动设定所需的劳动。
预升压垂直偏转装置在垂直消隐期的第一半期间执行预升压偏转，以便使电子束向下发射和处于图象帧以外，并在其第二半期间利用回扫谐振现象执行垂直回扫线偏转。因此，能够实现垂直回扫线所需电功率的降低。
用于插入基准幅度信号的装置在预升压偏转(执行该预升压偏转以便使电子束向下发射和处于图象帧以外)期间内把基准幅度信号插入到图象信号中。其结果，与该基准信号有关的图象可被隐藏在图象帧的外部。
用于控制聚焦电压的装置由连接在水平偏转输出电路的电源端和用于校正水平S形失真的电容器之间的聚焦变压器构成。在此方面，聚焦变压器的初级起着用于向水平偏转输出电路提供电源电流的扼流线圈的作用，以在该变压器次级获得抛物线波形水平动态聚焦控制电压。
用于处理基准幅度信号的装置可检测插入水平消隐期的前沿中的基准信号的幅度，并控制一个输入光电转换电路，以固定该幅度。其结果是，可以防止由于输入传输线和该光电转换电路的损耗的不稳定而引起的图象不稳定。
本发明进一步的目的是提供一种相位同步电路，它在噪声抑制方面是优异的。
本发明的再一个目的是提供一个具有高速牵引特性的相位同步电路。
为了实现上述目的，根据本发明的一个方面的该相位同步电路包括用于检测该相位同步电路的失锁(lock-out)状态的失锁检测装置和用于切换该相位同步电路的环增益的环增益切换装置。
本发明的相位同步电路最好包括用于只让包含输入同步信号的检测沿的定时的时间间隔通过的选通装置、和用于进行与该选通装置的选通功能有关的ON/OFF(开/关)切换的选通功能切换装置。
该选通装置抑制或消除包含在包括输入同步信号检测沿的定时的时间间隔以外的其他时间间隔中的噪声成分。其结果是，可以改善相位同步电路噪声抑制性能。
环增益切换装置在失锁定检测装置的输出信号呈现为失锁状态的期间内，将相位同步电路的环增益增大二倍或更大。另外，选通功能切换装置在失锁检测装置的输出信号呈现为失锁状态的期间内，基本上阻止选通装置的选通功能。其结果是，能够获得相位同步电路的高速牵引操作。
另外，该环增益切换装置在失锁检测装置的输出信号呈现锁定(lockin)状态的期间内，把相位同步电路的环增益在一段时间内保持在预定的低电平。其结果是，能够改善噪声抑制性能。
从下面结合附图对本发明的最佳实施例所进行的详细描述，可以进一步理解本发明的上述和其他目的、特征和优点。在附图中
图1是显示了本发明的基本实施例的可定标CRT显示设备的整体结构的框图;
图2是显示了先有技术的水平偏转输出电路的结构的电路图;
图3是用于说明与先有技术有关的问题的图示;
图4是框图，显示了本发明的基本实施例扫描转换器单元的详细结构;
图5A至5C是时序图，用于说明本发明的基本实施例的扫描转换器单元的操作;
图6是框图，显示了本发明的基本实施例的显示单元的垂直偏转电路的结构;
图7是曲线图，用于说明本发明的基本实施例的显示单元的操作;
图8是曲线图，用于说明本发明的基本实施例的显示单元的操作;
图9是部分为电路图的框图，显示了本发明的电压控制振荡器的结构;
图10是部分为电路图的框图，显示了本发明的用于检测取样时钟相移的电路的结构;
图11是用于说明本发明的取样时钟相位的状态;
图12是部分为电路图的框图，显示了本发明的显示单元的垂直偏转电路的一种修正的结构;
图13是部分为电路图的框图，显示了本发明的显示单元的垂直偏转电路的一种修正的一部分的详细结构;
图14是波形图，用于说明图13所示的显示单元的垂直偏转电路的修正部分的操作;
图15是部分为框图的电路图，显示了本发明的显示单元的水平偏转电路的一种修正的结构;
图16是部分为框图的电路图，显示了本发明的垂直偏转电路的结构;
图17用于说明本发明的垂直偏转电路的操作;
图18用于说明本发明的垂直偏转电路的操作;
图19是部分为框图的电路图，显示了图16所示的垂直偏转电路的一种修正的结构;
图20是部分为框图的电路图，显示了本发明的图象信号处理电路的结构;
图21用于说明本发明的图象信号处理电路的操作;
图22用于说明本发明的图象信号处理电路的操作;
图23是框图，显示了本发明的基本实施例的修正部分的结构;
图24是框图，显示了本发明的基本实施例的修正部分的结构;
图25是波形图，用于说明图24所示的基本实施例的修正部分的操作。
图26是电路图，显示了本发明的聚焦电路的结构;
图27是部分为框图的电路，显示了本发明的图象信号处理电路的结构;
图28是波形图，用于说明图27所示的图象信号处理电路的操作;
图29是框图，显示了本发明的另一实施例的相位同步电路的结构;
图30是波形图，用于说明图29所示的本发明另一实施例的相位同步电路的操作;
图31是部分为框图的电路图，显示了本发明的又一实施例的重要部分的结构;
图32是波形图，用于说明图31所示的又一实施例的操作;
图33是波形图，用于说明图31所示的又一实施例的操作;
图34是波形图，用于说明图31所示的又一实施例的操作;
图35是曲线图，用于说明图31所示的又一实施例的操作;
图36是部分为框图的电路图，显示了图31所示的失锁检测器的一种修正的结构;
图37是部分为框图的电路图，显示了图31所示的失锁检测器的另一种修正的结构;且图38是波形图，用于说明图37所示的失锁检测器的操作。
下面结合附图来详细描述本发明的最佳实施例;在附图中，相同的部分用相同的标号表示。
图1显示了本发明的基本实施例的结构。在以下的附图中，各单条的实线代表模拟信号，且各双条的实线代表数字信号。在图1中，标号10表示一个用于接收图象信号的输入端，标号11表示一个用于接收水平同步信号的输入端，标号12表示一个用于接收垂直同步信号的输入端，标号13表示一个用于接收总线信号的输入端，标号14表示一个扫描转换器装置，且标号15表示一个CRT(阴极射线管)。另外，标号16、17、18和19表示用作扫描转换器14的输出端和设置在下一级中的显示单元的输入端的端子。这些端子16、17、18和19分别对应于图象信号、水平同步信号、垂直同步信号和总线信号。标号20表示一个众所周知的用于放大图象信号的电路装置，标号21表示一个众所周知的水平偏转电路装置，且标号22表示一个包括用于自动校正垂直S形失真的电路的垂直偏转电路装置。标号23表示一个众所周知的、包括一个偏转线圈等的偏转线圈装置。标号24表示一个众所周知的用于产生高压的电路装置。在该图中，扫描转换器14和垂直偏转电路22都是本发明所特有的。它们的重要特征在表1中给出，且它们的细节将在后面进行描述。
＊1实现了不需要用于对水平偏转电路的S形失真进行校正的电容切换，并降低了成本。
＊2防止了字体根的消失。
＊3实现了不需要用于校正垂直偏转电路的S形失真的电容。
＊4降低了回扫脉冲电压幅度并增加了可靠性。
＊5实现了不需要手动设定并增加了维护的方便性。
在表1中，下面划了线的各内容构成了本发明的重要特征。
图4显示了设置在图1的基本实施例中的扫描转换器单元14的具体实施例的结构。在此图中，标号10、11、12、13、16、17、18和19表示与图1中所示的相同的组成元件。虚线40围绕着用于使输出水平频率一致化的电路装置，虚线45围绕着用于转换水平消隐期比值的电路装置，虚线49围绕着用于转换一个输出垂直频率的电路装置，且虚线50围绕着用于转换垂直消隐期比值的电路装置。输入到图4中所示的各个块的输入部分并用符号“C”表示的信号代表时钟触发脉冲;符号“R”(它被写在输入或输出部分)表示复位，符号“E”表示启动。
标号25表示一个计数器，它计数一个输入水平脉冲信号并被一个输入垂直脉冲信号所复位。因此，与输入信号的扫描行(SI)有关的信号从其输出端26得到了输出。SI等于用于输入信号(SIP)的图象显示的扫描行数与用于回扫线(SIB)的扫描行数的和。标号26、30、33、47、48、52、53、57和61表示与微处理器54的双向总线端55相连接的总线端子。因此，与输入信号(SI)的扫描行的总数有关的信号被传送到微处理器54，以被存储在设置在微处理器54中的寄存器(为了简化附图而未在该图中显示)中。
标号27表示一个相位检测器，标号28表示一个电压控制振荡器(以下将其简单地称为VCO)，标号29表示一个计数器，且标号31表示一个电压控制延迟元件。电压控制延迟元件31在图4中被设置在相位检测器27和计数器29之间。然而，该电压控制延迟元件31也可被设置在水平同步信号输入端11和相位检测器27之间。这些组成元件27、28、29和31组成了一个第一PLL(第一锁相环)。供至该第一PLL的输入脉冲的频率由fHI表示并处于32kHz至100kHz的范围中。计数器29的计数结束点(DI)被设定成来自端30的11位数字的形式。DI是用于显示输入图象信号DIP的象元数和用于回扫线DIB的象元数的和。因此，VCO28的振荡频率fCI被用DI·fHI表示。计数器29输出至少三个输出信号，如图中所示，它们的频率分别是fCI、fCI/8和fHI。电压控制延迟元件31可借助一个能够控制其脉冲宽度的单稳态多谐荡器来具体地实现。电压控制延迟元件31的延迟时间变化范围得到适当的设定，以覆盖fCI的倒数即时钟周期T。延迟时间由D/A转换器32的输出来确定。A/D转换器34的输入从端33设定。以上进行了对第一PLL的描述。
标号4表示一个A/D转换器，标号35表示在随后的级中的一个具有1∶8的比值的串-并转换器，标号36表示在随后的级中的数字存储装置，标号37表示在随后的级中的具有8∶1的比值的并-串转换器，且标号38表示一个在随后的级中的D/A转换器。至于供至串-并转换器35的输入信号，CI代表用于该输入端的串行时钟触发脉冲，且CO代表用于输出端的并行时钟触发脉冲。从上侧至数字存储装置36的输入信号表示写输入。在此方面，HR和VR分别代表水平复位脉冲信号和垂直复位脉冲信号。从下侧至数字存储装置36的输入信号表示读输入。在此方面，HR和VR分别代表水平复位脉冲信号和垂直复位脉冲信号。
标号41表示一个脉冲发生器，它产生具有固定频率fHO(约100kHz)的脉冲串。标号42表示一个相位检测器，标号43表示一个电压控制振荡器，且标号44表示一个计数器，从用于转换水平消隐期比值的电路45向该计数器的结束点DO施加(信号)。组成元件42、43和44构成了第二PLL，它带有至少三个输出脉冲信号，这些信号的频率分别为fCO、fCO/8和fHO。这些脉冲信号，如上所述，被加到数字存储装置36和并-串转换器37上。与用于每一扫描行的再现DOP的象元数有关的信号和与用于每一回扫线DOB的象元数有关的信号，分别被输入到水平消隐期比值转换电路45的总线输入端47和48。标号46表示一个加法器，其输出DO是DOP和DOB的和。在再现的图象的水平放大比值被设定为1的情况下，DOP的值被设定为等于上述DIP(30)的值，且DOB的值被适当地设定，以得使得DOB/fCO大约等于下一级中的显示单元的水平消隐期的值。通过使再现图象的水平消隐期比值DOB/DO的值大于输入图象信号的水平消隐期比值DIB/DI的值，能够实现水平消隐期的增大。即，DIB/DI的值通常约为1/6。在本发明中，DOB/DO的值被设定在约1/5至约1/3的范围中。其结果，放大率被改善了多达1.2或更大。换言之，在下一级中的显示单元的上述水平回扫脉冲信号的幅度能被降低约20%或更多。一般地，CRT显示设备的水平输出晶体管在进行开关时的消耗功率，象众所周知的那样，与水平回扫脉冲信号的幅度成正比，并与其脉冲宽度成反比。因此，根据上述改进，消耗功率能降低约40%或更多。
具有计数器44的频率fHO的输出水平脉冲信号通过设置在下级中的一个SR触发器59、一个计数器56、一个单稳态多谐振荡器58和一个端17而被提供到下一级中的显示单元。计数器56的计数结束值由端57提供，且根据该计数结束值确定输出水平脉冲17的上升时间。根据所产生的值，再现图象的水平位置得到设定。
计数器44的输出水平脉冲信号被进一步传送到用于转换输出垂直频率的单元49，后者具体地是一个11位计数器。该11位计数器的计数结束点从用于转换垂直消隐期比值的单元50输入。用于转换垂直消隐期比值的电路装置50包括一个加法器51和输入端52及53。与用于输出再现的扫描行数SOP有关的信号和与输出回扫线的扫描行数SOB有关的信号分别被输入到输入端52和53，且加法器51输出与这些数的和S。有关的信号。SOB的值以适当的方式进行设定，以使SOB/fHO的值大约等于下一级的显示单元的垂直消隐期的值TVB(即大约500微秒)。由于fHO为约100kHz，且SOB的值大约是50。SOP的值在再现图象的垂直放大率为1的情况下被设定成等于上述的SIP。输入图象信号的垂直消隐期比值根据SIB与SI的比值即SIB/SI来确定，且输出信号的垂直消隐期比值根据SOB/SO来确定。在输入图象信号是高质量TV系统的电视信号的情况下，fHI为约32kHz，SIB约为45和SI约为563。在上述情况下，比值SIB/SI为45/563，且比值SOB/SO是50/(563-45+50)。因此，后者变得大于前者。即，图4中所示的电路50作为垂直消隐期比值转换装置而工作。
用于转换输出垂直频率的电路装置49的输出信号通过一个SR触发器63、一个计数器60、一个单稳态多谐振荡器62和一个端18而被传送到下一级中的显示单元。计数器60的计数结束值从端61提供，且根据该计数结束值确定输出垂直脉冲信号18的上升定时。随后，根据与该上升定时有关的产生值设定再现图象的垂直位置。
在结合图4的上述描述中所用的表达式被表示为以下的表达式(1)至(11)。
SI≡SIP+SIB……(1)其中SI是输入图象信号的扫描行的总数，SIP是用于输入图象信号的图象显示的扫描行数，且SIB是用于输入图象信号的垂直回扫线的扫描行数。
SO≡SOP+SOB……(2)其中脚标0表示输出，因此，除了输入由输出替换之外，各个项的含意与表达式(1)的相同。
DI≡DIP+DIB……(3)其中DI是输入图象信号的每个扫描行的象元的总数，DIP是用于显示输入图象信号的每个扫描行的象元数，且DIB是用于输入图象信号的每个扫描行的垂直回扫线的象元数。
DO≡DOP+DOB……(4)其中脚标0表示输出，因此，除了输入由输出替换之外，各项的含意与表达式(3)的相同。
RVI≡SIB/SI....(5)RVO≡SOB/SO....(6)＝TVB/fVO....(7)RHI≡DIB/DI....(8)RHO≡DOB/DO＝fHOTHB 1/5 ～ 1/3 ....(9)fvo= (fHO)/(sOP+ sOB) = (fHO)/(so) …(10)SOB＝TVBfHO 500 μs 100KHz＝50 ....(11)
RH/V I/O代表输入和输出信号的水平消隐期与垂直消隐期的比值。
在图5A、5B和5C中显示了在上述基本实施例中把数据写入数字存储装置36和从数字存储装置36读出的定时图。在这些图中，横坐标表示以输入信号的帧周期为单位的时间(t)，且纵坐标表示存储地址。
图5中所示的例子显示了输入和输出垂直频率分别为60Hz和75Hz，以及输入和输出水平频率分别为80kHz和100kHz的具体情况。
图5B中所示的例子显示了输入和输出垂直频率分别为60Hz和120Hz，以及输入和输出水平频率分别为51kHz和100kHz的具体情况。
图5C中所示的例子显示了输入和输出垂直频率分别为60Hz和150Hz，以及输入和输出水平频率分别为41kHz和100kHz的具体情况。
在图5A、5B和5C中，实线W1、W2、W3、W4和W5表示相应的写定时，且虚线R1、R1′、R1″、R2、R2′、R2″、R3、R3′、R4和R4′代表相应的读定时。例如，虚线R2、R2′和R2″分别对应于用于第二写入帧的第一、第二和第三读取操作。以上，进行了结合图5的描述。上述是结合输出再现图象的水平和垂直图象放大率被设定为1的情况进行的。
下面将结合图象放大率被设定为等于或大于1或等于或小于1的情况进行描述。在水平图象放大率为MH且垂直图象放大率为MV时，提供了分别被输入到图4中上述端47和52的与用于输出显示的象元数DOP有关的信号和与用于输出显示的扫描行数(SOP)有关的信号，以分别满足以下表达式(12)和(13)。
DOP= (DIP)/(MH) ……(12)SOP= (SIP)/(MV) ……(13)与MH和MV有关的信号从外部被输入到图4所示的微处理器54的输入端13，对表达式(12)和(13)的计算在微处理器54中进行，且所产生的信号象已经描述的那样被传送至图4所示的双向总线端。
虽然，根据如表达式(14)至(19)所示的DOP和SOP的改变，读取时钟频率fCO和输出垂直频率fVO都得到了改变，输出水平频率fHO被保持恒定。
fCI≡(DIP+DIB)fHI…(14)fCO≡(DOP+DOB)fHO…(15)FVO≡ (fho)/(Sop+ SOB) = (fHO)/(SIP/MV+ SOB) …(16)DOB＝fCOTHB∴fCO＝(DIP/MH+fCOTHB)fHO…(17)∴fCO＝ (fHODIP/MH)/(1 - THBfHO) …(18)＝fHODIP/｛MH(1-RHO)｝ …(19)
在此方面，fHO、SOB、RHO和THB是固定的常数。
在上述表达式中，如上所述，fHO约为100kHz，SOB约为50(参见表达式(11))，输出图象信号的水平消隐期比值RHO约为1/4(参见表达式(9))，且其水平消隐期TH约为2.5微秒。
应注意，在图4中，具有与组成元件56至59和组成元件60至63相类似的结构的脉冲延迟电路，分别被插入到位于数字存储装置和水平和垂直复位信号输入端之间的各信号线的中间的位置A和位置B，从而再现图象的位置能够被移动。
以上，对图4所示的本发明的基本实施例的扫描转换器单元的具体实施例进行了描述。以下，将描述基本实施例的显示单元的具体实施例。
图6显示了作为图1所示的基本实施例的显示单元的主要部分22的宽范围频率对应型垂直偏转电路的结构。
在此图中，端17、18和19与图1和4中所示的相同。标号70表示一个计数器，它计数输入水平脉冲信号并由输入垂直脉冲信号复位。从计数器70获得与扫描行数Y有关的输出信号。标号71表示一个坐标转换电路，它把与扫描行数Y有关的信号转换成世界坐标V。该世界坐标指的是与CRT上的再现图象坐标具有一一对应性的坐标。标号75表示用于消除第二级失真和第三级失真的电路装置，它构成了用于自动消除垂直S形失真的、作为本发明的主要部分的电路装置。标号78表示一个D/A转换器，标号79表示一个负反馈放大器，标号80表示一个垂直偏转线圈，且标号81表示一个用于检测垂直偏转电路的电阻。出现在电阻81上的电压被反馈到负反馈放大器79的倒相输入端。来自微处理器的总线端19的1/SOP、SOB、K2和K3，分别被输入到输入端72、73、36和77。
坐标转换电路装置71和失真消除电路装置75的输入/输出特性，以表达式(20)和(21)的形式显示。
V = 2 (Y-SCB) 1/(SOP) - 1 …(20)VO＝V+K2V2K3V3…(21)其中关系K3≈0.5(sinθV)2成立，其中θV代表垂直偏转角。
表达式(20)表示的特性以图7的曲线图的形式显示。如图7所示，坐标转换电路装置71将图象显示期的值Y(SOB至SOB+SOP)转换成世界坐标的值V(其范围从-1至+1)。屏幕的中心的位置对应于零值V。因此，借助执行与用于输出图象显示扫描行数和输出垂直扫描频率无关地进行的自动跟踪，再现图象的垂直幅度被保持固定。以上，进行了对坐标转换电路装置71的描述。在用于说明消除失真的表达式(21)中，常数K2是用于消除垂直非对称失真的因子，该失真是由于图1所示的偏转线圈23的线圈分布的分散性引起的。通常K2的值为零。在表达式(21)中，常数K3是用于消除S形失真的因子。以表达式(21)的形式表示的输入/输出特性用图8的实线行82显示。虚线82′代表当K3为零时的直线。实线和虚线之间在曲线的各个端点处的差别等于第三级失真的幅度K3。如表达式(21)所设定的，该值约等于sinθV的平方的0.5倍(θ是垂直偏转角)。因此，如果确定了所用的CRT的类型，K3的值将成为恒定的值。其结果，在组装调节过程中的调节工作将不再需要。另外，在先有技术中校正S形失真所需要的偏转线圈和用于校正S形失真的串联连接电容器也不再需要。因此，根据上述表达式(16)，即使垂直频率发生了直到比值1∶3或更大(60Hz比180Hz，或更大)的显著变化，S形失真总是被稳定地消除。在图6中，为了使描述方便，描述是在表达式(20)和(21)的计算分别被分配给电路71和75的情况下进行的。然而，也可以适当地设置程序，从而使这些计算由图4所示的上述微处理器54进行，而电路70、71和75被一起设置。以上对构成图1所示的本发明的基本实施例的显示单元的垂直偏转电路装置22的具体结构的例子进行了描述。
以上，实际上已经完成了对本发明的基本实施例的描述。在图1和4中，输入图象信号被显示为模拟信号的形式。然而，该输入图象信号也可以是数字信号。在此情况下，显然图4所示的A/D转换器34可被除去。另外，在图象信号输入由三基色信号R、G和B组成的情况下，显然可以附加上与两个信道对应的图象信号传输系统。另外，在图象信号的输入接口是数字型的情况下，显然，为了降低数字存储器36的所需位数，可以采用在计算机技术领域中众所周知的查寻表技术。在此方面，显然该查寻表的内容可在图象信号的垂直消隐期内从计算机信号源经过图象信号传输线而被传送到显示设备以进行报导。
图4和6的描述是在假定输入信号的扫描标准是基于非隔行形式。此时，显然对于基于隔行形式的输入信号，可进行采用具有频率2fH的脉冲信号而不是具有频率fH的输入脉冲信号的修正。
大多数计算机信号源的垂直消隐期比值的值(表达式(5)中的RVI)在4%+1%的范围内，从图4所示的计数器25的输出端获得了只与和(SIP+SIB)有关的信号。如果该和被乘以固定的值0.04，将获得SIB的近似值。其结果，SIP的近似值也将被确定。随后，显然通过利用该事实，根据表达式(16)可以设定输出垂直频率。
图9显示了适于应用到图4所示的电压控制振荡器28的一例的具体结构。一般地，借助高频电压控制振荡器，容易将振荡频率上限与下限之比设定为大约1.5，但却难于将该比值设定为等于或大于3的值。在图9所示的电压控制振荡器中，利用混频电路的频率相减功能，有效地促进了振荡频率的上限与下限的比值的增大。在图9中，标号83表示一个具有320MHz至450MHz的振荡频率f1的电压控制振荡器，标号84表示具有300MHz的固定振荡频率f2的固定振荡器，标号85表示一个混频电路，且标号86表示一个低通滤波器(LPF)，该低通滤波器传送具有等于或低于150MHz的频率的信号分量并阻止具有等于或大于300MHz的频率的信号分量。在混频电路85的输出中，出现具有频率为(f1+f2)和(f1-f2)的信号分量。由于LPF84阻止了具有频率(f1+f2)的信号分量，所以只有具有频率(f1-f2)的信号分量从其输出。频率(f1-f2)的上和下限分别为150MHz和120MHz，因此上限和下限的比值等于或大于3。因此，图9所示的电压控制振荡器可被用于图4所示的各电压控制振荡器28和43。
以上对图9和本发明的基本实施例进行了详细描述。
下面，结合图10描述本发明的一个修正实施例。图10所示的修正实施例是这样构成的，即对要输入到图4所示的A/D转换器34的取样时钟的相位进行自动设定。在图10中，在虚线37以外所示的组成元件与图4所示的相同。另一方面，在虚线37之内的组成元件构成了用于检测取样时钟的相移的电路装置。
在图10中，在各个节点120、121、122、123、124和125的波形用与图11的波形图中相同的标号表示(横坐标代表时基且T代表时钟fCI)。图11的波形120至123显示了取样时钟的正常的相位情况，而波形120′至125′显示了感兴趣的取样时钟领先正常取样时钟90度相位角的情况。以下结合图10和11进行描述。
标号98表示一个具有约1.5纳秒的延迟时间的倒相器，且标号99表示一个“异或”电路，从该“异或”电路的一个输出端产生出脉冲宽度为1.5纳秒的两倍的较高谐波脉冲信号(2fCI)。标号100、101和102分别表示取样和保持器，标号103和104分别表示差分放大器，标号107表示一个用于输出两个输入的平均值的电路，且标号109和110表示比较器，这些比较器的输出信号的各个电平取三个值(即+1、0和-1)之一。另外，标号111表示一个乘法器，标号112表示一个倒相器，标号113表示一个加法器，且标号114表示一个锁存器。在比较器110和109的输出端122和123，出现有具有图11所示的相应波形的信号。在取样时钟的相位正常的情况下，获得了波形122和123，且在感兴趣的取样时钟领先正常取样时钟90度相角的情况下，得到了波形122′和123′。
由于当取样时钟的相位正常时波形133的电平总是零，所以在下一级中的乘法器111的输出信号124的电平也是零。因此，加法器113的输出信号电平完全没有改变。
另一方面，在90度的相位领先情况下的波形123′的电平不为零。因此，在下一级中的乘法器111的输出124′具有图11所示的波形124′。其结果，由于锁存器114和加法器113都作为数字集成电路而运行，因而下一级的加法器113的输出的电平增大，如图11的波形图125′所示。现在，在图10中，随着加法器113的输出电平的增大，D/A转换器32的输出的电平增大，从而使电压控制延迟元件31的延迟时间减小。电压控制延迟元件31的输出脉冲信号必须与图4所示的相位检测器27的输入信号同相。因此，电压控制延迟元件31的输入信号的相位受到了控制，从而得以了相对延迟。即，由组成元件27、28和29组成的第一PLL的输出时钟信号的相位得到了控制，以补偿所取的90度的相位领先。即，取样时钟信号的相位以负反馈的方式得到了稳定。
因此，借助这种设置，能够实现取样时钟信号的相位的自动稳定。
如图10所示，设输入图象信号为P(t)且时钟周期为T，在节点122的信号近似与P(t)-P(t-T)即第一级差成正比。另外，在节点123的信号近似与0.5P(t)+0.5P(t-T)-P(t-0.5T)即第二级差成正比。其结果，通过用第二级差乘以第一级差，提供了上述相移检测装置的功能。
某些计算机信号源是这种类型的，即其中水平同步信号也通过用于传送图象信号的线路共同传送。对于这种类型的信号源，作为本检测装置的输入信号可采用水平同步信号，而不是图象信号。以上，对本实施例进行了描述。
图12显示了图6中所示的、本发明的可定标显示设备中的显示单元的垂直偏转电路装置的修正实施例的结构。在该图中，组成元件18、19、79、80和81与图6中所示的相同。标号130表示一个鉴频器，后者对输入的垂直同步脉冲信号进行鉴频，以从其输出端输出与垂直同步脉冲信号的频率成比例的DC电压。标号131表示一个模拟集成电路，它被设置在下一级中并由一个运算放大器、一个电阻器和一个电容器构成。因此，模拟集成电路131的输出变成为较低的电压，其较低的速度与输入的DC电压(即垂直频率)成比例。标号132表示一个模拟开关，它与积分电路的积分电容器相关联。模拟开关132只在当输入的垂直同步信号处于电平“H”时关闭，并在其他的时间里打开。其结果，从积分电路131的输出端获得了降低的锯齿波信号，该信号与垂直同步信号同步。该降低的锯齿波信号随后被输入到负反馈放大器79的非倒相输入端。负反馈放大器79的输出端与用于检测通过垂直偏转线圈80的电流的电阻81相连。另外，标号135表示一个加法器，标号136表示一个用于接收与常数KO有关的信号的输入端，标号137表示一个平方电路，标号138表示一个乘法电路，标号139表示一个用于接收与常数K2有关的信号的输入端，标号140表示一个用于产生S形失真校正波形的电路，标号141表示一个乘法电路，标号142表示一个用于接收与常数K3有关的输入端，标号143表示一个具有三个D/A转换器的组合块，且示号136′、139′和142′表示该D/A转换器组合块的三个输出信号。在此方面，输出信号136′、139′和142′分别被提供到端136、139和142。平方电路137和S形失真校正波形发生电路140的详细结构将在下面详细描述。
在电流检测电阻81上产生的输出电压V与同KO、K2V2和K3(V2-V2M)V有关的信号一起被输入到加法器135，后者的输出端与负反馈放大器79的倒相输入端相连。借助负反馈放大器79的功能，流过垂直偏转线圈80的电流变得与其他电流成比例，该其他电流是通过从具有锯齿波形的输入信号减去KO、K2V2和K3(V2-V2M)V而获得的。
因此，该电流具有锯齿波形，它近似与输入到端18的垂直同步脉冲信号的频率成比例，并具有较低的梯度，并且取决于K0、K2和K3。与K0、K2和K3的值有关的信号被从总线信号输入端19输入并被如此地设置，以分别校正再现图象的位置、二级失真、和S形失真。因此，S形失真与垂直频率独立地得到了校正。
图13显示了平方电路137和S形失真校正波形发生电路140的具体结构。
图14显示了与图13有关的波形。即在图13中的节点147、148、149和150处的波形与图14的波形147′、148′、149′和150′相对应，且横坐标被作为时基。图13的输入节点147与在电流检测电阻81上产生的输出电压相对应，在该图中，示号144和145表示乘法器，且组成元件138、139、141和142与结合图12所描述的那些相同。标号146表示一个箝位电路，它由一个DC阻隔电容器、一个放电电阻和一个箝位二极管组成。分别具有垂直同步锯齿波形的各信号(在图14中用标号147′表示)分别被输入到乘法器144的两个输入端，具有抛物线波形的信号(在图14用标号148′表示)被从乘法器144的输出端输出。即乘法器145起着平方电路的作用。乘法器145的输出信号受到由箝位电路146引起的电平移动，以作为具有图14所示的波形149′而输出。具有波形149′的信号与乘法器145中具有锯齿波形147′的信号相乘，以产生具有S形失真校正波形-即波形150′的信号。以上，描述了图13和14。另外，以上还描述了图12。
图15显示了适用于本发明的水平偏转输出电路的结构。在该图中，组成元件1、2、3、4、5和7与结合图2所描述的先有技术中的相同。标号8′表示用于校正水平S形失真的固定电容器。虽然在先有技术中，这种电容器的电容值需要得到切换以与水平频率的平方成反比，但在本发明中该固定电容值是可用的。标号6′表示一个可变电源，其可变范围与先有技术中的情况相比可被降低得非常窄(约10%)。端151与图6所示的电路71的输出端相连。在该端151，获得了锯齿波形状的数字电压，该电压与再现图象的垂直位置具有一一对应关系。标号152表示一个平方计算电路，且标号152′表示一个D/A转换器，从后者的输出端获得一个抛物线波形信号。标号153表示一个倒相器，从其输出端获得具有负极性的垂直同步抛物线波形信号。电源6′的电压受到该抛物线波形信号的调制。其调制因数被设定约为sinθV平方的0.5倍(θV是垂直偏转角)。以上描述了图15。
在图1和4中显示了本发明的基本实施例，用于从外部接收有关信号的总线输入端被作为端13。然而，该端可以与计算机信号源的总线端相连，其结果，该显示设备能够从计算机的键盘得到控制。即，与扫描行数有关的数据和与点数有关的数据均能够相对于上左侧对角的开始点和下右侧对角的结束点而从上述的该端得到提供。根据这些数据，与扫描转换器单元的扫描行总数(SO)有关的信号和与其每个水平周期的象元的总数(DO)有关的信号，都经过结合图4描述的端55而被提供到端47、48、52和53。
计算机信号源等在与本发明的显示设备相结合而使用时，其垂直频率不一定要被设置成先有技术的值(60至80Hz)。相反，建议在保持信号源的水平频率固定的同时降低垂直频率。例如，与运动图象有关并将以500扫描行进行显示的信号被以32kHz的水平频率和60Hz的垂直频率进行传送，与静止图象有关并将要以1，000扫描行显示的信号被以32kHz的水平频率和30Hz的垂直频率进行传送，且与超高清晰度静止图象有关并要以1，500扫描行进行显示的信号被以32kHz的水平频率和20H的垂直频率传送。本发明的该显示设备以100kHz的水平偏转频率和分别约180Hz、90Hz和60Hz的垂直偏转频率在其屏幕上显示这些信号。该计算机信号源以这样的形式与显示设备相连，即使得能够减少从连接传输线辐射到空中的高频无线电波干扰。另外，还能够降低传送计算机侧的图象的工作量，并可以将这种能力应用到更有效的领域。
图16显示了用于加速垂直回扫线的预升压回扫电路和负反馈放大器79的输出单元的具体而详细的结构，它们被用在图6所示的本发明的垂直偏转电路中。
在该图中，组成元件79、80和81与图6所示的相同。标号160表示负反馈放大器79的一个输入单元的前置放大器单元，且标号161表示一个输出推挽放大器单元。标号162表示一个用于回扫谐振的电容器。另外，标号70′、71′、75′和78′表示基本上与图6所示的单元70、71、75和78相对应的波形发生单元。其输出波形163对应于图17所示并用实线表示的波形163。在图17中，横坐标t表示时间，且纵坐标轴代表电压。虚线表示的波形164显示了出现在电流检测电阻81上的输出电压。在图17中，从t0至t2的时间为垂直消隐期，且从t2至t3的时间为垂直扫描时间。在从t0至t1的时间内，波形163的电压约为-1.4V。该电压是从波形发生单元产生的，以提供垂直回扫线预升压。由于这种波形的产生可借助数字电路技术而容易地实现，所以为了简化而没有显示其电路的详细结构。如图17所示，借助负反馈放大器79的负反馈功能，流过垂直偏转线圈的电流和在检测电阻上产生的输出电压164的波形都是按照着波形163的。下面，将详细描述其运行。时间点t＝0对应于垂直同步信号的前沿。此时，相对于波形163和164而言，电压是-1V且垂直偏转电流为-0.5A。在从t0至t1的时间区的第二半中，该垂直偏转电流为-0.57A。
图18中显示了垂直偏转电流与显示单元的屏幕上的位置之间的关系。在图18中，标号165表示一个屏幕帧。0.5A的电流对应于屏幕的上部，0A的电流对应于屏幕的中心部分，-0.5A的电流对应于屏幕的下部分，且-0.57A的电流对应于该屏幕帧的下部分的外侧。刚好在时间t1过去之后，垂直回扫开始。从t1至t2的时间区对应于回扫时间。在此方面，对于从t1至t2的时间区的第一半，在其间，垂直偏转线圈80与谐振电容器162进行约0.3毫秒的半周期谐振，电流从线圈80流入电容器162;且在该时间区的第二半中，电流沿着相反的方向流动，即从电容器162流入线圈80。由于线圈80的损耗，在时刻t1的电流I1(-0.57A)随着时间的过去而在时刻t2降低了约13%，从而成为电流I2(0.5A)。从t2至t3的时间对应于垂直扫描时间，且在这段时间中，偏转电流从0.5A降低到-0.5A。该衰减量(13%)在利用该共振电路的Q值的情况下由0.5π/Q给出。以上描述了工作过程。
上述结构的关键在于，在垂直消隐期的第一半(从t0至t1)中进行了预升压偏转，以将电子束向下发射并发射到屏幕帧的外侧，从而在其第二半(从t1至t2)中，只借助线圈80和电容器162之间的回扫谐振来实现垂直回扫线偏转。本结构的优点是不需要先有技术所要求的用于激励垂直回扫线的高压专用电源。这里，对图16进行了描述。
图19显示了图18的一种修正的结构。图18和图19的不同点在于在图18中输出推挽放大器161需要正和负电源，而在图19中只需要正电源。因此，在图19中，还设置了一个DC阻隔电容器170。标号171表示一个用来促进负反馈环的DC工作点的稳定性的电阻。
在描述了图19所示的修正之后，下面将结合图20描述一个图象放大电路(包括图1所示的图象信号放大器20及其外围电路)，该电路被优选在本发明中。
在图20中，标号180表示一个输入数字图象信号，它与图4显示的并-串转换器37相对应，标号181表示一个数字开关;标号38′表示一个D/A转换器;标号182表示一个减法器;标号183表示一个加法器;标号20′表示一个图象信号放大器;标号184表示一个阴极电流检测器;标号15表示一个CRT;标号185表示一个与阴极电流成比例的输出电压;且186表示一个低通滤波器，从其输出端获得与平均阴极电流成比例的电压。标号187表示一个阈值电路，它只当平均阴极电流超过约为1A的最大值时产生输出信号。标号188表示一个倒相放大器，标号189表示一个取样和保持电路，标号190表示一个利用运算放大作用的积分电路，标号191表示一个单稳态多谐振荡器，标号192表示一个垂直同步信号，且标号193表示单稳态多谐振荡器191的输出脉冲信号。另外，标号194表示一个数字乘法器，标号195表示一个用于接收与图象信号的最大值(PM)有关的信号的输入端，且标号196表示用于接收与一个常数有关的信号的输入端-该常数被用来校正CRT 15的发光效率的分散(the dispersion of the luminous efficiency)。在此方面，虽然端195和196与图1和6所示的总线端19相连，其间的连接在这里被省略了，以简化描述。标号197表示一个衰减器，且标号198表示一个高通滤波器。现在，对图20的图象放大电路的结构进行了描述，且下面将结合其运行进行描述。
图21所示的波形192′和193′与单稳态多谐振荡器191的垂直同步信号192和输出脉冲信号193相对应。如图21所示，与输出脉冲信号193对应的波形193′只在从离垂直同步信号的前沿0.7tl的时刻至时刻tl的时间区中处于电平“H”，且在其他时间中处于电平“L”。在这段时间中，如图17所示，垂直偏转电流为大约-0.57A，因此，使电子束的位置向下并到达屏幕帧的外侧。在图22中，标号165表示一个屏幕帧，且标号199表示基准幅度信号的图象，该图象得到显示以使其位置向下并位于屏幕帧的外侧。
该基准幅度信号从图20所示的乘法器194经数字开关181被提供到图象放大电路。在波形193′处于电平“H”/“L”的时间里，数字开关181与下侧/上侧相连。该基准幅度信号经组成元件38′、182、183、20′、184和185而被提供到取样和保持电路189。脉冲信号193被提供到取样和保持电路189，后者输出与对应于该基准幅度信号的阴极电流成比例的电压信号。在该电压的幅度太大的情况下，在下一级的积分电路190的输出电平逐渐降低。这个降低的电压被加到D/A转换器38′的增益控制端，以衰减来自该D/A转换器38′的输出图象信号的幅度。因此，执行了负反馈操作，以防止与基准幅度信号对应的阴极电流过大。
减法器182和衰减器197都是用于对伴随上述D/A转换器的增益控制的黑电平的波动进行校正。
因此，根据这种结构，即使在每一种输入图象信号源的情况下，都提供了不同的最大幅度，各个值被输入到端195，从而使与基准幅度信号对应的阴极电流能够保持固定。其结果，是可以防止再现图象的基准亮度的起伏。
当阴极电流的平均值超过了阈值(在本例中约为1mA)时，阈值电路187的输出信号的电平增高，且下一级中的倒相放大器188输出信号的电平降低。倒相放大器188的一个输出信号被输入到积分电路190，从而“缓慢地”降低D/A转换器38′的增益。倒相放大器188的其他输出信号经过高通滤波器198而被加到加法器183上，从而“迅速地”降低图象信号的电位。因此，防止了阴极电流的平均值变得过大。其结果，防止了高压电路的过载。
虽然在图20中显示了本发明的显示设备被应用到一种单色显示器的情况，显然本发明的显示设备也能够方便地被应用于彩色显示器。在本发明的显示设备被用于彩色显示器的情况下，送至低通滤波器186的输入最好是用于R、G和B的阴极电流的总和。
在用于彩色显示器的情况下提供了这样的优点，即与将被输入到端196的用于三基色的各个数字常数值有关的信号的电平被按比例地增大/减小，从而使图象亮度能够按比例地减小/增大，并保持三基色之间的亮度比即颜色再现真实性。
虽然在先有技术中难于在使三基色的增益比保持固定的同时成比例地增大/减小增益，但如上所述，在本发明中这是容易做到的。
以上对图20的本发明的图象放大电路进行了描述。
作为图4所示的本发明的基本实施例的扫描转换器单元的修正的一个例子，当输入信号的水平频率在单个输出水平频率的附近的情况下，可以用将要被输入到端11的水平同步信号代替至相位检测器42即脉冲发生器41的图象信号源。在此情况下，自然可以不需要输出垂直频率转换装置和垂直消隐期比值转换装置。
图23显示了上述修正的结构。在图23中，只显示了修正的部分，在该图中，组成元件11、27、41和42与图4中所示的相同。标号200表示一个输入水平频率鉴频电路。当在该输入水平频率鉴频电路中输入水平频率高并接近HO时，该电路的输出信号的电平也是“H”。另一方面，当该输入水平频率低于HO时，该输出信号变成“L”。标号201表示一个开关，借助该开关根据“H”/“L”的电平来选择至相位检测器42的输入。现在完成了对图23所示的修正的描述。
图24显示了另一修正实施例的结构。图4所示的本发明基本实施例是这样构成的，即图象信号10、水平同步信号11和垂直同步信号12是分别输入的。然而，在某些类型的图象信号源中，采用了所谓的同步图象形式(sync-on-pictureformat)，其中水平和垂直同步信号被与图象信号重叠地提供。图24显示了一种修正的结构，它是通过对图4的结构进行部分修正以适应这种情况而获得的。
在该图中，组成元件10、11、12、34、27、28、29和31与图4所示的相同。标号202表示一个众所周知的同步分离电路，且标号203表示一个低通滤波器，从后者输出垂直同步信号12。标号204表示一个相位检测器，标号205表示一个电压控制振荡器，且标号206表示一个单稳态多谐振荡器。在此方面，组成元件204、205和206组成了垂直PLL。标号207表示一个单稳态多谐振荡器，标号208和208′表示“与”门，标号208″表示一个倒相器，标号209表示一种置位-复位触发器，且标号210表示一个开关。
下面根据图25的波形图描述图24的修正实施例的操作。在图25中，标号211表示至端10的图象信号输入，标号212表示显示在屏幕的下端的图象信号，标号213表示一个水平同步脉冲异常间隔，且标号214表示一个垂直同步脉冲间隔。另外，标号215表示同步分离电路202的输出信号，标号216表示LPF203的输出信号，标号217表示单稳态多谐振荡器206的输出信号，且标号218表示单稳态多谐振荡器206的输入信号。单稳态多谐振荡器206的输出脉冲信号的宽度T1被设定得比输入水平同步脉冲信号的异常间隔213宽。标号219表示单稳态多谐振荡器207的输出信号，其脉冲宽度T2被设定得比间隔213和214的和宽。标号220表示电压控制延迟元件31的输出信号，且标号221表示SR触发器209的输出信号-其脉冲宽度T3的定时比脉冲宽度T2的定时略微有所延迟。其原因是由于“与”门208和208′的作用，SR触发器209的复位定时被延迟了。其结果，是能够使开关210的切换定时接近波形222的下降点。即开关210能够在避免了相位检测器27的检测侧边缘定时的情况下进行切换。开关210只在脉冲宽度T3的时间间隔中与下侧相连，并在其他的时间间隔里与上侧相连。因此，从开关210的输出端，获得了其中定时得到安排的水平脉冲222。如从上述描述能够理解的那样，通过采用图24所示的结构，本发明还能适应具有同步图象形式的图象信号。
图26显示了一个水平动态聚焦电路的结构，该电路适用于本发明。在该图中，组成元件1、2、3、4、6′、7、8′和15所示的相同。标号223表示一个具有约1∶20的匝数比的聚焦变压器。标号224表示CRT15的聚焦电极，且标号225表示一个可控电源。组成元件18和130与图12所示的相同。下面将描述图26的水平动态聚焦电路的运行。在聚焦变压器223的输入端，产生了具有约40Vpp的抛物线波形信号。在聚焦变压器223的输出端，该抛物线波形信号具有约800Vpp，它是约40Vpp的匝数比倍数。该电压被加到聚焦电极224以改善再现图象的聚焦一致性。可控电源22提供固定聚焦电压。该电压由与垂直频率成比例的电压(即鉴频器130的输出)控制。更具体地，该电压以这样的方式受到控制，即在约60Hz的垂直频率提供了最好的聚焦状态，且随着垂直频率的增大，再现图象偏离聚焦。在本发明中，如上所述，垂直频率高意味着扫描行数少。在扫描行数少的情况下，在最佳聚焦状态下，在荫罩板和CRT的扫描行结构之间出现了所谓的莫尔干涉。通过使再现图象偏离聚焦，可以消除这种莫尔干涉。以上对图26进行了描述。另外，根据本结构，由于能够从可变电源6′经过聚焦变压器223的初级提供电源电流，可以除去先有技术所要求的扼流线圈5。
本发明的显示设备的图象信号输入接口可以经过光纤。在图27中显示了在此情况下最好采用的一种输入电路。在该图中，组成元件34、202和210与图24所示的相同。标号10′表示一个用于接收光图象信号的输入端，且标号226表示众所周知的光电转换电路-其增益由节点226′处的电压控制。另外，标号227表示一个加法器，标号228表示一个单稳态多谐振荡器，标号229表示一个取样和保持电路，标号230表示一个开关，标号231表示一个积分电路，标号232表示一个用于检测基准信号的幅度的电路，标号233表示一个积分电路，且标号234表示一个用于设定基准信号的幅度的目标值(例如1VDC)的电压电源。
下面结合图28的波形图描述图27所示的输入电路的运行。在图28中，标号235表示加法器227的输出信号的波形，且标号236表示具有最大幅度的基准信号-该基准信号在诸如计算机的图象信号源中被事先插入到水平前沿中。标号237表示一个图象信号部分，标号238表示一个水平同步信号部分，标号239表示一个后沿部分，且标号240表示基准信号的幅度。另外，标号241表示同步分离电路202的输出信号的波形图，且标号242表示单稳态多谐振荡器228的输出信号-其脉冲宽度被设定得比后沿部分239的宽度窄。因此，从取样和保持电路230的输出端，检测到在复合图象信号中的后沿部分的电压(黑电平电压)。在该黑电平电压过份地小于/大于0V的情况下，积分电路231的输出电压被逐渐减小/增大。因此，在加法器227的输出端处的黑电平电压的过高状态/过低状态得到了校正，且其结果是，黑电平电压被保持在0V。从检测电路232的输出端检测到由标号240表示的基准信号幅度。在基准信号幅度过份地大于/小于目标值234的情况下，积分电路233的输出电压被逐渐减小/增大。其结果，转换电路226的增益得到减小/增大。因此，基准信号幅度的过大状态/过小状态得到了适当的校正，从而使基准信号幅度符合目标值。
作为图27所示的结构的效果，提供了这样的优点，即不仅能够吸收和适当校正光电转换电路的、下一级中的图象放大电路的、和CRT的特性的波动，而且能够吸收并适当校正在图象信号源侧的波动。其原因是上述基准幅度信号一般是以图象信号源的计算机中的数字的形式产生的，且这些数字因而与温度等等无关。
相反，可以这样进行应用，从而使在上述结构中，被插入到前沿部分中的基准幅度信号的幅度被有意地得到增大/减小，从而自动减小/增大光电转换电路的增益，从而减小/增大再现图象的亮度。
本发明可被应用到接收根据HDTV系统和EDTV系统(这些系统已在日本得到了开发)的广播的电视接收机中，并可被用于其他已有的电视系统。HDTV系统、EDTV系统和已有的系统的水平扫描频率分别为约34kHz、32kHz和16kHz。因此，为了将本发明应用于这些系统，可以把本发明的显示器的水平偏转频率统一为约34kHz。
根据上述实施例，能够在一个CRT显示设备的屏幕上再现具有频率比值超过3∶1的宽水平频率范围的、来自各种信号源的图象信号。
在此方面，由于能够采用单一的水平偏转频率，所以不需要先有技术的多扫描式显示器所要求的用于校正水平S形失真的电容器。其结果，是能够改善可靠性。
另外，水平偏转输出电路的水平消隐期比值能够被增大到约1/5或更大，而有技术中则为约1/6。因此，水平输出晶体管的击穿电压能够降低约20%或更多。另外，开关损耗可降低40%或更多。其结果，是可以实现消耗功率的降低和可靠性的改善。
另外，该垂直偏转电路是按与输入图象信号的扫描行数成比例的垂直频率工作的，从而能够防止图象源的非常精细的文字的字体根的消失。借助该垂直偏转电路，根据与图象屏幕上的垂直位置大体具有一一对应关系的信号的立方分量，校正了垂直S形失真。因此，总是能够再现具有优异线性特性的图象。
另外，根据对垂直偏转频率的增大或减小的控制，再现图象能够沿着垂直方向基本上成比例地放大或缩小。在将本发明应用到CRT投影式显示器的情况下，增大垂直偏转频率能够改善光源的照明效率。因此，可以提供更亮和更美观的图象。
因此，根据本发明，一种显示设备能够被应用到各种场合。因此，本发明将会在工业上有很大的贡献。
下面将描述根据本发明的相位同步电路的最佳实施例，它具有优异的噪声抑制性能并具有高速牵引特性。
图29是框图，显示了其中本实施例的相位同步电路被应用到图79所示的CRT显示器的水平相位同步电路时的情况。在图29中，被虚线262所包围的部分是本发明的重要部分，且其余的大多数部分已经结合图24进行了描述。
在图29中，标号10表示一个用于接收复合图象信号的输入端，标号202表示一个同步分离电路，标号203表示一个低通滤波器，标号250表示一个比较器-从其输出端获得垂直同步信号，标号252表示一个倒相器，且标号253表示一个开关-它用于当比较器的输出处于电平“L”(即当在垂直同步信号时间间隔中)时与下侧相连，并在其余的时间间隔中时与上侧相连。标号254表示一个“与”门，且标号27表示一个三态输出数字相位检测器。在此方面，如众所周知的，这三个状态是“H”、释放和“L”。标号251表示一个环滤波器。后面将结合图31描述环滤波器251的一个详细例子。标号28表示一个电压控制振荡器(以下简单地称为VCO)，标号29表示一个计数器，且标号256、258和260表示单稳态多谐振荡器。标号262′表示选通装置，它是本发明的重要部分并且它只允许包括输入同步信号的检测沿的定时的时间间隔通过。组成元件27、251、28、29、256和258组成了众所周知的水平相位同步电路(PLL)。
下面将结合图30的波形图描述图29所示的电路的运行。在图30中带有标志“′”的各个波形的标号，与图29中带有相应标号的块的输出部分的波形相对应。
在图30中，标号323表示一个图象信号部分，标号324和325表示干扰噪声，标号326、327、328、329、330和331表示水平同步信号部分，且标号332表示垂直同步信号部分。
根据开关253的功能，波形253′在时间间隔326中与波形258′相重合(在该时间间隔326中，如波形250′所示的垂直同步信号处于电平“L”)并在其余的时间间隔中与波形252′相重合。具有波形253′的信号与干扰噪声324′和325′以及时间间隔干扰噪声332′相混合。这些噪声被乘上“与”门254中的具有波形260′的信号，从而产生具有波形254′的信号。在波形254′中，这些噪声等被消除了。
单稳态多谐振荡器256的脉冲宽度(t1)被设定成约为水平周期(TH)的5%的值。单稳态多谐振荡器260的脉冲宽度(t2)被设定成约为脉冲宽度t1的两倍宽的值。如图30所示，具有单稳态多谐振荡器256的脉冲宽度t1的该脉冲信号的前沿，与具有单稳态多谐振荡器26的脉冲宽度t2的脉冲信号的前沿相重合。另一方面，具有单稳态多谐振荡器256的脉冲宽度t1的脉冲信号的后沿与单稳态多谐振荡器258的脉冲信号的前沿334相重合，并且还与处于相位同步状态(在锁定之后)的输入同步信号的检测沿的定时333相重合。与该定时有关的时间点正好位于脉冲宽度t2的中心。如上所述，这一事实是由于脉冲宽度t2约为脉冲宽度t1的两倍宽。现在结束了对本实施例的描述。
下面，在图31中显示了本发明的另一实施例的结构。图31只显示了与图29所示的电路的结构不同的附加部分。然而组成元件254、27、28、29、256、258和260与图29中的相同。
在该图中，标号355、349和342分别表示一个失锁检测装置、一个环增益切换电路装置、和一个选通功能切换电路装置，这些装置是本发明的主要部分。在该具体例子中，环增益切换电路349由一个开关构成，且选通功能切换电路342由一个“或”门构成。
标号344表示一个运算放大器，标号345、347和348分别表示电阻器，标号346表示一个电容器，且标号349表示一个开关-该开关只当控制输入端354处于电平“H”时与“ON”侧连接，而在其余时间里被释放。PLL的环增益G1(P)由表达式(22)至(25)给出。
G l ( P ) =μ2 π·R2+1p C2R1·2 π βp…( 22 )=1 + τ2P( τOP )2… ( 23 )]]> ，and P≡jw＝j2πf，and τ2≡C2R2…(25)在表达式(22)中，μ表示相位检测器27的输出电压为±μ。β表示VCO28和计数器29的频率控制灵敏度为βHz/V。在本例中，μ的值是1，且β的值是20kHz/V。P代表复数角频率，ω代表角频率，且f代表频率。R1和R2的电阻值的C2的电容值在图31中显示。
在图31中，标号350和352表示低通滤波器-其每一个只通过具有1微秒或更长的脉冲宽度的脉冲信号，标号351表示一个倒相器，且标号353表示一个用于检测和保持最大值的电路。保持部分的时间常数被设定为约0.2秒。下面将结合图32中所示的波形图来描述组成元件350至354的运行。在该图中，标号27′、355′和354′分别表示在相位检测器27、电路353和比较器354的输出端处的信号的波形。标号343表示比较器354的阈值电位。
将最大值检测和保持电路的保持时间选定为约0.2秒的原因由将在下面描述的表达式(27)说明。现在结束了对图32所示的波形图的描述。
具有图32所示的波形354′的信号被加到图31的组成元件342和349上。在波形254′处于电平“H”的时间里，“或”门342的输出信号总是被保持在“H”电平。因此，用于阻止噪声的“与”门254的选通功能在这段时间里被阻止。
下面将结合图33和34所示的波形图进行描述。在这些图中，标号254′、258′、27′和354′表示在图31的组成元件254、258、27和354的输出端处的信号的波形。图33和34显示了其中单稳态多谐振荡器的输出脉冲信号的重复频率(PLL的输出频率)过份地低于/高于输入水平同步信号的具体情况。根据众所周知的三态输出数字相位检测器27的性质，获得了图33和34所示的输出波形27′。因此，从图31所示的失锁检测器355的输出端，获得了具有波形354′的输出信号。
在具有波形354′的信号被保持在“H”电平的时间里，开关349被连接到“ON”一侧，且相位同步电路的环增益被增大了两倍或更多(在图31的数值例子中约为10倍)。该相位同步电路的频率牵引时间由表达式(26)给出，因为角频率改变的速度在表达式(23)中由1/π0表示。
T =2 π △ fτ20～4 π △ fτ20… ( 26 )]]>其中△f表示初始频率差，即输入水平同步信号的重复频率与PLL输出的初始频率之差。
本实施例是基于这样的假定，即水平频率处于40kHz至200kHz的范围内。因此，它们之间的最大差值约是160kHz。即△f的最大值约是160kHz。将这一条件代入表达式(26)中，从而获得了以下的表示。
△f＝160kHz 如从上述表达式能够理解的，在图31中不采用用于环增益切换装置的开关349和失锁检测装置355的情况下，对于相位同步电路的牵引时间，需要约1秒至约2秒的长时间。借助开关349和失锁检测器355的作用，该时刻能够被缩短约1/10倍。图31的最大值检测和保持电路353的时间常数得到适当设定，以与由此被缩短了0.2秒的牵引时间基本上重合。
图35是曲线图，显示了环增益的频率特性。在此图中，曲线356对应于开关349被关断的状态，即在牵引操作结束之后的稳定状态。曲线357对应于开关349被接通的状态，即正在执行牵引操作的状态。如从图35可见，在该稳定状态，相位同步电路(PLL)的截止频率(约220Hz)是一个低频。一般地，如果该截止频率被近似与其平方根成正比地降低，就能够降低输出噪声的幅度。因此，能够使稳定操作状态中的噪声阻止特性保持为优异。另一方面，在牵引操作状态，PLL的截止频率(2.2kHz)是一个高频率。在此状态下，噪声阻止特性或噪声抑制性能是低劣的。然而，如已经描述的，可以缩短该牵引时间。现在结束了对图35的描述。
在图29中，假定输入了其中同步信号与图象信号相组合的复合图象信号。然而，在另一个应用领域中，图象信号输入、水平同步信号输入和垂直同步信号输入分别通过单独的电缆提供。在此情况下，显然不再需要同步分离电路202、开关253、“与”门电路254和342、以及单稳态多谐振荡器256、248和260。
图36显示了失锁检测装置355的一个修正装置355′的结构。在该图中，组成元件27、350、351和352与图31中所示的相同。
标号358表示一个用于检测最大值的电路，且标号359表示一个单稳态多谐振荡器。在此，单稳态多谐振荡器359的具有“H”电平的输出脉冲信号的宽度被设定得比上述频率牵引时间宽。因此，如从图30可见，块355′具有与上述块55基本相同的功能。至此结束了对图36的描述。
图37显示了失锁检测器的另一修正装置355″的结构。在该图中，相位检测器27、输出信号254′、27′和258′、组成元件351、358和359、和输出信号354′都与图31和36中所示的相同。在该图中，标号360表示一个“或非”门，标号360′包括该“或非”门360的输出信号，标号361表示一个“与”门，且标号361′表示该“与”门361的输出信号。相应部分的波形在图38中显示。在该图中，时间间隔362是一个正常时间间隔。如从该图中可见，从失锁检测器355″的输出端能够输出失锁检测脉冲信号354′。至此完成了对图37和38的描述。
至此已经完成了对本发明的最佳实施例的描述。
根据本发明的一个最佳实施例，可以改善相位同步电路的噪声抑制性能。根据本发明的另一最佳实施例，可以在相位同步电路的稳定状态下改善噪声抑制性能，并还可以促进牵引时间的缩短。更具体地说，该牵引时间能够从先有技术中的约1至2秒缩短至约0.2秒。因此，在信号源的水平频率被加以切换的情况下，当可以显著地减少图象受到干扰的时间。
权利要求
1.一种可定标CRT显示设备，其特征在于包括一个扫描转换器单元；和一个显示单元，所述扫描转换器单元包括数字存储装置、输出水平频率一致化装置、水平消隐期比值转换装置、输出垂直频率转换装置和垂直消隐期比值转换装置；所述显示单元包括至少一个水平偏转电路、一个垂直偏转电路和一个图象放大电路，所述垂直偏转电路包括用于与垂直偏转频率无关地校正垂直S形失真的垂直S形失真校正装置，其中所述扫描转换器单元根据由一个第一相位同步电路产生并能够与输入图象信号的水平频率同步的取样时钟信号把该输入图象信号写入所述数字存储装置，且所述输出水平频率一致化装置由具有近似固定的输出水平频率的第二相位同步电路组成，并根据由所述第二相位同步电路产生的时钟信号从所述数字存储装置读出所需的输出图象信号；所述水平消隐期比值转换装置把水平消隐期里输出图象信号的象元数与每个水平周期中的象元总数的比值限制在1/5至1/3的范围内，且因此所述第二位同步电路这样进行运行，即使得所述第二相位同步电路产生的时钟频率成为与输出水平频率和象元的总数的乘积相等；所述输出垂直频率转换装置输出具有一个垂直频率的信号，从而使该输出垂直频率基本上与输出扫描行的总数成反比；所述垂直消隐期比值转换装置限制垂直消隐期里输出图象信号的扫描行数，以使输出图象信号的垂直消隐期成为近似固定；且所述垂直S形失真校正装置根据一个与在图象屏幕上的垂直位置有近似的一一对应关系的信号的幅度的立方分量，来校正垂直偏转的线性。
2.根据权利要求1的可定标CRT显示装置，其特征在于，所述第一和第二相位同步电路两者中的至少一个包括一个固定频率振荡器、一个电压受控可变频率振荡器、一个混频电路、一个低通滤波器、一个计数器电路和一个相位检测器;其中所述混频电路和所述低通滤波器输出一个与所述固定和可变频率振荡器的振荡频率之差有关的信号，所述计数器电路计数该频率差，且所述相位检测器检测并比较送至所述至少一个相位同步电路的输入信号的频率和所述计数器电路的输出信号的频率，且根据其输出，所述电压受控可变频率振荡器得到控制;且其中所述电压受控可变频率振荡器的振荡频率的最大值与最小值之比等于或小1.5，且该频率差的最大值与最小值之比等于或大于3。
3.根据权利要求1的可定标CRT显示装置，其特征在于进一步包括用于检测取样时钟信号的相移的装置，其中所述检测装置由用于检测输入图象信号或输入水平同步信号的第一级差的电路、用于检测其第二级差的电路、、和用于用第二级差乘第一级差的乘法电路组成。
4.根据权利要求1的可定标CRT显示装置，其特征在于进一步包括微处理器装置，其中借助所述微处理器装置的运行，输出扫描行总数的值得到改变，与其相对应地，借助所述输出垂直频率转换装置的运行，输出垂直频率得到改变，且与其相对应地，再现图象的垂直放大比得到了改变。
5.根据权利要求1的可定标CRT显示装置，其特征在于进一步包括一个平方电路装置，其中借助所述平方电路装置的运行，根据具有近似与再现图象的垂直位置一一对应关系的信号电压的平方分量，所述水平偏转电路的电源电压得到调节，从而校正枕形失真。
6.一种CRT显示装置，其特征在于包括一个具有负反馈放大器装置和与一个垂直偏转线圈谐振的谐振电容装置的垂直偏转输出电路，其中通过所述负反馈放大器装置的运行，在垂直消隐期的第一半中，进行预升压偏转以使电子束向下和屏幕帧的外侧发射，且在该垂直消隐期的第二半中借助所述垂直偏转线圈和所述谐振电容器之间的回扫谐振进行垂直回扫线偏转。
7.根据权利要求6的CRT显示装置，其特征在于进一步包括用于在垂直消隐期的第一半中把一个基准幅度信号插入到图象信号中的基准幅度信号插入装置，和用于将对应于该基准幅度信号的CRT阴极电流的幅度保持在一个固定值的负反馈电路。
8.一种CRT显示装置，其特征在于包括基准幅度信号插入装置，用于在作为垂直消隐期的一部分的偏转期间以外的屏幕帧中把一个基准幅度信号插入到图象信号中;以及，一个基准信号幅度设定装置，用于设定该基准幅度信号，以使其幅度与输入数字图象信号的最大值成比例，其中所述设定装置由用于以CRT中所用光源的发光效率常数乘输入图象信号最大值的乘法器构成。
9.根据权利要求1的可定标CRT显示装置，其特征在于进一步包括用于在输入水平频率足够高并接近输出水平频率的情况下把输出单一水平频率切换到输入水平频率的切换装置。
10.根据权利要求1的可定标CRT显示装置，其特征在于进一步包括用于使重叠在输入图象信号上的水平和垂直同步信号彼此分离的同步分离电路、用于至少在水平同步信号异常间隔中用所述第一相位同步电路的输出水平脉冲信号取代输入到所述第一相位同步电路的输入水平同步信号的切换装置、和用于在所述切换装置的切换定时中避开所述第一相位同步电路的相位检测器的相位检测侧沿定时的装置。
11.一种相位同步电路，其特征在于包括一个固定频率振荡器;一个电压受控可变频率振荡器;一个混频电路;一个低通滤波器;一个计数器电路;以及，一个相位检测器，其中所述混频电路和所述低通滤波器输出与所述固定和可变频率振荡器的振荡频率之差有关的信号，所述计数器电路计数该频率差，且所述相位检测器检测并比较所述相位同步电路的输入信号的频率和所述计数器电路的输出信号的频率，且根据其输出，所述电压受控可变频率振荡器得到控制;且其中所述电压受控可变频率振荡器的振荡频率的最大值与最小值的比值等于或小于1.5，且该频率差的最大值与最小值的比值等于或大于3。
12.一种用于检测取样时钟信号的相移的电路，所述检测电路的特征在于包括用于检测输入图象信号或输入水平同步信号的第一级差的电路;用于检测其第二级差的电路;以及，用于以该第二级差乘该第一级差的乘法电路。
13.一种用于显示器中的相位同步电路，其特征在于包括一个相位检测器;一个环滤波器;一个电压控制振荡器;用于检测所述相位同步电路和的失锁状态的失锁检测装置;以及用于增大/减小所述PLL的环增益的环增益切换装置，其中所述失锁检测装置的一个输入端与所述相位检测器的至少一个输出端相连接，且所述失锁检测装置的一个输出端得到连接以控制所述环增益切换装置，且其中在所述失锁检测装置的输出表示出失锁表示状态的时间里，所述环增益切换装置被切换到环增益增大侧，且在其余的时间里，所述环增益切换装置被切换到环增益减小侧。
14.根据权利要求13的相位同步电路，其特征在于进一步包括用于只让包括输入同步信号的检测沿的定时的时间间隔通过的选通装置和用于切换所述选通装置的选通功能的开/关的选通功能切换装置，其中所述选通装置被设置在所述相位检测器的输入侧，且所述选通功能切换装置在所述失锁检测装置的输出表示出失锁表示状态的时间里受到控制以停止所述选通装置的选通功能，并在其余的时间里受到控制以启动其选通功能。
15.根据权利要求13的相位同步电路，其特征在于在所述失锁检测装置检测到所述相位检测器的失锁状态之后，至少在所述相位同步电路的牵引时间里，所述失锁检测装置的输出表示出该失锁状态。
全文摘要
一种能够显示来自现有的图象信号源的信号的CRT显示设备，其中垂直频率得到近似固定且水平频率在图象屏幕上以大于3∶1的比值广泛分布。该CRT显示设备包括一个扫描转换器单元和一个显示单元。该扫描转换器单元包括输出水平频率一致化装置、水平消隐期比值转换装置、垂直频率转换单元和垂直消隐期比值转换电路。该显示单元包括垂直偏转电路和用于校正垂直S形失真的电路。
文档编号H04N9/64GK1109246SQ94115299
公开日1995年9月27日 申请日期1994年9月15日 优先权日1994年4月4日
发明者获野正规, 井本义之, 梅原邦夫, 川崎二郎, 山本清, 池田幸, 中一隆 申请人:株式会社日立制作所