专利名称：宽高比转换器及其方法
技术领域：
本发明涉及一种用于将一种格式的输入视频信号转换为另一种格式并在视频信号处理器中输出该信号的宽高比转换器及其方法，尤其涉及这样一种宽高比转换器，它用于将具有16∶9宽高比的视频信号格式转换为具有4∶3宽高比的视频信号格式。
本申请的宽高比转换器及其方法是基于韩国专利申请第13480/1996号，该申请在此作为参考。
高清晰度电视(HDTV)具有16∶9的宽与高之比(称为“宽高比”)，它比具有4∶3宽高比的常规电视的宽高比更宽。在这种HDTV的图像模式中，一个全模式是用于显示HDTV视频信号的图像显示模式，该HDTV视频信号的16∶9图像被转换为4∶3的图像然后以16∶9图像写入。以这样的方式，为了将16∶9的图像转换为4∶3图像并记录下来，就需要一个宽高比转换器。
图1表明了在将16∶9宽高比转换为4∶3宽高比的情况下的图像显示状态。例如，在将按照SMPTE267M标准的宽高比16∶9转换为按照CCIR601和ANSI/SMPTE125M标准的4∶3的情况下，仅从16∶9图像的水平行选出相应于4∶3图像的中央部分并写入存储器中，以便再次读出。此时，输入信号的时钟是18MHz，输出信号的时钟是13.5MHz。换言之，由于输入信号的时钟较快而输出信号的时钟较慢，故产生读操作和写操作之间的时差。因此，按照常规宽高比转换器，两个行存储器读出和写入操作是交替重复的。
图2是一个常规宽高比转换器的原理图，是在日本1996年4月的国家技术报告第41卷第二号中所公开的。
在图2中，第一行存储器10和第二行存储器20分别具有一个720字大小的存储区。第一行存储器10接收第一写允许信号WC1和一个写时钟WCLK以记录具有16∶9宽高比的视频信号(16∶9VS)，并接收第一读允许信号RC1和一个读时钟信号RCLK以输出具有4∶3宽高比的视频信号(4∶3VS)。为了将具有16∶9宽高比的视频信号(16∶9VS)转换为具有4∶3宽高比的视频信号(4∶3VS)，仅从16∶9图像的水平行选出相应于4∶3图像的中央部分，并写入存储器中，以便读出并输出。第二行存储器20接收第二写允许信号WC2和写时钟WCLK，以记录具有16∶9宽高比的视频信号(16∶9VS)，并接收第一读允许信号RC2和读时钟信号RCLK以输出具有4∶3宽高比的视频信号(4∶3VS)。
行存储器10和20输入信号的时钟均为与具有16∶9宽高比的视频信号(16∶9VS)同步的18MHz，而输出信号的时钟则为与具有4∶3宽高比的视频信号(4∶3VS)同步的13.5MHz。
行选择器30包括连接到第一行存储器10输出口的第一端口A和连接到第二行存储器20输出口的第二端口B，并按照行控制信号LC切换。如果行选择器30切换到第一端口A，从第一行存储器10输出具有4∶3宽高比的视频信号(4∶3VS)。如果行选择器30切换到第二端口B，从第二行存储器20输出具有16∶9宽高比的视频信号(16∶9VS)。于是有连续的行输出。
图3A至图3F表示在图2所示宽高比转换器中将16∶9宽高比转换为4∶3宽高比的过程和其控制信号的波形。
对于图3A所示具有16∶9宽高比的视频信号(16∶9VS)而言，对每一个水平同步(sync)信号周期，顺序地输入一个行单位的数据，偶发生行和奇发生行是交替输入的且所有行具有一糸列序列。各奇发生行由图3B所示的第一写允许信号WC1和未示出波形的18MHz写时钟信号WCLK写入第一行存储器10中。各偶发生行由图3C所示第二写允许信号WC2和写时钟信号WCLK写入第二行存储器20中。
如此输入的偶发生行和奇发生行的具有16∶9宽高比的视频信号(16∶9VS)按图3D所示第一读允许信号RC1和读时钟信号RCLK或者按第二读允许信号RC2和读时钟RCLK读出，以输出具有4∶3宽高比的视频信号(4∶3VS)。
换言之，在第一写允许信号WC1的低有效周期期间，在第一行存储器10中写入第一行的4∶3部分。在第二写允许信号WC2的低电平有效周期期间，在第二行存储器20中写入第二行的4∶3部分。当第二行的4∶3部分写在第二行存储器20中时，在第一读允许信号RC1的低电平有效周期期间从第一行存储器10读出第一行。此外，当在第一写允许信号WC1的低电平有效周期期间第三行的4∶3部分写在第一行存储器10中时，在第二写允许信号WC2的低电平有效周期期间从第二行存储器20读出第二行。
以这种方式，如果使用两个行存储器，硬件变得相当笨重。换句话说，按下列方程(1)来计算对每通道作10比特信号处理所需的存储器大小，以得到43.2千比特，这是非常大的容量10×3×720×2＝43.2 …(1)其中10表示每通道已作信号处理的比特数，3表示通道数，720表示具有4∶3宽高比的视频信号相对于具有16∶9宽高比视频信号的有效周期的数据大小，2表示存储器的数目。
如上所述，存储器尺寸增加导致诸如成本增加、功率损耗和性能变差一类的若干问题。
因此，本发明的目的是提供一种利用先进先出(FIFO)存储器简单地转换宽高比的装置。
本发明另一目的是提供一种用于利用先进先出(FIFO)存储器将16∶9宽高比视频信号格式转换为4∶3宽高比视频信号格式的宽高比转换器和方法。
为实现上述目的，提供了一种用于将第一宽高比转换为第二宽高比的宽高比转换器，它包括一个用于产生写和读允许信号、第一频率的写时钟信号和不同于第一频率的第二频率的读时钟信号的控制器，和一个用于响应写允许信号写入与第一频率同步的视频数据并响应读允许信号读出与第二频率同步的已写入视频数据的存储器，其中该存储器至少具有存储相应于第一频率与第二频率之间的差值的像素数据的容量。
图1示出了在将16∶9图像转换为4∶3图像情况下的图像显示状态；图2是一个常规宽高比转换器的原理图；图3A至3F表示在图2所示宽高比转换器中将16∶9宽高比转换为4∶3宽高比的过程和其控制信号的波形；图4是按照本发明的宽高比转换器的原理图；图5A至5D示意性地示出了在图4所示宽高比转换器中将16∶9宽高比转换为4∶3宽高比的过程和其控制信号的波形；以及图6A至6H是图5A至5D所示的详细波形图。
以下将参照附图详细描述本发明的优选实施例。
首先，应注意在整个说明书中用相同的标号表示相同的部件。此外，在下文说明中，给出了许多诸如详细电路的部件一类的特定单元，以更好地理解本发明。然而，本领域的普通技术人员明白，没有这些具体单元也能实施本发明。另外，这里将省去对熟知功能和可能使本发明难于理解的部件的说明。
图4是按照本发明的宽高比转换器的原理图，包括一利用读允许信号RE、写允许信号WE、读时钟RCLK、和写时钟WCLK的FIFO存储器40。
例如，现说明将按照SMPTE267M标准的宽高比16∶9转换为按照CCIR601和ANSI/SMPTE125M标准的宽高比4∶3的情况。下表1中指出了将宽高比从16∶9转换为4∶3所需的SMPTE 267M和ANSI/SMPTE 125M的典型变量。
表1规格 SMPTE267M SMPTE125M宽高比 16∶9 4∶3时钟周期 18MHz 13.5MHz总样本 1144858有效样本 960 720FIFO存储器40从用于产生控制信号并提供时钟的单元(未示出，但称之为控制器)接收写允许信号WE和写时钟WCLK，并存储具有16∶9宽高比的视频信号(16∶9VS)。此后，如果控制器提供读允许信号RE和读时钟RCLK，则具有16∶9宽高比的视频信号(16∶9VS)被转换为具有4∶3宽高比的视频信号(4∶3VS)，然后输出。
图5A至5D示意性地示出了在图4所示宽高比转换器中将16∶9宽高比转换为4∶3宽高比的过程和其控制信号的波形。
图5A示出具有16∶9宽高比的视频信号(16∶9VS)。图5B示出写允许信号WE，其中在具有16∶9宽高比的视频信号(图5A所示)中，仅相应于宽高比4∶3的中央部分在写允许信号WE的低电平有效周期期间被写时钟WCLK(未示出)写入FIFO存储器40中。图5C示出读允许信号RE，其中在读允许信号RE的低有效周期期间由读时钟RCLK从FIFO存储器40输出图5D所示的具有4∶3宽高比的视频信号(4∶3VS)。
图6A至6H是图5A至5D所示的详细波形图。
在图6A所示的‘A’部分期间，输入信号的时钟是18MHz，组成一行的总样本数是1144，这一周期所需的时间是63.5μs。图6B示出了为‘A’部分中有效周期的‘B’部分，它由960个样本组成。‘C’部分是一同步周期，其中总样本数是180，所需时间是12.2μs。图6C示出具有16∶9宽高比的视频信号(16∶9VS)的‘B’部分的960个样本如何依照转换划分为4∶3的宽高比。换言之，如果宽高比被转换为4∶3，由于从960个样本部分(即‘B’部分)的中央部分获得720个样本(相应于‘E’部分)，在720个样本部分之前和之后按每120样本(D部分)进行划分。
图6D是写允许信号WE的波形图。在120样本之后使写允许信号WE从‘A’部分的960个样本中一有效样本变为低电平状态，然后开始存储在FIFO存储器40中。此时，所存储数据的时钟周期是18MHz。在以这种方式存储720个样本之后，写允许信号WE再次变为高电平状态。
图6E是读允许信号RE的波形图。在‘F’部分之后由于存储开始，读允许信号RE变为低电平状态，然后开始从FIFO存储器40中读已写入的视频信号。此时，读数据的时钟周期是13.5MHz。‘F’部分相应于13.5MHz的一个时钟。以这种方式，如果‘E’部分被阅读53.3μs，则仅读出540个样本。
这是由于所存储信号时钟与读时钟之间的时间差，即18MHz与13.5Mhz间的差。因此，即使40μs完成存储，读操作仍应继续执行13.5μs，53.3到40(μs)，以阅读剩下的180个样本，由此满足适当的有效样本，即，4∶3宽高比的720个样本。因此，足够阅读13.3μs的数据应存储在FIFO存储器40中。换言之，仅需要相应的存储容量(在这种情况下，正好够存储180个样本的容量)。然而，依赖于存储器特性和读/写允许信号的定时，所需存储器尺寸可增大或减小一或二。字母G表示相应于540个样本的部分，H表示相应于180个样本的部分，I是读宽高比4∶3中有效的720个样本所需的时间，即53.3μs，以及J是读宽高比4∶3中相应于水平同步周期的138个像素样本所需的时间，即12.2μs。换句话说，12.2μs是13.5Mhz每一行的水平同步周期。
图6H示出由总共858(720+138)个样本组成的4∶3宽高比的视频信号。字母K代表其中858个样本被以13.5MHz时钟周期阅读63.5μs的部分。
总之，按照本发明的这一实施例，以与前述常规宽高比转换器相同的方式计算所需存储器大小，以如下列方程(2)表示的减小为5.4千比特10×3×180＝5.4…(2)其中10表示每一通道的信号处理比特数，3表示通道数，及180表示时差补偿需要的存储器容量。
因此，可将存储器大小减小为常规存储器的1/8，如下列方程(3)所表示的43.2/5.4＝8 …(3)如上所述，按照本发明，与利用两个行存储器的常规方法相比较，通过利用FIFO存储器转换宽高比可降低功耗，并能获得小型化器件和高速性能。而且，可减少自/向存储器读和写数据所需的控制信号数。此外，输入信号的延迟时间减少到少于一行。
所以，应理解，本发明并不限于在此作为实现本发明的最佳模式公开的具体实施例，而且除所附权利要求书中所限定的范围，也不限于本说明书中所描述的特定实施例。
权利要求
1.一种用于将第一宽高比转换为第二宽高比的宽高比转换装置，包括一个用于产生写和读允许信号、第一频率的写时钟信号和不同于所述第一频率的第二频率的读时钟信号的控制器，以及一个用于响应所述写允许信号写入与所述第一频率同步的视频数据并响应所述读允许信号读出与所述第二频率同步的所述已写入视频数据的存储器；其中所述存储器至少具有存储相应于所述第一频率与所述第二频率之间的差的像素数据的容量。
2.如权利要求1所述的装置，其中所述第一频率高于所述第二频率。
3.如权利要求1所述的装置，其中所述第一频率为18MHz而所述第二频率为13.5MHz。
4.一种用于将第一宽高比转换为第二宽高比的宽高比转换方法，包括步骤响应写允许信号写入与第一频率同步的视频数据；以及响应读允许信号读出与所述第二频率同步的所述已写入视频数据。
全文摘要
一种宽高比转换装置及方法，包括一用于产生写和读允许信号、第一频率的写时钟信号和第二频率的读时钟信号的控制器，和响应写允许信号写入与第一频率同步的视频数据并响应读允许信号读出与第二频率同步的已写入视频数据的存储器，该存储器至少具有存储相应于第一频率与第二频率间差值的像素数据的容量。通过用FIFO存储器转换宽度比可降低功耗，获得小型化器件和高速性能并可减少读和写数据所需控制信号数。此外，输入信号的延迟时间减少到少于一行。
文档编号H04N5/44GK1164164SQ9611242
公开日1997年11月5日 申请日期1996年10月15日 优先权日1996年4月29日
发明者李孝乘 申请人:三星电子株式会社