专利名称：用于吉位信号的时钟和数据再生器的制作方法
技术领域：
本发明涉及一种根据权利要求1前序部分的特别用于吉位速率数字信号的时钟和数据再生的一种装置。
在德国专利申请P4414364.8中已经说明了属于以上提到方式的一种装置。在这个老申请中，从以下考虑出发当以吉位速率传输数字信号时，临界距离长度很小，以致于在一般的时钟恢复系统中，使用时钟和数据路径间的相位抖动在数量级上估算十分短的位长度。为了减小临界距离长度，在再生器触发器的时钟输入上，预接一个可调整的移相器并且从再生信号的误码率中得出一个用于移相器的调整标准。在改进中，在两个并联的D触发器中再生信号，其中用于产生时钟信号的锁相环收到一个D触发器的输出信号，这时它的误码率最大，但是同时通过一个相移180度的时钟信号优选另一个D触发器的相位，并且在那产生一个具有最小误码率的输出信号。但由于需要测量误码率和将结果转换为控制信号必然性，这个时钟恢复和再生的装置比较贵。
本发明的任务还在于设计一种上面已经提到方式的装置。这种装置可以用于若干个10Gbit/s位率数字信号并且仅需要较少的花费。
该任务根据本发明通过权利要求1的特征部分和在其它权利要求特征部分说明的装置解决。在优选的方法中，这种装置同时作为分配器将输入信号分为两个具有一半位率的信号流。
在一些应用中，在用于锁相环的压控振荡器中，由于恶劣温度或老化造成频率漂移时，锁相环会出现对于预定目标捕获范围太小这个问题。因此在本发明的改进中，通过一个具有相对较大的捕获范围的频率控制环路补充锁相环，它基于以下认识鉴相器的输出电压的平均值是对压控振荡器的频率偏移的测量，并且因此鉴相器也可以作为鉴频器使用。附加的这个改进具有一个窗口比较器或者具有一个鉴频器。
下面将根据在附图中说明的用于时钟和数据再生的实施例和它的扩展详细说明本发明。
图中
图1具有锁相环的时钟和数据再生装置，
图2根据图1装置的脉冲图，图3通过一个窗口比较器扩展的根据图1的装置，图4通过一个鉴频器扩展的根据图1装置，图5具有抑制干扰的鉴相器的锁相环。
图1示出了一个用于时钟和数据再生装置的原理电路，该电路同时完成分配器的功能。在数据输入Din上收到的数据信号例如具有20Gbit/s的位率，分配器将它分为两个分别具有10Gbit/s位率的数据流，它们位于第一个和第二个数据输出D1、D2。在再生器部件PDM中包含的第一个、第二个和第三个D触发器DF1、DF2、DF3的D输入被连接到第一个数据输入Din，有选择的将这些D触发器的同相输出或反相输出连接到相关输出引线D1、D2，作为有效信号；并连接到D3，作为再生器部件PDM的测量目标。此外第一个异或门EXOR1的第一个输入直接或通过第四个D触发器DF4连接到第二个D触发器DF2的输出，相应的异或门EXOR的第一个输入直接或通过第五个D触发器DF5连接到第三个D触发器DF3的输出。异或门EXOR的输出通过一个低通滤波器TPF连接到第一个压控振荡器VOC1，压控振荡器VCO1产生一个具有预期频率例如10GHz的时钟信号，并且输出到第三个、第四个和第五个D触发器DF3、DF4、DF5的时钟输入C3、C4、C5。此外产生的时钟信号输出到再生器部件PDM中包含的延迟节T，延迟节T提供一个半个时钟周期延迟-在实施例中25ps-输出到第二个D触发器DF2的时钟输入C2，并且反相后输出到一个D触发器DF1的时钟输入C1，并且可以通过一个附加的引线AS测量。
为解释根据图1装置的功能，在根据图2的脉冲图中，说明了在额定工作状态中的若干个信号的曲线。在最上行中使用它可能的幅度说明到达数据输入Din的数据信号。在已调节的状态中，使用在时钟输入C2、C3上的时钟信号一次在位中间触发这个信号，一次在数据边缘时触发这个信号。因此产生数据输出D2上的信号。然后第二个和第三个D触发器DF2和DF3使用50％的概率或者重复触发同一位或者触发直接相邻位。当同样为50％的概率即两个相邻位采用不同值-涉及被倒频的数据信号-25％概率情况下，在额定工作状态中，探测到不同的值。如果仅转移采样点，那么由第二个和第三个D触发器DF2、DF3或者相当频繁触发同一个或者相邻位。在根据图2的图表的较下行中，说明了在有关输出引线上通过使用时钟信号C1采样产生的信号D1，它与信号D2相比有相当的位移。
异或门EXOR或者直接接收到第二个和第三个D触发器DF2、DF3的输出信号，或者在第四个或第五个D触发器DF4、DF5中为补偿延迟中间采样后，接收到第二个第三个D触发器DF2、DF3的输出信号。如果现在这些输出信号不同，那么然后异或门EXOR产生一个脉冲信号。这些脉冲为了时间上的平均值通过一个低通滤波器TPF，并且用于控制压控振荡器VCO，压控振荡器在10GHz频率上振荡，这个频率相当于输入数据的位串频率的一半，压控振荡器VCO产生一个相应的时钟信号。所说明的装置还以较少花费使分配器和时钟和数据再生组合，其中最高的处理速度仅出现在再生器部件PDM。
在许多情况下，虽然根据图1的装置的锁相环的捕获范围对于预先规定的操作已经足够大，但是还给出以下应用。在这种应用中，频率发生变化以致于增加了具有相当大的捕获范围的频率控制环，扩展了根据图1的电路装置。图3说明了以下面方式扩展的装置在数据输入Din的连结中再次包括根据图1的再生器部件PDM和第四个和第五个D触发器DF4、DF5以及异或门EXOR，其中保留第一个和第二个数据输出D1、D2，并且异或门EXOR的输出引线连接到低通滤波器TPF。在当前情况下，将这个低通滤波器设计作为借助于第一个运算放大器OP1的一个有源模块，通过第一个电阻R1将异或门EXOR的输出引到第一个运算放大器OP1的反相输入上，第一个运算放大器OP1的同相输入和参考电压源VR连接。为了实现预期的滤波器功能，第一个运算放大器的输出引线通过第一个电容C1和第二个电阻R2构成的串联电路和第一个运算放大器的反相输入连接，此外，运算放大器的输入引线和第三个电阻R3相连，电阻R3和第四个电阻R4构成参照参考电位的分压器，分压器的中间引线通过第五个电阻R5和压控振荡器VCO的控制输入相连。
已经说明的部分描述了在图1中示出的具有低通滤波器的鉴相器电路，现在该电路补充用于频率控制的比较电路级。此外第二个运算放大器OP2的同相输入通过第十三个电阻R13连接到第一个运算放大器OP1的输入引线，第二个运算放大器OP2此外通过第十一个电阻R11和第三个电容构成的串联电路和参考电位连接，其中第四个电容C4作为滤波电容器并联连接到这个串联电路。此外一个可调节的参考电压源VRV通过第九个电阻R9和第二个运算放大器OP2的反相输入连接，为设置预定功能，运算放大器OP2的输出通过第二个电容C2和第十个电阻R10构成的串联电路和运算放大器OP2的反相输入连接。第二个运算放大器OP2使用第一个运算放大器OP1的输出电压曲线识别是否锁相环已经锁定，并且在和可调整的参考电压比较后调节频率环。第二个运算放大器OP2的输出引线同时是锁相环的输出引线，第二个运算放大器OP2的输出引线通过由第七个电阻和第八个电阻构成的分压器与地相连。其中在分压器的中间抽头上连结第六个电阻R6，第六个电阻R6将相关的控制信号继续传送到第一个压控振荡器VCO1的调节电压输入。这个调节电压另外通过第12个电阻连接到工作电压Uo。
特别当接通后帮助捕获时，商业通用的窗口比较器FK和第二个运算放大器OP2的输出连接，窗口比较器FK是两个具有不同门限的比较器的并联，因此可以得出用于频率环控制范围的上下两个门限。窗口比较器FK的输出引线通过一个二级管D和第十四个电阻R14和第一个运算放大器OP1的反相输入连接。当设计两个比较器构成的窗口比较器的输出引线时，在每种情况下，对于第一个运算放大器OP1，分别使用二级管-电阻网络，来选择不同的输出引线，所以还可以不对称的设置调整范围的界限。
图4说明了对使用频率控制器组成锁相环的替代解决方案。除了再生器模块PDM的信号输入连结到数据输入Din外，还附加连结了一个已经公开的鉴频器FD，可是鉴频器FD对于所考虑的频率范围相当贵。在放弃第四个和第五个D触发器情况下，异或门EXOR的输入直接连接到再生器部件PDM的输出引线D2、D3；根据图3中的电路装置，异或门EXOR的输出通过一个由第一个运算放大器OP1和附加电路构成的有源环形滤波器连接到压控振荡器VCO的控制输入。此外还预先规定了第二个运算放大器OP2，第二个运算放大器OP2的输出引线通过第六个电阻R6和压控振荡器VCO的控制输入连接；并且通过第二个电容C2和第十个电阻R10构成的串联电路和第二个运算放大器OP2的反相输入连接。第二个运算放大器OP2的同相输入通过由第十一个电阻R11和第三个电容C3构成的串联电路和参考电位连接，此外选择地通过第13个电阻R13和第一个运算放大器OP1的输出连接。附加的，第二个运算放大器OP2的同相输入通过第十四个电阻R14连接到鉴频器FD，它的反相输入通过第十五个电阻R15连结到鉴频器FD所属的输出端。鉴频器FD在它的输出端产生信号，信号相当于接收到的数据信号的时钟频率和本地产生的时钟频率间的频率差，此外附加的通过第13个电阻在频率控制环和锁相环间建立产生一个联系，通过这联系，在微小的频率差时，实现象图3中装置一样的调整。
当在目前的实施例中，从以下事实出发通过组合再生器部件PDM中包含的D触发器和异或门EXOR实现了鉴相器或相位检波器。当在D触发器中采样数据信号时，在下面方式的鉴相器的输出上出现了一个干扰频谱这种鉴相器可以导致压控振荡器VCO不需要的相位调制，并且因此导致在输出的数据信号中相位抖动增加。因此，现在图5说明一个根据本发明的时钟和数据再生装置，这种装置包括一个补偿抖动的鉴相器。再次从图5中再生器部件PDM出发，异或门EXOR的输入或者直接或者通过第四个和第五个D触发器连接到在再生器部件PDM的第二个和第三个信号输出D2、D3。在根据图5的电路中，再生器部件PDM的第一个和第二个数据输出D1、D2和附加的异或门ZXOR的输入连接，异或门ZXOR的输出和商业上通用的模拟复用器AMUX的输入连结。这个模拟复用器的另一个输入和参考电位连接，而控制输入连接到发生器G的输出，发生器G例如在100MHz的频率上振荡，该频率几倍低于再生数据信号位率。模拟复用器AMUX的输出表示同相的鉴相器输出，异或门EXOR的输出表示反相的鉴相器输出，两个输出端可以直接地或通过电阻和图3中第一个运算放大器OP1的同相和反相输入连结。发生器G的输出附加连结到移相器dt的时钟输入，移相器dt的信号输入和锁相环的压控振荡器VCO的输出连接。此外这个输出象以前一样和再生器部件PDM的延迟节T的输入相连。移相器dt的输出连结到再生器部件PDM的第三个D触发器DF3的时钟输入。在模拟复用器AMX的输出和同相的鉴相器输出PDA的连接中以及在异或门EXOR的输出与反相的鉴相器输出PDA间的连接中，附加插入低通滤波器，以抑制高频率数据信号和干扰信号的剩余部分。
在根据图5的装置中，使用两种方法抑制了干扰信号，其中在第一个办法中模拟干扰信号并且将模拟信号与源干扰信号反相结合，因此最后补偿源干扰信号。此外在第二个办法中例如100MHz的高频振荡分别反相地输入到鉴相器的两个反相的时钟输入，构成差分时钟输入，并因此对作用在第三个D触发器的时钟信号的相位调制，通过这种相位调制，抑制干扰信号。通过对作用在第三个D触发器DF3上时钟信号的相位调制，在发生器G输出信号的半个周期期间，第二个和第三个D触发器触发数据信号的同一位，那么异或门EXOR趋于零电平。在另半个周期内，第一个、第三个D触发器DF1、DF3触发同一位，因此在异或门EXOR和附属的异或门ZXOR上出现相同信号。如果，异或门EXOR的输出信号到零，那么模拟复用器AMUX同样置零。在理想状态下，在异或门EXOR的两个输出上形成相同的信号，在进一步处理中，另外通过反相加法补偿该信号。
权利要求
1.特别用于吉位速率数字信号的时钟和数据再生装置，其中若干个D触发器的D输入连接到一个数据输入，并且收到相位相对位移的时钟信号，其特征在于，包含在再生器部件(PDM)中的第一个、第二个和第三个D触发器(DF1、DF2、DF3)的D输入和数据输入(Din)连接，它们的输出和再生器部件PDM相关的输出(D1、D2、D3)连接；第二个、第三个D触发器(DF2、DF3)的输出和异或门(EXOR)相关输入连接，异或门的输出通过一个低通滤波器(TPF)和压控振荡器(VCO)的控制输入连接，压控振荡器(VCO)的输出直接和第三个D触发器(DF3)的时钟输入(C3)连接并且和包含在再生器部件(PDM)中的延迟节(T)的输入连接，延迟节具有相当于输入信号的半个周期的延迟；延迟节(T)的第一个输出和第二个D触发器(DF2)的时钟输入(C2)连接，延迟节(T)的反相输出和第一个D触发器(DF1)的时钟输入(C1)连接。
2.根据权利要求1的电路装置，其特征在于，在第二个和第三个D触发器(DF2、DF3)的输出与异或门(EXOR)的输入的连接中，分别插入另外的、使用压控振荡器(VCO)的输出信号同步的第四个和第五个D触发器(DF4、DF5)。
3.根据权利要求1或2的装置，其特征在于，比较电路级(OP2)的一个输入直接或通过低通滤波器(TPF)和异或门(EXOR)的输出连接，比较电路级(OP2)从鉴相器输出信号和参考电压中产生一个用于压控振荡器(VCO)的附加控制信号。
4.根据权利要求3的装置，其特征在于，异或门(EXOR)的输出通过一个有源环形滤波器和压控振荡器(VCO)的控制输入连接，并且这时异或门(EXOR)的输出通过第一个电阻(R1)和第一个运算放大器(OP1)的反相输入连接，运算放大器(OP1)的同相输入连接到参考电压源(VR)；第一个运算放大器的输出一方面通过第一个电容(C1)和第二个电阻(R2)构成的串联电路和它的反相输入连接，另一方面通过第三个和第四个电阻(R3、R4)构成的串联电路连接到参考电位；在第三个和第四个电阻(R3、R4)连接点上，连接第五个电阻(R5)，第五个电阻(R5)的另一端引线和压控振荡器(VCO)的控制输入连接；含有第二个运算放大器(OP2)，它的同相输入通过第三个电容(C3)和第十一个电阻(R11)构成的串联电路与参考电位连接；这个同相输入此外通过第四个电容(C4)和参考电位连接，并通过第十三个电阻(R13)和第一个运算放大器(OP1)的输出连接；第二个运算放大器(OP2)的反相输入通过第九个电阻(R9)连接到可调节电压源(VRV)，并通过第十个电阻(R10)和第二个电容(C2)构成的串联电路连接到第二个运算放大器的输出；这条输出引线通过第七个和第八个电阻(R7、R8)构成的串联电路和参考电位连接，并且在第七个和第八个电阻(R7、R8)的连接节点上连接第六个电阻(R6)，第六个电阻(R6)的另一条引线引到压控振荡器(VCO)的控制电压输入；这个控制电压输入端通过第十二个电阻(R12)连接到电压源(U0)；第二个运算放大器(OP2)的输出和窗口比较器(FK)的输入连接，窗口比较器(FK)包含两个并联连接的具有不同门限电压的比较器；窗口比较器(FK)的输出通过二级管(D)和第十四个电阻(R14)构成的串联电路和第一个运算放大器的反相输入连接。
5.根据权利要求1、2或3的装置，其特征在于，第二个和第三个D触发器的D输出(D2、D3)选择地直接或通过第四个和第五个D触发器(DF4、DF5)连接到异或门(EXOR)的输入；异或门(EXOR)的输出通过借助于第一个运算放大器(OP1)构成的有源环形滤波器连接到压控振荡器(VCO)的控制电压输入；第二个运算放大器(OP2)的同相输入通过第十一个电阻(R11)和第三个电阻(C3)连接到参考电位，并且可以选择地通过第十三个电阻(R13)连接到第一个运算放大器(OP1)的输出；第二个运算放大器(OP2)的反相输入通过第二个电容(C2)和第十个电阻(R10)构成的串联电路连接到第二个运算放大器的输出并且它通过第七个电阻(R7)和压控振荡器(VCO)的控制电压输入相连；含有一个鉴频器(FD)，鉴频器(FD)的输入和数据输入(Din)连接，它的输出分别通过第十四个或第十五个电阻(R14、R15)和第二个运算放大器(OP2)的反相输入和同相输入连接。
6.根据权利要求1或2的装置，其特征在于，含有一个附加的异或门(ZXOR)，它的两个输入分别和再生器部件(PDM)的第一个和第二个数据输出(D1、D2)连接，附加异或门(ZXOR)的输出和模拟复用器(AMUX)的输入连接，模拟复用器(AMUX)的另一个输入与参考电位相连，它的时钟输入和发生器(G)的输出连接，并且模拟复用器(AMUX)的输出是同相鉴相器输出(PDA)；异或门(EXOR)的输出是反相的鉴相器输出(PDA)；发生器(G)在大约相当于再生数据信号的时钟频率百分之一的频率上振荡，发生器(G)的输出和移相器(bt)的控制输入连接，移相器(bt)的信号输入和锁相环的压控振荡器(VCO)的输出相连，并且移相器的输出和第三个D触发器(DF3)的时钟输入连接；压控振荡器(VCO)的输出和延迟节(T)的信号输入相连。
全文摘要
当使用吉位速率传输数字信号时,临界路径长度很小,以致于当一般的时钟恢复电路中,使用时钟相位和数据相位间的相位抖动在数量级上估算十分短的位长度。因此建议一种时钟和数据再生器,该再生器仅包括三个在输入一侧并联的D触发器和一个延迟节,输入信号的高的位率被输入到上述电路,而同时通过作为2∶1设计的分配器,所有其他模块处理较低的时钟速率或数据速率。为扩大捕获范围,改进包括一个具有串联的窗口鉴相器或鉴频器的频率控制环。
文档编号H04J3/04GK1193434SQ96196386
公开日1998年9月16日 申请日期1996年6月18日 优先权日1995年6月26日
发明者W·兹尔瓦斯 申请人:西门子公司