专利名称：一种具有自适应特性的帧同步虚拟信道分接器的制作方法
技术领域：
本发明涉及一种卫星通讯信号接收装置，特别是涉及一种将空间飞行器高速遥测基带信号(经高频接收机接收解调恢复的数字信号)实时同步分路的具有自适应特性的帧同步虚拟信道分接器。它能够将空间飞行器上由不同信源构成的，符合国际空间数据系统咨询委员会(CCSDS)空间数据系统标准建议书CCSDS701.0-b-2“高级在轨系统、网络和数据链路”标准的下行数据流，实时分路为高速、中速、低速的数据各一路。从而实现在同一物理信道上时分复用传送多种数据，如图象、语音、科学探测与科学实验数据、飞行工程参数等。
在数字卫星通信中，为了扩大传输容量，提高传输效率，常常采用将若干个物理信源的数字信号按一定的标准插入帧同步信号，由复接器复接成为一路高速数字信号，在收端要用分接器把发端数字信号分解为原来的支路数字信号。为了使分接器的帧状态相对于复接器的帧状态一致，分接器必须捕获复接器的帧同步状态，并保持和锁定相位关系。在相位锁定的条件下分接器才能正确的实施分接。由于帧同步码不受纠错编码的保护，因此当信道信噪比较低时，帧同步将是整个通讯系统的瓶颈。因此在卫星数字通信中，帧同步的识别和判定是同步分接设备中最重要的部分。在实现工程设计中，它涉及的问题较多，对整个分接设备性能影响也较大。
由于卫星通信受卫星姿态、轨道位置、噪声和干扰的影响，接收信号的信噪比随时可能变化，采用已有技术的分接器在捕获复接器的帧同步状态时只具有固定的帧前方保护和后方保护时间，当信号质量差时容易产生帧同步失步，导致一段数据的丢失。没有采用帧同步窗口保护可能出现虚假同步(数据和同步码的巧合)或由于位同步钟受干扰使数据错位导致帧同步失步。
如在《微波与卫星通信》1977年第3期中吕志斌写的《数字通信网中帧同步的实现方式》介绍的目前数字通信帧同步一般采用的技术。
本发明的目的就是克服已有技术的不足，设计一种对输入信号具有自适应功能的帧同步信道分接器。它可以在同步码容错、帧前方和后方同步保护、帧同步窗口保护方面，视输入信号的强弱在一定范围内自动调整容限。不会出现虚假同步现象，也不会使数据丢失。在接收速率上有很宽的适应性。
本发明的目的是这样实现的该帧同步虚拟信道分接器包括帧同步容错控制电路1、锁相控制器2、帧保护电路3、解扰码电路4、帧分路电路5、同步保护窗控制器6和纠错电路7。其中当信号输入帧同步容错控制电路1后，该帧同步容错控制电路1寻找同步标志，将同步标志输入至锁相控制器2，调整锁相相位。锁相控制器2的输出作为帧同步容错控制电路1的时序发生器，分别为帧保护电路3、解扰码电路4、帧分路电路5和同步保护窗控制器6提供控制时序。帧同步容错控制电路1输出的同步标志记录在帧保护电路3中，当满足帧同步条件时帧保护电路3打开控制门，信号输入至解扰码电路4。该信号依次经解扰码电路4、纠错电路7、帧分路电路5后生成高速、中速和低速数据。当帧同步后同步保护窗控制器6输出保护范围至帧同步容错控制电路1，控制帧同步容错工作范围。
该帧同步虚拟信道分接器还有一个设置参数接口8用于非自适应模式状态时容错、保护时间和同步窗宽度的设置。当不需要自适应模式状态时，由设置参数接口8分别向帧同步容错控制电路1、帧保护电路3、同步保护窗控制器6设置帧同步容错位数、帧保护时间及帧同步保护窗口宽度参数。
本发明不但具有码源自适应同步容错技术，而且具有帧前方保护、后方保护自适应控制和可变范围的帧同步窗口保护。因此本发明可根据接收信号的质量自动调整容限，不会出现虚假同步现象，也不会使数据丢失。在接收速率上有很宽的适应性，能按照CCSDS标准完成对空间飞行器下行的各种高速数据进行实时分接处理的设备。且由于采用了大规模可编程逻辑器件FPGA用较小的体积实现了实时化。
附
图1为本发明的结构框图；附图2为本发明的信息处理流程图；附图3为帧的前方保护与后方保护示意图；附图4为帧同步保护窗口保护的示意图。
下面结合附图对本发明的实施例进行说明。
附图1为本发明的结构框图，该帧同步虚拟信道分接器主机核心电路是利用一片具有6000基本门的FPGA实现。在这块FPGA中包括了帧同步容错控制电路1、锁相控制器2、帧保护电路3、解扰码电路4、帧分路电路5、同步保护窗控制器6和纠错电路7。当信号输入帧同步容错控制电路1后，该帧同步容错控制电路1寻找同步标志，将同步标志输入至锁相控制器2，调整锁相相位。锁相控制器2的输出作为帧同步容错控制电路1的时序发生器，分别为帧保护电路3、解扰码电路4、帧分路电路5和同步保护窗控制器6提供控制时序。帧同步容错控制电路1输出的同步标志记录在帧保护电路3中，当满足帧同步条件时帧保护电路3打开控制门，信号输入至解扰码电路4。该信号依次经解扰码电路4、纠错电路7、帧分路电路6后生成高速、中速和低速数据。当帧同步后同步保护窗控制器6输出保护范围至帧同步容错控制电路1，控制帧同步容错工作范围。
在装置运行于非自适应控制模式时，通过设置参数接口8设置帧同步容错位数，可设置容错0至3位中任意值。可设置帧保护时间2到5帧。设置帧同步保护窗口宽度±3bits或±7bits。
附图2为本发明的信息处理流程图，现对各个步骤做进一步说明。1、帧同步航天飞行器下行的遥测信号，经接收机接收解调生成符合CCSDS标准的，带有同步伴随时钟，串行非归“0”数字基带信号。此时钟和串行数据作为本帧同步虚拟信道分接器的输入信号。其时钟的上升沿为数据的变化沿。串行码速率0-15MHz。
帧同步是利用同步码(1ACFFC1D)的自相关性确定帧的同步位置。在数据接收的起始时刻，帧同步在数据流中寻找帧同步码。当找到第一组同步码后跳过一帧长度再次确认帧同步码。经过连续n帧确认同步码后建立同步状态(由首次捕捉到同步建立叫后方保护时间)。在同步状态中连续m帧丢失同步码则进入失步状态，这段时间叫前方保护时间，如附图3所示。考虑到接收的数据流传输之质量的不同，因此保护帧数设计为具有自适应性。当连续检测到帧同步码时，通过反馈控制将逐步减少前方和后方保护时间，当减至2帧时将维持，不再减少保护时间。在接受过程中一旦出现某帧同步码错误位数超过容错范围，此时由于有前方保护时间的保护，系统并未进入失步状态。在反馈的作用下保护时间的阈值将增大。因此减小了进入失步状态的可能。只有当连续5帧未检测到帧同步码系统失步。再次同步需要连续检测到5帧同步码。如果不希望使用自适应保护控制则可通过设置参数接口设置前方保护时间和后方保护时间为2帧、3帧、4帧或5帧。
当帧同步建立后，抗位滑动生效。在每一帧的同步位置±t bits以内开设同步确认滑动保护窗，以防止信号中出现虚假同步(数据和同步码的巧合)或由于位同步钟存在干扰导致数据流的错位。
在设计上同步寻找区的大小受自适应帧保护相关控制。码源信噪比低时同步确认滑动保护窗为±7 bits，如附图4所示。码源信噪比高时同步确认滑动保护窗为±3 bits。也可不受反馈控制，通过电路接口设置选择±3 bits或±7 bits。
36位帧同步码的容错位数可以从0-3位变化，取决于码源信噪比的高低，码源信噪比低时容错位多，码源信噪比高时容错位少。也可不受反馈控制，通过电路接口设置确定选择。0-3bits的容错位。当信号质量比较好时容错可以取得小一点，反之容错可以取得大一点。2、解扰码为了防止数据中出现连续多个“1”或多个“0”，导致非归零码连续高电平或低电平，给位同步时钟提取造成困难。故在信源端采用伪随机码对数据加扰。因此需通过解扰码得到原始数据流。电路设计由伪随机码发生器和异或解扰电路构成，在帧同步和位时钟的作用下伪随机码发生器与源端加扰伪随机码发生器同步工作。以保证准确解扰。
当信号同步后解扰码电路开始工作。将每帧256个字节(2048bits)中的除同步码4字节外的252个字节去扰码，再将这252个字节的串行数据变换为并行数据，以满足R-S解码电路的输入接口要求。每一帧起始位置解扰码电路复位一次，以保证解扰与加扰的同步性。3、R-S纠错在通信过程中可能受到各种干扰导致接收的数据存在错码，因此在信道中采用了R-S纠错编码来纠正由于干扰引起的错码。设计上选用了专用R-S编解码芯片。此芯片能够对原始数据按CCSDS关于遥测信道编码中的Reed-Solomon编码的建议进行解码。可以纠正每255个字节中的任意16个错误。此芯片为RS(255，233)编解码。虚拟填充能力为1或3个字节，数据为8位并行方式。控制信号包括数据输入、数据输出、字节时钟、码块同步、数据使能、旁路方式选择、虚拟填充设置、输入错误溢出、纠正错误数指示等等。3.帧分路本发明可实现对4个虚拟信道进行分路。包括高速视频信道、中速信道、低速科学数据信道和填充信道。虚拟信道分路是将经解扰和纠错后的数据，按帧同步确定的传输帧主导头位置，判读其中的虚拟信道标识符，按标识符对虚拟信道分路。
其中高速视频通道数据是将通讯传输帧2048bits中的前面的32位同步码，48位虚拟信道数据单元(VCDU)的主导头去除，再将帧后面的32×8＝256bits的RS检纠错码去掉，拼接恢复成原始的位流视频数据流。采用带有伴随时钟的串行数据流输出，以供视频处理计算机对视频信号做进一步处理。
填充数据因不包含有用信息，将整个传送帧废弃，不向任何接口输出。
低速科学数据信道传送帧也是将同步码，虚拟信道数据单元(VCDU)的主导头和RS检纠错码去除，拼接恢复成原始低速源包数据流，经串并转换生成8位并行数据输入至数据缓冲存储器。为方便地将数据输入计算机，设计了PC计算机XT总线插卡。数据缓冲存储器的输出通过XT总线将数据输入计算机。由于有8K字节的数据缓冲区，计算机与同步分路器采用异步方式交换数据，减轻了数据采集对计算机实时性的要求与压力。4、低速数据计算机实时分解、数据后处理低速数据信号传输的信息包含四种科学数据源包(1)智能远置单元科学数据源包(2)高速多路复接器工程参数源包；(3)总线控制器工程参数源包；(4)由简单远置单元生成的科学数据包。进入计算机的低速数据，将由计算机软件过滤源包包头，根据包头中的包标识判别4种数据源包，分别存于4个文件中，同时对不可判别的包或错包数据存于第5个文件中。在计算机的显示器上不可能同时显示下所有源包数据，因此以下拉菜单、弹出式窗口方式分别显示不同科学数据源包数据(实时显示)。对于模拟量以时间-电压坐标曲线或直方图方式显示。对于低速数字量则接收端将以表格方式在显示器的固定位置显示其数值，表格的每一项均有中文注释名称和显示单位。高速数字量亦采用滚动窗显示。对于开关量则采用变色点亮/暗方式显示。
帧分路低速数据的输入是PC-XT总线通过一个8K字节的并行缓冲存储器，经总线插槽进入计算机。缓冲器半满信号将做为中断源对计算机中断。计算机的底层驻留有汇编语言的中断服务程序，每次响应中断后从并口取走缓冲器中约4K数据，写入计算机内存中的200K环形缓冲区。此环形缓冲区是在程序初始化中开辟的。环形缓冲区的读指钟控制和数据的读出为C语言函数。上层的显示存盘及源包识别、分路程序均由C语言写成。经过硬软两级异步缓存可以保证计算机的数据采集不丢数据。
在接收过程中计算机还采集电路的工程参数和解码、同步等状态。在计算机的主菜单下将设置一个接收状态子项，显示同步、失锁、各类数据包接收记数值、错帧比率、R-S纠错结果、纠错溢出以及当前电路工作时的前后方保护帧数、滑动窗大小、容错位数等等。5.系统的实现本发明已经实现的设备包括帧同步虚拟信道分接器主机和PC机总线进机卡，它与计算机共同构成了空间飞行器遥测信息处理系统。由于采用了大规模可编程逻辑器件FPGA实现了智能化与实时化，具有体积小、功能强的特点。输入串行数据流的速率可达15Mbps。比采用软件同步的优越性在于可在高码速率下实时同步与分路。由于所有电路由输入的伴随时钟控制。因此串行接收速率可变，可工作于0-15Mbps间任何速率上。
PC机总线进机卡主要由一片3000门的FPGA组成其核心电路。它除了满足计算机接口功能外，还监视信道分接器的接收状态。它输出至计算机的工程参数包括对接受到的高速、中速、低速、填充帧分别记数。记录失步的次数。记录R-S纠错编码纠错溢出次数。提供失步报警和纠错码纠错溢出报警。
本发明装置的输出包括串行的高速、中速数据和时钟。输出的时钟和数据均具有长线驱动能力。低速数据和参数输出为PC机XT总线。此外对较为重要的锁定状态和纠错码纠错溢出在装置上设有指示灯。
FPGA内部电路均采用了同步逻辑设计，以提高工作速度。为防止出现冒险竞争，设计上采取了保证措施。但是由于电路比较复杂使用的器件很多，许多内部设计模块从输入到输出通过了数十级门，使用了数百个逻辑单元，因此模块的输出是滞后于输入信号的，在各模块公用一个时钟的情况下模块间可能出现竞争。因此所有模块的输出部分均设计了与公共时钟的相位对齐电路，以保证电路的正常工作。
权利要求
1.一种帧同步虚拟信道分接器，其特征在于该帧同步虚拟信道分接器包括帧同步容错控制电路(1)、锁相控制器(2)、帧保护电路(3)、解扰码电路(4)、帧分路电路(5)、同步保护窗控制器(6)和纠错电路(7)，其中当信号输入帧同步容错控制电路(1)后，该帧同步容错控制电路(1)寻找同步标志，将同步标志输入至锁相控制器(2)，调整锁相相位，锁相控制器(2)的输出作为帧同步容错控制电路(1)的时序发生器，分别为帧保护电路(3)、解扰码电路(4)、帧分路电路(5)和同步保护窗控制器(6)提供控制时序，帧同步容错控制电路(1)输出的同步标志记录在帧保护电路(3)中，当满足帧同步条件时帧保护电路(3)打开控制门，信号输入至解扰码电路(4)，该信号依次经解扰码电路(4)、纠错电路(7)、帧分路电路(5)后生成高速、中速和低速数据。当帧同步后同步保护窗控制器(6)输出保护范围至帧同步容错控制电路(1)，控制帧同步容错工作范围。
2.一种如权利要求1所述的帧同步虚拟信道分接器，其特征在于当不需要自适应模式状态时，由设置参数接口(8)分别向帧同步容错控制电路(1)、帧保护电路(3)、同步保护窗控制器(6)设置帧同步容错位数、帧保护时间及帧同步保护窗口宽度参数。
3.一种如权利要求1所述的帧同步虚拟信道分接器，其特征在于它还包括一个连接低速数据信号与对该信号进行工程参数实时显示的计算机实时分包处理系统的低速数据接口(9)。
4.一种如权利要求1所述的帧同步虚拟信道分接器，其特征在于。该分接器包括的帧同步容错控制电路(1)、锁相控制器(2)、帧保护电路(3)、解扰码电路(4)、帧分路电路(5)、同步保护窗控制器(6)是利用一片大规模可编程逻辑器件FPGA实现的。
全文摘要
一种涉及将空间飞行器高速遥测基带信号实时同步分路的具有自适应特性的帧同步虚拟信道分接器,包括帧同步容错控制电路1、锁相控制器2、帧保护电路3、解扰码电路4、帧分路电路5、同步保护窗控制器6和纠错电路7,它能够将空间飞行器上由不同信源构成的,符合国际空间数据系统咨询委员会分包遥测和虚拟信道标准的下行数据流,实时分路为高速、中速、低速的数据。从而实现在同一物理信道上时分复用传送多种数据的要求。
文档编号H04B7/00GK1258966SQ98111798
公开日2000年7月5日 申请日期1998年12月29日 优先权日1998年12月29日
发明者苏建, 周晴, 孙辉先 申请人:中国科学院空间科学与应用研究中心