专利名称：用于数字多路复用信号的交换机结构的制作方法
技术领域：
本发明涉及交换机，尤其涉及多信道、无阻塞的交换机。
在各种各样的通讯系统中使用交换机以从一个或多个源向一个或多个目的地发送如声音、数据、视频和音频信号的数字信号。一个N×M多端口交换机可以用于连接任何N个输入数据信道到任何M个输出数据信道。每个数据信道可以指定它自己的物理信道或者多个信道可以被多路复用到一个单个物理信道以便共享该物理信道。一个严格的无阻塞交换机保证可以获得每个输入信道和每个输出信道之间的连接路径而不用在其他端口之间重新安排任何现有的连接。纵横制交换机是一个严格无阻塞交换机的例子。某些应用，如著名的同步光网络(SONET)系统要求交换机除了由无阻塞性能说明的重新配置能力以外提供多信道广播或广播能力。即交换机必须具有交换来自任何交换机输入信道的数据到它的一些或所有的输出信道的能力。假如无阻塞交换能力用于大量的同步传输信号如等级1(STS-1)、等级3(STS-3)、等级12(STS-12)或者SONET系统中的其他信道可能是特别有前途的。SONET和STS-1是公知的并且被论述过，例如由Lagle等人发布的美国专利5,715,248，由Byers发布的美国专利5,781,320，由Norman发布的美国专利5,742,605，由Morton发布的美国专利5,383,196，由Uchida发布的美国专利5,682,257，所有这些专利在此作为参考。
要求传播一组数据信道的物理信道(例如光纤、双绞线或同轴电缆)的数量常常通过多路复用数据信道到单个物理信道被减至最小，这样避免了与建立和维护附加的物理信道有关的资金花费。这种信号合并的一个结果是增加了物理信道上的数据速率。当这种高数据速率信号被交换时，可以去多路复用被多路复用的数据信道以便调节该装置从输入信道到输出信道的物理交换数据的交换速度限制。例如，一个10信道、每秒一千兆位(Gbs)的物理信道可以去多路复用为10个每秒100兆位(Mbs)的数据信道，因此显著地降低施加在物理交换机上的交换速度要求。所以，在物理信道上可以合并的数据信道的数量和交换数据信道的装置所需操作速度之间存在着一种折衷。另外，在物理输入/输出连接可得到交换的数量上的限定势必迫使数据信道合并到一个有限的物理信道数量上。由于输入/输出限制的限定在集成电路组件级是特别明显的，这里设计有时被管脚引出线限制了。即，虽然特别要求的电路可能物理地适合于在集成电路(IC)的尺寸限制内，但是不能获得足够的输入/输出管脚来调节所有的必须引入或引出该电路的信号。或者需用于该输入和输出数量的输入/输出缓冲器可能消耗太多的功率。另外，随着集成电路复杂性的增加，IC上各种电路元件的互联、互联的线路产生更多的困难并且往往导致管脚引出线和尺寸限制之间的折衷。
除了如减少设计的努力、标准化的重新使用、全面的测试和由此可靠的模块组合块、与大量模块生产有关的规模的经济性的模块化设计公知的优点以外，模块化设计可以允许设计者平衡输入/输出、装置尺寸、信号速度和线路限制之间竞争的要求。
因此很需要能调节输入/输出限制、装置交换速度限制、线路和装置尺寸限制的模块化交换机。
在根据本发明原理的交换机中，每个交换模块包括一个去组合块，一个交换核心和一个组合块，交换模块被组合以实现一个N×M多端口交换机，该交换机有效地连接N个输入端口到M个输出端口并且提供广播性能。这种交换机也可以实现作为无阻塞交换机。
在说明的实施例中，每个交换模块包括物理信道，称为输入和输出端口，每个端口传播至少一个输入或输出数据信道。所有的数据信道具有它们以相同数量的位包(bit-pack)组织的各个数据块。例如，如果要被交换的数据信道包含以字节组织的数据，即每个数据块是8位长，而诸位包(它们是数据块的几分之一)被组织为诸单个位，即每个位包是一位长，则一个模块用于一个位包的八个模块将组合形成一个交换机。类似地，一个三十二位数据块可以分别以三十二个、八个或四个模块组织为三十二个一位位包，八个四位位包，四个八位位包等等，用于交换数据信道。虽然数据块可以被组织为任何数量的位包而位包可以被组织为任何数量的位，为了容易描述，除非另外指出，下面的论述将一般假设一个数据块包含八位而一个位包包含一位。
每个模块内的去组合器分解或“切开”它接收的数据块为位包，从信道发送位包到交换核心。例如，在接收以字节为单位宽度数据块并且在一位位包上工作的模块中，去组合器切开每个字节为八位并且发送每一位到包含这种交换的八个交换模块内交换核心中不同的一个。
每个模块内的交换核心在位包级连接每个输入信道与每个输出信道。即，每个交换核心被指定一个特定的位包，在该位包上操作，接收对于所有信道的那些位包并且发送那些特定的位包到适当的组合器，并且经过组合器到输出信道。例如，在具有以字节为单位宽度数据块的信道上操作并且在位级(一位位包)交换的交换机中，一个交换核心将接收和交换来自所有输入信道的每个字节的第一位，第二个交换核心将接收和交换来自所有输入信道的第二位，第三个交换核心将接收和交换来自所有输入信道的第三位，等等。
每个模块内的组合器接收来自每个交换核心的交换的位包并且把该位包组合成用于每个输出信道的数据块。
对于本领域的技术人员来说，结合附图和下面的详细说明，本发明的上面和另外的特性、方面和优点将变得更加明显。
图1是一个根据本发明原理的N×M交换机的概念方块图；图2是一个根据本发明原理的交换模块的功能级方块图；图3是一个使用本发明原理的交换模块的2×2交换机的功能级方块图；图4是一个根据本发明原理的空间/时间交换核心的功能级方块图5是一个描述包括768×768无阻塞SONET交换的交换模块组合的功能级方块图；图6是一个说明768个信道的可能组织的位图，用于如图5交换机的768×768交换机的交换；图7是一个根据本发明原理的交换核心的功能方块图；图8是一个根据本发明原理的交换核心的另一个实施例的功能级方块图；图9是一个根据本发明原理的交换模块的方块图，它描述了八模块交换中的一个交换模块的互连路径；图10A和10B分别是根据本发明原理的交换核心的输入和输出变换；图11A和11B分别是仅使用一个交换模块的96×96的SONET交换的方块图表示，以及相应的输入/输出矩阵。
图12是一个八模块576×576 SONET交换的功能级方块图；图13A和13B分别是多位交换模块的功能级方块图，以及一个使用四个这种模块的768×768 SONET交换。
图14A和14B分别是多位交换模块的功能级方块图，以及一个使用四个这种模块的576×576交换。
虽然数据块可以被组织为任何数量的位包而位包可以被组织为任何数量的位，为了容易描述，除非另外指出，下面的例子一般假设数据块包含八位而一个位包包含一位。图1的概念方块图说明根据本发明原理的一个严格无阻塞N×M交换机的基本构成。交换机100接收来自可选择的去多路复用器102的数据并且交换来自N个输入数据信道中每一个的数据到选择的M个输出数据信道。在交换之后，输出信道被发送到可选择的多路复用器用于集中到较少数量的物理信道中。该交换机包括N个输入数据端口106-116和M个输出数据端口118-128。数据端口106-128提供交换机100和如说明实施例的去多路复用器102和多路复用器104的其他装置之间的物理信道。在说明实施例中，每个数据信道被指定它自己的数据端口。每个数据信道内的数据被组织在由位包组成的数据块中。所有数据信道可以将数据组织为例如由1位的位包组成的以字节为单位宽度数据块。交换机包括O个交换模块130-138，这里O是数据块中位包的数量。例如，当数据块是以1个字节为单位宽度而位包是以1位为单位宽度时O=8，当数据块是以1个字节为单位宽度而位包是以2位为单位宽度时O=4，等等。
O个交换模块130-138的每一个至少包括1个输入端口和1个输出端口。在说明实施例中，所有交换模块具有相同数量的输入端口和相同数量的输出端口。为了清楚起见，图1中省略了这些端口中的一些。交换模块130包括输入端口106和108以及输出端口118和120并且提供两个物理信道，每个用于输入数据信道到交换模块130和来自交换模块130的输出信道。交换模块130-138中每一个包括从相关输入端口接收数据的去组合器140-148，接收和交换来自每个去组合器的位包的交换核心150-158，以及接收来自每个交换核心的交换的位包的组合器160-168。下面将更详细地描述每个交换模块部件。
根据说明实施例的原理，当交换模块130接收一个数据块，例如一个字节时，去组合器140切开数据块为例如诸位的位包，并且分配诸位到各个交换核心150-158。因此，输入到去组合器140的来自数据信道的所有各个位1、2、3、4、5、6、7和8被分别发送到交换核心150、152、154、156、…158。图1说明了从去组合器140到交换核心150-158的各个连接路径170、172、176、178和180。还说明了提供从去组合器142到交换核心150的所有位为1的线路的连接路径182。为了清楚起见，图1去除了去组合器和交换核心之间的其余连接路径。类似地，示出了传播组合器160的交换位1-8的各个连接路径184、186、188、190和192。来自交换核心150的连接路径194传播从交换核心150的交换的位1到组合器162，该组合器组合来自各个交换核心150-158的交换位1-8。交换核心150-158连接到组合器160-168，为了清楚起见，以类似的方式，在图1省略了一些连接路径。
在操作中，来自数据信道的数据发送到去组合器140-148，这些去组合器以位为单位切开数据(假设为1位位包)并且发送切开的数据到交换核心150-158，它们中的每一个交换来自所有输入信道的所有各个位数据并且分配交换的位数据到适当的组合器160-168用于组合到输出端口118-128的数据块。
图2的方块图提供一个更详细的交换模块图，如同图1的交换模块130，相同的部件具有相同的表示标号。每个交换模块130可以包括N个输入端口106、108…109以及M个输出端口118、120…121。例如，在说明实施例中，这里每个数据块是以8位为单位宽度，每个位包是以1位为单位宽度，768个输入数据信道交换到768个输出数据信道，每个交换模块上的输入端口和输出端口的数量是768÷8=96个输入端口和96个输出端口。来自这些输入端口中每一个的数据在去组合器140中分解并且分解的位包，例如在1位位包实现中的单个位沿着连接170、172…173分配到内部交换核心150和其他交换模块的交换核心(未示出)。如果在每个去组合器内仅仅分解1个数据信道，则连接170、172、173中每一个传送仅仅用于一个数据信道的位包数据。另一方面，如果通过每个交换模块调节多个数据信道，连接路径170-173中每一个可以包括来自多个数据信道的位包数据。从去组合器140引导到其他交换模块的连接路径的数量等于交换模块O-1的数量，但是每个连接路径可以传播多个数据信道。另外，每个连接路径可以包括多个物理路径，如在一个集成电路中的线路、印刷电路迹线或传导路径。由一个数据块例如一个字节8位的位包数量确定交换模块的数量。
类似地，总的O-1连接路径182-183将其他去组合器连接到交换核心150，O-1、194-195连接将交换核心150连接到其他组合器，以及O-1、186-187连接路径将其他交换核心连接到组合器160。这些连接路径的每一个可以从多个数据信道发射位包，使得例如8个连接路径170、182…183可以每个传送来自96个数据信道的位包数据，因此为768个数据信道提供数据到交换核心150。去组合器140和组合器160可以分别包括一个去多路复用器和一个多路复用器。例如，借助于在这个例子中包括的多路复用器和去多路复用器，到去组合器140的96个输入信道可以传播在8个物理信道上。
图3的功能级方块图说明根据本发明原理的一个2信道、2位数据块、1位位包交换机300的结构。交换机300包括交换模块302和304。如前所述，每个交换模块302和304分别包括去组合器306和308、交换核心310和312以及组合器314和316。去多路复用器318接收输入数据信道ch1和ch2并且去多路复用数据，发送ch1数据到交换模块302以及ch2数据到交换模块304。去组合器306分解每个2位数据块到1位位包并且分别发送信道1、位1(c1b1)和信道1、位2(c1b2)到交换核心310和312。类似地，去组合器308分解信道2的每个2位数据块并且分别发送信道2、位1(c2b1)和信道2、位2(c2b2)到交换核心310和312。
交换核心310和312分别交换来自信道1和2的位1数据到输出信道3和4。因此，交换核心310发送信道3、位1(c3b1)和信道4、位1(c4b1)数据分别到组合器314和316。类似地，交换核心312发送信道3、位2(c362)和信道4、位2(c462)数据分别到组合器314和316。组合器314和316分别组合信道3和信道4的位包到2位数据块，这些数据块被转换到多路复用320。多路复用器320多路复用来自信道3和4的数据块并且产生输出数据流ch3/ch4。
图4说明了一个根据本发明原理的4×4交换核心400的概念方块图。交换400是一个空间/时间交换，它将物理或空间的交换与时间交换结合在一起以便调节信号速度和交换尺寸限制之间的竞争要求。即如果使用时间交换，位包可以被顺序地交换，则交换机可以在物理上做得小一些。同时，当使用空间交换的交换并行发生时，可以交换高速信号。如下面的例子明显看出，对于一个给定的实现，可以相对于其他因数折衷考虑一个因数以获得尺寸和速度的适当的混合。
在这个说明实施例中，4个输入信道的第1位，c1b1到c4b1被交换到4个输出信道的第1位，c5b1到c8b1。一个4∶2多路复用器402多路复用从各个去组合器发送到交换核心400的位包、第1位，到达2∶1多路复用器404、406、408和410。在这个说明实施例中，在第1个时隙期间，多路复用器402选择位c1b1和c2b1并且发送那些位到2∶1多路复用器404-410。在第2个时隙期间，多路复用器402选择位c3b1和c4b1并且发送它们到2∶1多路复用器404-410。以这种方式，2∶1多路复用器404-410中每一个可以选择任何输入c1b1到c4b1以分别锁存到存储区412-418。存储区412-418常常被描述并且以后作为一个交换矩阵，它可以相应于时隙和称为轨条(rail)的物理连接路径的组合。如在这个说明实施例中，代替在两个时隙中交换位，对于每个输出位位置412-418，通过重复一个4∶1多路复用器可以在单个时隙中交换所有的位。然而，这样一个实施例可能要求较高速度的电路并且可能占用更多的空间。如果空间和高速电路可以获得，则根据本发明原理，这样一个交换可以集成在交换模块内作为交换核心。从下面的例子可以明显地看到，在本发明的范围内可以考虑不同规模例如大一些的交换机以及不同等级的多路复用。
新的、模块化、非阻塞交换机特别适用于复杂的应用，如在SONET系统内768×768的STS-1信道的非阻塞交换。在图5的说明实施例中，这里相同的部件具有相同的参考标号，通过使用位切开方法(例如，每个位包是以一位为单位宽度)，模块交换机调节板的管脚、装置管脚、装置尺寸和功率消耗限制。在这个说明实施例中交换机包括八个交换模块，一个交换核心用于一位。每个交换模块内每个去组合器分解来自96个STS-1信道的数据，分配来自所有信道的数据位到适当的交换核心。例如，来自所有768个信道的所有第一位可以发送到第一个模块的交换核心150用于交换，来自所有768个信道的第二位可以发送到第二个模块的交换核心152用于交换，等等。
在下面的例子中，假设所有768个STS-1信号在包括八个交换模块的交换机之前在一级上同步于单个时钟。虽然在说明实施例中，模块交换工作在被切开为以1位为单位宽度的位切开的数据上，即使用一位位包，但是相同的考虑也可应用于工作在2位位包上的装置。
在每个交换核心150-158内，所有的相关位(例如位1用于交换模块130，位2用于交换模块132，等等)说明地输入到48个时隙中16个轨条上的交换核心(注意16×48=768)。每个轨条以311.04Mb/s的速率传送数据。以这种方式，768个STS-1信号的数据率可以通过8个这样的装置调节。即，因为STS-1信号的传输速率是每秒51.84兆位(Mbps)，768个这样的信号会产生每秒39.81千兆位(Gbps)的传输速率。因为每个装置的交换核心并行地工作在768个信道中每个的一位上，每一位被以(每个交换核心的轨条数量)×(交换核心的数量)×(交换处理速度)=16×8×311.04Mbps=39.81Gbps的速率、768个STS-1信号的数据速率处理。每个交换核心的内部，数据可以去多路复用到在一半速率155.52Mb/s上工作的32个轨条上。在这种情况下，768位可以在24个时隙的32个轨条上获得(注意32×24=768)。这种去多路复用可以进一步继续，这里数据经过两倍之多的轨条传送，每个轨条在一半速率上工作。
说明实施例的输入数据位可以由如图6所示的矩阵表示，其中每个行表示一个轨条而每个列表示一个时隙。每个输入STS-1信号的数据位可以通过一个轨条数和一个时隙数安排。这样一个矩阵以后称为输入位图。类似地，交换机输出可以通过一个输出位图表示，其中每个输出STS-1信道由一个输出轨条数和时隙数识别。
交换机在规定源的交换控制图的控制下工作，对于输出位图中768位的一个，它可以是一个STS-1数或图6矩阵表示的输入轨条和时隙数。假设数据轨条已经如上面表示的被去多路复用并且由图6矩阵表示，行数应该跨过1-32的范围而时隙数应该跨过1-24的范围。这样，一个相应于每个输出位的10位数可以表示输出位的源并且随后通过存储7680位可以实现交换控制图。例如，如果交换控制图包含在所有768个项中的轨条2、时隙21，则来自轨条2、时隙21的输入位应该广播到所有的输出信道。如果在交换控制图的768个项中是唯一的，它应该相应于一个重新配置网络，因为每个输出位源自于一个不同的位置。交换机可以调节广播和重新配置混合体的任何组合。
交换核心150-158中的每一个可以实现为一个单级空间交换。在这种情况下，输入位应该被存储用于24个时隙以便使所有768位可用于交换。一旦可得到所有的位，则一个768×768纵横制交换机能够工作以组合输出位图。然后在下一个24个时隙期间输出位图中的位在32个轨条上发送出去，而输入位图存储器被新的数据填满。这要求相当于768×768=589824个交叉点。
如上所述，使用空间/时间交换结构可以实现交换核心以便减少交换核心的尺寸。例如，代替每24个时隙仅仅一次操作纵横制交换机(即每24×6.43ns=154.32ns一次)，可以在每个时隙操作或重新配置交换机。这将允许交换核心的尺寸按24∶1的比例减少。在说明的768×768实施例中，每个这样的时间多路复用交换核心应该在尺寸上大致等于具有768×768/24=24576相同交叉点的纯空间交换机。时间多路复用或空间/时间实现应该包括附加的时间和控制复杂性，但可能提供其他的优点。
可以采用轨条和时隙的不同组合以各种配置实现这样的空间/时间交换机。图7提供这样一个空间/时间实现700的说明实施例的概念方块图，以后称为扩展器空间/时间交换机。这样一种配置使用选择块701用于交换核心输出位图的768个位置中每一个。在说明实施例中，每个选择块701使用一个32∶1的多路复用器702来选择32个轨条中的一个。选择的轨条可以在所有的24个时隙中保持相同，因为作为“异或”门708和锁存器710的组合在功能级说明的控制电路与768多路复用器702的每一个有关，并且用作将输入到多路复用器的768位的所需位经过24个时隙锁存到输出位图706。即每个32∶1多路复用器选择32个轨条中的一个并且控制电路(即门708和锁存器710)的锁存动作选择24个时隙的所需时隙。因此，768个输入位的适当位、32中的一个在24个时隙中任何一个可以被选择写到输出位图706内的一个位置。
因为一位来自每个输入信道的所有768个输入位发送到一个选择块701，所以任何一位可以发送到输出位图706内的所有位置。即交换核心700可以用于广播来自任何输入信道的数据到所有的输出信道。例如，如果选择块701指向输出位图706的轨条1、时隙1并且如前所述由交换控制图确定的它的源是输入位图的轨条8、时隙19(未示出)，则在所有24个时隙期间到多路复用器702的5位控制输入可以选择轨条8出现在多路复用器702的输出端。随后仅仅在输入时隙19期间由“异或”电路708功能表示的使能电路将触发锁存器710，这样选择在时隙19出现在轨条8上的位用于输出到轨条1、时隙1。在这个说明实施例中，在24个时隙之后，所有的输入位已经交换到输出位图706内的适当位置，然后输出位图706可以被并行加载到另一个位图712，它操作以缓冲输出数据并且允许位图706被以输出数据加载用于下一个连续的24个时隙。
可以利用768个选择块701的规律性以组织它们到小的、有效的布置单元，这些单元在集成电路实现中重复地使用。即在这个说明实施例中使用的八个交换核心中每一个可以在各种集成电路实现中实现，不管所有八个模块被封装在单个集成电路内，单个集成电路包含单个模块，还是每个模块被分配到所有多个集成电路。不考虑封装，每个交换核心可以被组织在若干有效布置的任何一个。
在图8的功能级方块图中说明了另一个交换核心800。交换核心的这个说明实施例使用32个768∶1多路复用器802。在这个实施例中，对于24个时隙的每一个在一个步骤从一个32位总线805(每位一个轨条)加载输入位图804。这样一旦输入位图804被来自768个信道中一个的一位填满，其内容就被并行移动到一个完全相同的输入位图806。在每24个时隙期间32个多路复用器802中的每一个传送一个选择位到32位输出数据总线808。即在任何时隙，由32个多路复用器产生输出数据总线808的数据。每个多路复用器802可以利用所有768个输入位图并且专用于产生输出总线的一个轨条。在每个时隙期间到每个多路复用器的10位控制输入一般将改变。因此，在每个时隙激活需用于交换控制图的7680位的不多于320个控制位，并且交换控制图可以例如实现在区域有效的双端口RAM中。在说明的SONET应用中，多路复用器802必须以155Mbs工作或者必须采取其他步骤以调节SONET数据速率。例如，随着在多路复用器控制位计时中相应的变化，可以加上一个重新计时级。
图9的功能级方块图提供一个在768×768无阻塞SONET STS-1交换机中使用的八个交换模块中一个的互联路径的更详细的视图。交换模块800包括去组合器802，768×768单个位交换核心804以及组合器806，所有这些根据本发明的原理如在前面关于去组合器、交换核心和组合器的论述中实现。在这个说明实施例中，每个交换模块在一个单独集成电路上实现并且每个去组合器和组合器分别包括一个去多路复用器和多路复用器。
每个模块800在去组合器802接收八个STS-12输入并且在组合器806提供八个STS-12输出。因为每个STS-12信号包括12个STS-1多路复用的信号，所以8个输入包含等同于8×12=96个STS-1信号。因此一个包括8个交换模块800的交换机可以连接768个STS-1输入信道到768个STS-1输出信道。在这个说明实施例中，去组合器802去多路复用八个STS-12信道到96个STS-1信道并且分解96个STS-1信道的数据块(字节)到以位为单位宽度的切片。在以这种方式切开输入信号之后，去组合器802顺序地多路复用“垂直切片”，即所有96个STS-1信号的以位宽度为单位的位包并且在标记BIT1的垂直输出上输出它们。括弧中的“装置1交换核心”表示分解位包被发送到装置1的交换核心。因此，BIT1数据将被发送到装置1交换核心804，BIT2数据将被发送到装置2交换核心(未示出)，等等。这样，在所有96个输入STS-1信道上的信息在去组合器的八个以位为单位的输出上输出。去组合器的八个输入上的位速率和八个输出轨条的位速率是相同的，但是格式是不同的；输入是(“水平切片”)字节交错的STS-12(即总的64个STS-12的8个)而输出是(“垂直切片”)位交错的STS-1，这里输出仅具有一个位包。输入轨条具有来自STS-12(或12个STS-1)的所有位，输出轨条仅仅具有来自所有96个STS-1的位1。
为了更加清楚，STS-12输入具有12个多路复用的字节(一个字节来自每个STS-1，每个字节是8位)并且因此具有一个96位的周期。如前所述，去组合器的以位为单位的输出也具有96位的周期，因为每个去组合器工作在96个STS-1上。交换核心804是一位768×768交换机。它以96的周期在八个轨条的一个上(即每周期8×96=768位)接收输入，根据控制图交换它们并且在八个输出轨条上输出结果，同样每个具有96的周期。你可以将输入看作输入位的8行乘以96列矩阵，它们被根据交换控制图重新安排到一个输出8行×96列矩阵。在图10A和10B的输入和输出表分别说明这个周期。在输入表10A中，每一行包含来自八个装置中一个的去组合器的位1。水平轴代表时间轴。这个矩阵的每个入口表示由去组合器多路复用的不同信道。交换的结果能够引导输入表中任何位到输出表的任何位置。根据交换块的设计，你可以完成广播、多信道广播、在交换控制图命令下的一对一的交换或停止或者这些的组合。
在这个说明例子中，每个交换模块800包含整个交换功能的1/8。交换机的严格无阻塞特性来自于这个块的设计。然而，根据本发明原理的交换机不需要是无阻塞的。
返回到图9，组合器806组合八个以位为单位的多路复用的输入到96个STS-1的字节并且随后进一步多路复用它们到八个STS-12信号。这个功能是去组合器功能的逆。输入信号来自于八个交换核心，每个包含一个具有96的周期的不同位(位1到位8)。模块800的每一个可以包含常规的功能块，如时钟恢复、时钟域调整、控制器接口、交换控制图，等等(未示出)。如上所述，用于这个说明实施例的八个装置之间的互联在图9的括弧中说明。注意(1)去组合器802工作在STS-12信号的输入(源)八个轨条切片的所有位上。
(2)交换核心804工作在用于整个交换的所有STS-1的位1上。
(3)组合器806工作在输出(目的地)八个轨条STS-12切片的所有位上。
如图11的概念方块图说明的，单个交换模块1100，如图8的交换模块800可以连接以产生一个96×96的STS-1交换。在这样一个实施例中，来自去组合器1102的所有输出连接到交换核心1104的输入而来自交换核心1104的所有输出连接到组合器1106的输入。相应的输入/输出矩阵在图11B中示出。在这个说明实施例中，不是图9例子的用于每个输入信道(STS-1信号)的交换单个位，单个交换核心1104交换输入信道的所有8位到输出信道内的所有位置。因为这是一个96×96交换，交换表可以仅仅在相同行内重新安排(如广播、多信道广播、一到一或停止)而不跨越行。可以使用类似的连接以实现一个仅使用两个交换模块的192×192的STS-1交换，或者使用四个交换模块的一个384×384交换。
通过图12的实施例进一步说明新的交换模块的灵活性，其中使用八个交换模块1202-1216以形成一个576×576的STS-1交换。如前所述，在这个图中每个交换模块分别包括标记为D、S和A的一个去组合器、一个交换核心以及一个组合器。六个模块1202到1212的每一个被连接以接收8个STS-12输入并且发射8个STS-12输出。这种配置提供用于576个STS-1信号的交换。
在模块1202-1212中每个去组合器将输入信号分为八个单独的位并且输出它们(以位为单位的多路复用)到八个轨条，这八个轨条输出到八个装置的交换部分。这样，六个去组合器输出六个模块×8个轨条=48个轨条。48个轨条连接到八个交换核心，每个的情况为每个交换模块六个输入轨条。交换输出类似地连接到组合器输入。即使在这个说明实施例中交换模块被用于一个576×576交换，周期保持与用于768×768交换时相同并且对于这个或其他类似的应用不需要在时钟速率或时间上有任何变化。注意在这个例子中没有使用在最后两个模块1214和1216中的去组合器D和组合器A。
图13的功能级方块图说明一个多位交换模块的基本功能部件，使用四个(或少一些)交换模块可以用于实现根据本发明原理的一个768×768的STS-1交换。因为交换控制图用于每个交换模块，这种方法不仅减少在这种交换机中交换模块的数量，而且减少了交换控制图的数量，这些图必须由相同量重现从八个到四个。另一方面，交换核心可以工作在一位的几分之一上，如每个交替位(在“半位”的情况下)以两倍之多的装置做一个更大的(1536×1536)交换机结构。另外，如果打算用于相同模块内交换核心的去组合器的信号经过多路复用器在内部发送，则输入和输出管脚的数量可以减少，这导致了较低的功率消耗和减少板上拥挤。
如关于图13B论述的，如交换模块1300的四个交换模块可以被连接以实现一个768×768的STS-1交换。交换模块1300在去组合器D的输入端接收十六个STS-12信道。这些信号被分解到以位为单位的多路复用的16个输出轨条。每对轨条传播来自192个STS-1的一个不同位(如位1、位2…位8)。交换核心S包含用于交换768位图的2位的电路。因此，在连接到交换输入的十六个轨条中，四个来自相同模块内的去组合器D。这四个轨条可以内部从去组合器块连接到交换块。
可以设置多路复用器M1使得对于模块1的1302应用，4个装置内部的轨条传播位1、2以及对于模块4的1308应用，它们传播位7、8。对于模块2的1304应用去组合器D的12个装置之间的输出分别传播位3、4；5、6；7、8，而对于模块4的1308应用它们分别传播位1、2；3、4；5、6。下面将关于图13B结合这个说明实施例更详细地论述与其他模块的互联。对于模块1，多路复用器M2引导来自去组合器D的模块内部的输入到交换核心S的第一个192个输入，而对于模块2应用，M2引导模块内部的输入到STS-1输入数193-384。另外，对于模块1应用，M2引导12个外部输入(以4个为一组)分别到交换输入数193-384、384-576以及577-768。对于模块2应用，M2引导12个外部输入(以4个为一组)分别到交换输入数1-192、384-576以及577-768。对于模块3和模块4应用的M2要求可以类似地获得。
对于模块1应用，多路复用器M3的四个装置内部的连接传播来自STS-1输出数1-192的信息。对于模块3应用，来自M3的四个装置内部的轨条传播来自输出数STS-1的385-576的信息。对于模块1应用，12个外部输出分别传播(以4个为一组)用于STS-1输出数193-384、384-576以及577-768的信息。对于模块3应用，M3的12个外部输出分别传播(以4个为一组)用于STS-1输出数1-192、193-384以及577-768的信息。
对于模块1应用，从交换机到M4的四个模块内部的输出引导到位1、2输入。对于模块2应用，来自交换机的四个模块内部的输出引导到位3、4输入。对于模块1应用，12个外部输入被分别引导到(以4个为一组)位3、4；5、6和7、8。对于模块2应用，12个外部输入被分别引导到(以4个为一组)位1、2；5、6和7、8。
如图13B所示，模块1302的交换核心工作在位1和2。类似地，装置1308的交换核心工作在所有768个STS-1的位7、8。这样，在模块1302的情况下，从去组合器D到交换核心S的装置内部的连接从第一个(16 STS-12×12 STS-1=)192个STS-1带来位1、2。而在模块1308的情况下，装置内部的连接从最后的192个STS-1带来位7、8。可以设置图13A所示的多路复用器M1，使得对于模块1302应用，4个装置内部的轨条传播位1、2，而对于模块1308应用，它们传播位7、8。对于模块1302应用，去组合器D的12个装置之间的输出分别传播位3、4；5、6；7、8，而对于模块1308应用，它们分别传播位1、2；3、4；5、6。从关于图13A和13B的论述中另外的模块内部和模块之间的连接是很明显的。在单个位或多个位交换核心实现中可以使用多路复用器用于模块内部(在集成电路交换模块实现中为装置内部)的连接。
在前面的说明实施例中，每个去组合器输出轨条包含单个位(例如位1或位2，等等)，因此，输出轨条的数量看起来被限制在一个八的整数倍。然而，通过多路复用一个以上的位到一个输出轨条，可以得到更多的量化度和优化的装置尺寸。图14A的交换模块1400的说明实施例可以与如图14B说明的三个其他类似的交换模块组合以产生一个576×576 STS-1交换机。模块1400包括12个STS-12输入，使得每个模块提供相当于12×12=144个STS-1信号的连接。模块1400实际上可能比图13A的模块1300小一些。另外，与模块1300组合器A的16个输出相比，模块1400仅具有12个来自组合器A的输出。
去组合器D产生12个输出，其中3个是到2位交换块S的装置内部的连接。这三个输出轨条对于所有144个STS-1信号包含位0和1。对于48个STS-1信号每个轨条传播位0和1并且因此具有一个96的周期。如果对于每个STS-1，位1跟着位0，则这两位的交换可能以较少的转换(以及较少的功率消耗)完成，因为对属于相同STS-1的两位，交换表信息是相同的。然而，只要它们和交换核心设计一致，也可以使用如四个位0后跟着四个位1的任何其他多路复用安排。9个其他去组合器输出可以分为三组。每个三个轨条的组类似地传播用于144个STS-1的2位。在图14B说明用于四个交换模块1402-1408的相应的互联。也应该注意到去组合器输出速率不需要与输入速率相同。它们可以以较低的速率(例如，以两倍之多轨条的速率的一半)或较高的速率以调节互联技术的性能。
根据本发明的原理，可以使用交换模块实现各种交换，这些模块的每一个包括一个去组合器、一个交换核心以及一个组合器。不需要采用由一个特定交换实现使用的所有模块的所有部件部分。例如，虽然可以在一个交换机中使用八个模块，但并不需要使用所有模块的去组合器和组合器来实现该交换。每个交换模块内的每个交换核心被估计大小以交叉连接整个数量的可交换实体(如768、576、1536，等等)用于分数/单个/多个位。在一个交换机中使用的装置总数量一般由每个数据块的所有位(例如8)管理，这些数据块由每个交换模块内的交换核心工作的每个位包(例如，2位、1位或5位，等等)的位分开。整个输入信号分配到每个交换模块的去组合器或整个输出信号从每个交换模块的组合器分配。当可能时，这种分配一般是均匀分配，以便优化特别实现的大小和速度。分解的输出可以经过模块内部或模块之间的连接被连接到交换核心并且交换输出可以经过模块内部或模块之间的连接被连接到组合器输入。
为了说明和描述的目的，已经提供了前面本发明特别实施例的描述。但是并不打算限制本发明的形式仅仅在如公开的实施例上，根据上面的技术可以进行许多修改。例如，物理实现媒介可以采取许多形式，每个交换模块作为一个板级产品、一个混合体、一个集成电路或者集成电路内一个单元或类似的子电路产生。选择和描述的实施例最好地解释了本发明的原理和它的实际应用，因此使得本领域的技术人员能够最好地利用本发明。本发明的范围仅仅由附加的权利要求书限定。
权利要求
1．一种交换模块，用于交换在数据块中格式化的数字输入数据“Q”个输入数据信道到“R”个输出数据信道，每个数据块包括每个有“P”位的“O”个位包，该交换模块包括一个去组合器，用于把每个数据块分解为每个有P位的O个位包，一个交换核心，用于交换来自Q个输入数据信道的诸位包到R个输出数据信道，以及一个组合器，用于把每个有P位的O个交换位包组合成诸数据块，用于R个输出数据信道。
2．如权利要求1所述的交换模块，其中交换核心被配置以对于由去组合器分解的每Q个数据块交换PQ个位，这里PQ表示P乘以Q。
3．如权利要求1所述的交换模块，其中去组合器被配置以对于由去组合器分解的每Q个数据块将来自交换核心的PQO-PQ个位发射出去。
4．如权利要求1所述的交换模块，其中交换核心被配置以对于由去组合器分解的每Q个数据块交换PQO个位。
5．如权利要求1所述的交换模块，其中交换核心是一个空间/时间交换核心。
6．如权利要求5所述的交换模块，其中交换核心是一个集中器空间/时间交换核心。
7．如权利要求5所述的交换模块，其中交换核心是一个扩展器空间/时间交换核心。
8．如权利要求1所述的交换模块，其中在单个集成电路上实现去组合器、交换核心以及组合器。
9．如权利要求1所述的交换模块，其中PO=8。
10．如权利要求1所述的交换模块，其中去组合器被配置以分解诸数据块到小于一位的诸位包。
11．一种交换模块，用于交换在位包组成的数据块中格式化的数字信息，包括一个去组合器，通过切割数据块为位包响应于来自一个或多个数据信道的输入数据，一个交换核心，通过交换来自一个输入信道的位包到一个输出信道响应于从一个去组合器接收的位包，一个组合器，通过把位包组合成输出信道数据块响应于从一个或多个交换核心接收的位包。
12．如权利要求11所述的交换模块，其中交换核心是一个空间/时间交换核心。
13．如权利要求12所述的交换模块，其中交换核心是一个扩展器空间/时间交换核心。
14．如权利要求11所述的交换模块，其中在单个集成电路上实现去组合器、交换核心以及组合器。
15．一种交换机，用于从N个输入信道到M个输出信道交换在位包组成的数据块中组织的数据，包括多个交换模块，每个包含一个去组合器，一个交换核心，一个组合器，这些模块通过把来自N个输入信道的数据块分解成位包，交换位包，以及把交换的位包组合成数据块用于M个输出信道而响应输入数据块。
16．如权利要求15所述的交换机，其中至少一个去组合器通过把它从所有数据信道接收的所有数据的数据块切割成位包而响应来自一个或多个数据信道的输入数据。
17．如权利要求15所述的交换机，其中每个交换核心通过交换来自输入信道的位包到输出信道而响应从一个去组合器接收的位包。
18．如权利要求15所述的交换机，其中至少一个组合器通过把位包组合成数据块而响应从一个或多个交换核心接收的位包。
19．如权利要求15所述的交换机，其中交换机包含一个交换模块用于一个数据块内的每个位包。
20．如权利要求15所述的交换机，其中交换机对于一个数据块内的每个位包包含少于一个交换。
21．如权利要求15所述的交换机，其中由交换机交换数据的信道数是模块数的整数倍。
22．如权利要求15所述的交换机，其中该交换机是一种无阻塞交换机。
23．如权利要求15所述的交换机，其中输入和输出数据信道被平均分配到诸模块。
24．如权利要求15所述的交换机，其中在它的去组合器处至少一个模块没有被连接用以接收输入数据信道。
25．如权利要求15所述的交换机，其中每个模块封装在单独的集成电路中。
26．如权利要求15所述的交换机，其中多个模块封装在单个集成电路中。
27．如权利要求15所述的交换机，其中每个模块内的交换核心是一个空间/时间交换核心。
28．如权利要求27所述的交换机，其中交换核心是一个扩展器空间/时间交换核心。
29．如权利要求15所述的交换机，其中每个去组合器被配置以分解大于一个字节宽度的数据块。
30．如权利要求15所述的交换机，其中交换机被配置以交换768个STS-1输入信道到768个STS-1输出信道。
31．如权利要求15所述的交换机，其中去组合器被配置以在Y个输入轨条上接收来自X个输入信道的数据，Y个输入轨条的每一个接收来自X/Y个输入信道的所有数据块。
32．如权利要求31所述的交换机，其中每个去组合器被配置以在Z个轨条上以位包为形式输出数据，这里Z是每个数据块的位包数量并且从1到Z个输出轨条的每一个传播所有X个输入信道的从1到Z的所有相应位包。
33．一种交换在数据块中格式化的数字输入数据的“Q”个输入数据信道到“R”个输出数据信道的方法，每个该数据块由每个有“P”位的“O”个位包组成，该方法包括步骤(a)把每个数据块分解成每个有P位的O个位包，(b)交换来自Q个输入数据信道的诸位包到R个输出数据信道，以及(c)把每个有P位的O个交换的位包组合成诸数据块，用于R个输出数据信道。
全文摘要
在一种交换机中,包括去组合器块、交换核心和组合块的交换模块被组合以实现一个N×M多端口交换机,该交换机有效地连接N个输入端口到M个输出端口,提供广播性能并且可以是无阻塞的。交换机工作在数据信道上,这些信道都具有它们以相同的位包数量组织的各个数据块。每个模块内的去组合器切开输入的数据块为位包并且发送位包到交换核心。每个模块内的交换核心以位包等级将每个输入信道与每个输出信道连接起来。
文档编号H04L12/54GK1300148SQ9912352
公开日2001年6月20日 申请日期1999年11月10日 优先权日1999年11月10日
发明者格里弧珊·噶格, 詹姆斯·韦普勒 申请人:朗迅科技公司