一种afdx数据采集记录器的配置及存储方法
【技术领域】
[0001]本发明属于集成电路设计技术领域，尤其涉及一种AFDX数据采集记录器的配置方法。
【背景技术】
[0002]航空电子全双工交换式以太网AFDX在以太网的基础上增加了虚拟链路及冗余通路的机制，提供了一个具有确定性和可靠性的网络，ΑΠ)Χ高速的特点使得必须为AFDX总线开发一个高速高可靠性的数据采集记录系统。
[0003]AFDX数据采集器实现对AFDX数据监控端口输出的AFDX数据进行采集，对采集的每个AFDX数据帧存储在采集器的记录设备中，在存储时需要根据用户的实际系统应用需求，将数据及缓冲区地址等保存下来，以便处理器和FPGA逻辑配合将数据正确、高效的读写，方便用户使用。
【发明内容】
[0004]本发明目的是提供一种AFDX数据采集记录器的配置及数据存取方法，用以实现将采集到的数据分类、对应存放，以便处理器和FPGA逻辑配合将数据正确、高效的读写，方便用户使用。
[0005]本发明的技术解决方案是:
[0006]一种AFDX数据采集记录器的配置及存储方法，包括以下步骤:
[0007]步骤I，建立3个配置区，其中:配置I区保存VLID信息，配置2区保存对应的网络数据帧信息，配置3区保存每个网络数据帧的小周期、网络包缓冲区偏移、输出缓冲区偏移信息;
[0008]步骤2，采集的AFDX数据经过滤模块的第一级过滤后，筛选出需要的帧数据中的VLID信息，以及与VLID信息一一对应的帧数据中的网络数据帧的内容信息；将VLID信息存入配置I区，将网络数据帧的内容信息存入配置2区；
[0009]步骤3，将每个网络数据帧的小周期、网络包缓冲区偏移、输出缓冲区偏移信息存入配置3区；
[0010]步骤4、处理器挑选参数的偏移位置发送给FPGA逻辑，FPGA逻辑按照偏移将网络数据帧中的数据筛选，并按照配置3区的输出缓冲区的偏移将筛选数据连同时间及要求的信息存储到指定的位置，并更新指针标识。
[0011 ] 上述配置I区的大小可存储4096个VLID信息。
[0012]本发明具有的优点:
[0013]本发明提供一种AFDX数据采集记录器的配置方法，将配置区分为3个部分:配置I区保存VLID信息，配置2区保存对应的网络数据帧信息，配置3区保存每个帧的小周期、网络包缓冲区偏移、输出缓冲区偏移信息，从而实现了将采集到的数据分类、对应、分区存放，以便处理器和FPGA逻辑配合将数据正确、高效的读写，方便用户使用。
【附图说明】
[0014]图1为AFDX数据采集器配置区示意图。
【具体实施方式】
[0015]本发明AFDX数据采集记录器的配置方法，将配置区分为3个部分:配置I区保存VLID信息，配置2区保存对应的网络数据帧信息，配置3区保存每个帧的小周期、网络包缓冲区偏移、输出缓冲区偏移信息；
[0016]配置I区保存的VLID信息是经过AFDX采集记录器过滤模块的第一级过滤(S卩VLID过滤)后，筛选出需要的帧数据中的VLID信息，可以存储4096个VLID信息；
[0017]配置2区保存的VLID信息是经过AFDX采集记录器过滤模块的第一级过滤(S卩VLID过滤)后，筛选出需要的帧数据中的网络数据帧的内容信息，可以存储4096帧的整帧内容，并且和配置I区中存储的VLID为一一对应；
[0018]配置3区保存每个帧的小周期、网络包缓冲区偏移、输出缓冲区偏移信息。其中:
[0019]要保存每个帧的小周期是由于在实际系统中，应用可能将关键数据如高度、速度、温度或其他数据放在一个AFDX帧中同时传输，但每个小周期号只选取I个参数进行筛选，有可能需要在其他的小周期中在此帧中继续筛选其他的信息，所以需要将帧进行暂存，但时间不会超过大周期(在一个大周期下必须完成4096个配置的一次轮询，一个大周期分为多个小周期)。
[0020]网络包缓冲区偏移是经过AFDX采集记录器过滤模块的第一级过滤(S卩VLID过滤)后，筛选出需要的帧数据中的网络数据帧，保存数据帧的地址信息；
[0021]输出缓冲区偏移信息是经过AFDX采集记录器过滤模块的第二级过滤(即挑参数过滤)后，过滤模块按照配置表将需要的参数信息挑出，并按照配置表要求组合数据，增加时间戳信息，将数据按照配置表中指定的偏移存储到输出BUF中保存起来。
[0022]在实际应用时，处理器会将需要挑选参数的偏移位置告诉FPGA逻辑，FPGA逻辑按照偏移将数据帧中的数据再挑选出来，并按照配置3区的输出缓冲区的偏移将挑选的数据连同时间及要求的信息存储到指定的位置，并更新指针标识，供用户读取。
【主权项】
1.一种AFDX数据采集记录器的配置方法及存储方法，其特征在于:包括以下步骤: 步骤I，建立3个配置区，其中:配置I区保存VLID信息，配置2区保存对应的网络数据帧信息，配置3区保存每个网络数据帧的小周期、网络包缓冲区偏移、输出缓冲区偏移信息； 步骤2，采集的AFDX数据经过滤模块的第一级过滤后，筛选出需要的帧数据中的VLID信息，以及与VLID信息--对应的帧数据中的网络数据帧的内容信息;将VLID信息存入配置I区，将网络数据帧的内容信息存入配置2区； 步骤3，将每个网络数据帧的小周期、网络包缓冲区偏移、输出缓冲区偏移信息存入配置3区； 步骤4、处理器挑选参数的偏移位置发送给FPGA逻辑，FPGA逻辑按照偏移将网络数据帧中的数据筛选，并按照配置3区的输出缓冲区的偏移将筛选数据连同时间及要求的信息存储到指定的位置，并更新指针标识。2.根据权利要求1所述的AFDX数据采集记录器的配置及存储方法，其特征在于:所述配置I区的大小可存储4096个VLID信息。
【专利摘要】本发明涉及一种AFDX数据采集记录器的配置及存储方法，该方法将配置区分为3个部分：配置1区保存VLID信息，配置2区保存对应的网络数据帧信息，配置3区保存每个帧的小周期、网络包缓冲区偏移、输出缓冲区偏移信息。本发明实现了采集到的数据分类、对应、分区存放，方便处理器和FPGA逻辑配合将数据正确、高效的读写，方便了用户使用。
【IPC分类】H04L12/24
【公开号】CN105515868
【申请号】CN201510932500
【发明人】夏大鹏, 田泽, 马宁, 姜丽云
【申请人】中国航空工业集团公司西安航空计算技术研究所
【公开日】2016年4月20日
【申请日】2015年12月12日