用于高速模拟波束形成的系统和方法
【专利摘要】本公开涉及用于高速模拟波束形成的系统和方法。根据实施例，射频(RF)前端系统包括第一芯片，第一芯片包括被耦合至第一输入端子的倍频器。倍频器被配置成通过使在第一输入端子处接收到的振荡参考信号在频率上按比例扩大而形成经按比例扩大的参考信号。第一芯片还包括被配置成提供第一振荡VCO信号的压控振荡器(VCO)，和被耦合至VCO和倍频器的振荡器切换器。振荡器切换器被配置成从第一振荡VCO信号与经按比例扩大的参考信号之间选择本地振荡器(LO)信号。第一芯片还包括被耦合至振荡器切换器的输出的第一相移器，和具有被耦合至第一相移器的输出的输入的调制器。
【专利说明】
用于高速模拟波束形成的系统和方法
技术领域
[0001]本发明总体涉及用于射频(RF)波束形成的系统和方法，并且在特定实施例中涉及用于高速模拟波束形成的系统和方法。
【背景技术】
[0002]具有长范围和高吞吐量的RF相控阵波束形成系统是诸如无线千兆比特(WiGig)或者其他消费者无线系统中的通信回程和高速路由等的很多应用期望的。很多应用青睐在毫米波范围内(特别是57千兆赫至86千兆赫(GHz)范围内)操作的低功率方案，它们是具有用于不同消费者的灵活的发射与接收划分的可扩展多输入多输出(MIMO)系统。其他期望的特征包括容易生产测试、高的信道间隔离和稳健的热与机械性能。
[0003]然而，设计这样的RF波束形成系统提出了许多挑战。如果数字波束形成是待使用的，则用以支持大信道带宽(例如，250MHz至2GHz)的基带处理将由于高速模数转换器(ADC)和数模转换器(DAC)而要求过分地高的功率消耗。如果模拟波束形成是待使用的，则长范围(例如，针对回程200米以上)且大调制的星座图(QAM16以上)将对信噪比(SNR)和抖动提出严格要求。这些噪声和抖动要求将由于高功率和高频率时的相移所引入的非线性而被增强并且将进一步约束设计的灵活性和可扩展性。
【发明内容】
[0004]根据本发明的实施例，提供一种用于相控阵波束形成的方法。方法包括从发射模式和接收模式之中选择用于至少一个芯片的第一操作模式。至少一个芯片包括第一相移器和具有被親合至第一相移器的输出的输入的调制器。方法还包括从主机模式和从机模式之中选择用于至少一个芯片的第二操作模式和由至少一个芯片获得第一振荡信号。方法还包括当至少一个芯片处于发射模式时由至少一个芯片生成目标RF发射信号。生成目标RF发射信号包括由第一相移器根据第一相移对第一振荡信号进行相移以形成第一经相移的信号。方法还包括由调制器根据第一经相移的信号确定经调制的RF信号。
[0005]根据本发明的另一实施例，还提供一种RF前端系统。系统包括第一芯片，第一芯片包括被耦合至第一输入端子的倍频器。倍频器被配置成通过使在第一输入端子处接收到的振荡参考信号在频率上按比例扩大而形成经按比例扩大的参考信号。第一芯片还包括被配置成提供第一振荡VCO信号的压控振荡器(VCO)，和被耦合至VCO和倍频器的振荡器切换器。振荡器切换器被配置成从第一振荡VCO信号与经按比例扩大的参考信号之间选择本地振荡器(LO)信号。第一芯片还包括被親合至振荡器切换器的输出的第一相移器，和具有被親合至第一相移器的输出的输入的调制器。
[0006]根据本发明的另一实施例，还提供一种用于LO信号生成的系统。系统包括第一芯片，第一芯片包括具有多个VCO的VCO电路。VCO电路被配置成接收第一 VCO调谐信号和VCO使能信号并且根据第一 VCO调谐信号和VCO使能信号来提供VCO输出信号。第一芯片还包括被親合至VCO电路的至少一个第一振荡器切换器。至少一个第一振荡器切换器被配置成接收振荡外部参考信号并且从外部参考信号与VCO输出信号之中进行选择。第一芯片还包括被親合至至少一个第一振荡器切换器的输出的第一相移器。
【附图说明】
[0007]为了更加完整的理解本发明及其优点，现在对结合附图进行的以下描述做出参考，其中:
[0008]图1是图示出根据本发明的实施例的被安装在印刷电路板(PCB)上的RF相控阵波束形成系统的框图；
[0009]图2是图示出可以用在根据本发明的RF波束形成系统中的RF前端芯片的框图；
[0010]图3是图示出专用于生成用于由根据本发明的实施例的前端芯片使用的多个经相移的LO信号的LO芯片的框图；
[0011]包括图4A和图4B的图4图示出使用前端芯片和专用LO芯片两者的多个实例的相控阵；
[0012]图5是图示出用于使用根据本发明的实施例的RF波束形成部件发射和接收的方法的流程图；和
[0013]图6是可以用于实施根据本发明的实施例在本文中所公开的装置和方法中的一些的处理系统的框图。
【具体实施方式】
[0014]下面详细讨论当前优选实施例的制作和使用。然而应该领会的是，本发明提供了可以在各种各样的具体背景下体现的很多适用的创新性概念。所讨论的具体实施例仅仅是说明了用以制作和使用发明的具体途径，但不限制发明的范围。
[0015]本发明将参照如下具体背景下的优选实施例来描述:用于在诸如支持相控阵信道的灵活的发射和接收划分的毫米波MMO系统等的RF收发器系统中使用的低噪声模拟波束形成的系统和方法。进一步的实施例可以应用于要求低噪声来支持诸如例如通信回程、WiGig等的高速扩展范围应用的RF发射器/接收器系统。
[0016]图1图示出包括多个单信道前端芯片102A至102D的被安装在PCB上的相控阵RF波束形成系统。在一些实施例中，前端芯片102A至102D能够以诸如V频段和E频段波长等的毫米波长操作。在图1的实施例中，前端芯片102A至102D具有允许它们被同步作为主机或者从机并且在它们的外部天线106处发射或者接收的灵活的操作模式。在其他实施例中，前端芯片是不使用外部天线106的天线在封装中的(AiP)器件。
[0017]再次参见图1，前端芯片102A和102C处于发射模式且形成发射组，而前端芯片102B和102D处于接收模式且形成接收组。芯片102A至102D的操作模式可以使用标准接口、例如串行外围接口(SPI)来选择。主机模式前端芯片102A和102B对于彼此和对于从机模式前端芯片102C和102D在结构上是相同的。在一些实施例中，该相同的前端结构支持仅单个芯片的测试和认证。主机前端芯片102A和102B包括作为主机VCO的VCO，其生成LO信号和相对于LO信号在频率上被按比例缩减以形成用于在使从机芯片同步时使用的参考信号的信号。在一些实施例中，提供具有与LO参考信号相比较低频率的主机参考信号允许简化了的PCB布局。
[0018]在发射组中，由主机发射VCO生成的LO信号也被用来生成主机发射前端芯片102A的RF发射信号。该前端芯片102A的经按比例缩减的参考信号被用来生成待由从机发射前端芯片102C发射的RF信号。在接收组中，由主机接收VCO生成的LO信号也被用来解调由主机接收前端芯片102B接收的RF信号，并且该前端芯片102B的经按比例缩减的参考信号被用来解调由从机接收前端芯片102D接收的RF信号。
[0019]各从机前端芯片102C和102D将相移施加至主机参考信号以提供模拟波束形成。由各从机前端102C施加的相移的量确定了由发射组发射的发射辐射图案的波束轴线。由各从机前端102D施加的相移的量确定了由接收组接收的预期辐射图案的波束轴线。
[0020]被连接至主机前端芯片102A和102B的两个锁相环(PLL)104A和104B将主机参考信号与参考振荡器108的输出进行比较以生成用于主机VCO的调谐信号。参考振荡器108可以是例如晶体振荡器或者任何其他稳定的电子振荡器。在图1的实施例中，相控阵使用频分双工(FDD)、发射PLL 104A将前端102A和102C调谐成在一个频率(例如，70GHz)上发射信号并且接收PLL 104B将前端芯片102B和102D调谐成在另一频率(例如，80GHz)上接收信号。在其他实施例中，相控阵使用时分双工(TDD)、单个PLL将发射和接收前端调谐至相同频率并且前端使发射和接收在不同时隙中交替。
[0021]图2图示出可以在RF波束形成系统中使用的实施例RF前端芯片102。前端芯片102具有允许它被同步作为主机或者从机前端并且在外部天线处发射或者接收的操作模式。在其他实施例中，前端芯片是不使用外部天线的AiP器件。
[0022]对于前端芯片102处于从机模式时的使用，芯片102具有可以接收外部参考信号的输入端子。外部参考信号由外部振荡器或者由主机前端芯片提供。缓冲放大器204可以接收来自输入端子的外部参考信号并且将它提供作为芯片102的外部参考输出信号。倍频器206也接收来自输入端子的外部参考信号。倍频器206以例如四的因子使外部参考信号在频率上按比例扩大。
[0023]对于前端芯片102处于主机模式时的使用，芯片102还包括提供振荡信号的VCO208。芯片102接收用于调谐该振荡VCO信号的频率的调谐信号。在一些实施例中，该VCO 208是提供了具有是VC0208的基本频率的两倍的第二谐波频率的第一振荡信号的推-推式VC0。在第一示例中，VCO基本频率范围可以具有17.75GHz至21.5GHz的可调谐范围并且第一振荡信号可以具有35.5GHz至43GHz的对应的频率范围。在第二示例中，VCO基本频率具有例如
28.5GHz至32GHz的可调谐范围并且第一振荡信号具有57GHz至64GHz的对应的V频段范围。在其他实施例中，可以使用多个VC0，各具有与不同的感兴趣的频段对应的不同的基本频率范围。使用多个VCO允许VCO调谐信号的范围被减小以改善生产芯片102时的VCO相位噪声和相关联的生产成品率。在又其他实施例中，第一振荡信号处于基本VCO频率。
[0024]在使用推-推式VCO的实施例中，V⑶208还生成处于是第一振荡信号的频率的一半的经调谐的基本频率的第二振荡信号。分频器212将基本频率振荡信号在频率上按比例缩减以形成芯片102的经按比例缩减的参考输出信号。该经按比例缩减的参考输出信号可以被用于使从机前端同步，并且当芯片102处于从机模式时它还可以通过将经按比例缩减的参考输出连接至芯片102的外部参考输入而被用于生产自测试。
[0025]多路复用器210可以被用作振荡器切换器以当经由SPI选择主机模式或者从机模式时配置芯片。多路复用器210选择第一 VCO振荡信号(处于主机模式)和经按比例扩大的参考信号(处于从机模式)中的一个以提供用于芯片102的LO信号。
[0026]相移器214将相移施加至作为来自多路复用器210的输出的LO信号。相移的量确定了由相控阵发射的发射辐射图案(当芯片102处于发射模式时)的或者待由相控阵接收的预期辐射图案(当芯片102处于接收模式时)的波束轴线。被连接至相移器214的DAC 228A接收含有相移的量的数字表示的数字相移信号。DAC 228A将数字相移信号转换成控制着由相移器214施加的相移的量的模拟相移信号
[0027]缓冲放大器216将阻抗隔离和可选的放大提供至经相移的LO信号并接着将经相移的LO信号提供至功率拆分器218。在一些实施例中，缓冲放大器216还充当二倍频器。例如，当接收具有在35.5GHz至43GHz的范围内的频率的经相移的LO信号时，缓冲放大器216在将经相移的LO信号提供至功率拆分器218之前使频率增加一倍至71GHz至86GHz的E频段频率。在备选实施例中，二倍器/缓冲器216被定位在相移器214之前并且将LO信号在被施加相移之前增加一倍或缓冲。
[0028]功率拆分器218接着将经相移的LO信号拆分用于由芯片102的发射链和接收链使用。在一些实施例中，功率拆分器218在两个拆分器输出中的每一个处包括相应的有源巴伦(active balun)和缓冲器。
[0029]功率拆分器218的输出中的每一个被親合至发射链和接收链的相应的电阻器-电容器多相滤波器(RCPF)226。各RCPF 226接收经相移的LO信号并且提供两个输出信号:经相移的LO信号(在本公开中被称作LO正弦信号)；和第二信号，其正交于经相移的LO信号并且相当于被以九十度延迟的经相移的LO信号(在本公开中被称作LO余弦信号)。在一些实施例中，例如在使用TDD的一些实施例中，区分开的接收相移器和发射相移器被耦合至各RCPF226的输出并且为前端的发射链和接收链中的每一个提供单独的相移。
[0030]对于芯片102处于发射模式时的使用，发射链包括调制器220、电压门控放大器(VGA)222和功率检测器224。调制器220可以通过将接收到的中间频率(IF)信号与经相移的LO信号上混频来确定经调制的RF信号。调制器使用具有两个上混频电路的SSB上混频器来执行单边带(SSB)上变频。这两个上混频电路将芯片102的一个或多个输入端子处接收到的复IF信号的实(I)和虚(Q)分量信号上混频。两个上混频电路将IF I/Q分量信号与LO正弦和余弦信号上混频。各上混频电路包括接收数字校准信号并将它转换成模拟校准信号的相应的DAC 228Bο各上混频电路还包括相应的混频器236A。相应的模拟校准信号被用来当各混频器236A将I/Q IF分量信号中的一个与LO正弦/余弦信号中的一个上混频时进行校准。在一些实施例中，成对的放大器可以将RCPF 226和/或混频器236A的输出放大。
[0031]VGA 222接收来自调制器220的经调制的RF信号并提供芯片102的RF输出。VGA 222由接收数字VGA调谐信号并将它转换成模拟VGA调谐信号的DAC 228C控制。低通滤波器234接着充当积分器以对模拟VGA调谐信号进行平滑，并且经平滑的VGA调谐信号控制VGA 222将调制器输出放大的量。外部电容器可以被用来设定VGA 222的转换速率。功率检测器224(例如，基于二极管的功率检测器)监测RF输出信号以帮助调谐VGA 222的放大水平。在一些实施例中，调制器220的输出也由发射链中的被耦合至提供芯片102的AC功率检测器输出的宽带放大器的第二功率检测器监测；多路复用器或者其他切换器也可以切换两个发射功率检测器的输出并且将切换的输出提供至运算放大器，其进而提供芯片102的DC功率检测器输出。在一些实施例中，温度传感器也可以被设置在芯片102上以生成芯片120的温度输出信号。在一些实施例中，功率放大器(PA)将VGA 222的输出进一步放大以提供芯片102的RF
输出信号。
[0032]对于芯片处于接收模式时的使用，接收链包括低噪声放大器(LNA)232、解调器238、IF输出放大器240和IF功率检测器2421NA 232将芯片102的输入端子处接收到的RF信号放大并将该经放大的RF信号提供至解调器238。解调器238使用具有两个下混频电路的SSB下混频器来执行接收到的RF信号的SSB下变频。这两个下混频电路将接收到的RF信号与接收链的LO正弦信号和LO余弦信号中的每一个下混频。各下混频电路包括相应的DAC228D，其接收数字混频器调谐信号并将它转换成模拟混频器调谐信号，以用于调谐例如下混频电路的相应的混频器236B的二阶互调截点(IP2)。各混频器236B将RF接收信号与LO正弦信号或者LO余弦信号中的一个下混频以形成相应的分量IF接收信号。
[0033]分量IF接收信号由IF输出放大器240放大以提供芯片102的分量IF输出信号。由IF输出放大器240提供的放大的水平由接收数字放大器调谐信号并将它转换成模拟放大器调谐信号的DAC 228E控制。
[0034]现在参见图3，示出了作为用于生成由一个或多个前端芯片102使用的多个经相移的LO信号的专用LO芯片302的不同的波束形成部件。专用LO芯片302允许相移以相对较低的频率(例如LO分布网络的频率)发生。LO芯片30 2的SPI或者其他标准接口可以被用来选择处于主机模式或者从机模式的操作。
[0035]对于处于主机模式的使用，专用LO芯片302包括包含多个(例如，三个或更多)VC0304A至304C的VCO电路，其中的一个可以通过接收到的使能信号被启用。VCO电路还接收被用来控制被启用的VCO的输出的VCO调谐信号。VCO 304A至304C中的每一个可以具有与不同的感兴趣的频段对应的不同的输出频率范围，使得VCO调谐信号的范围可以被减小。例如，V⑶304A可以输出具有在14.25GHz至16.5GHz的VCO基本频率范围内的频率的信号，V⑶304B可以输出具有在17.75GHz至19GHz的VCO基本频率范围内的频率的信号，并且VCO 304C可以输出具有在20.25GHz至21.5GHz的VCO基本频率范围内的频率的信号。
[0036]这些多个VCO输出的输出被连接至LO切换电路306，其包括充当振荡器切换器的两个多路复用器308。对于处于从机模式的使用，LO切换电路306还接收振荡外部参考信号。LO切换电路306取决于芯片是处于从机模式还是处于主机模式而分别选择来自外部参考信号的LO信号或者被启用的VCO的输出信号。
[0037]LO切换电路将LO信号提供至分频器314、有源功率拆分器310和缓冲放大器316A。分频器314使LO信号在频率上被按比例缩减以提供LO芯片302的锁相环(PLL)参考输出信号。在一些实施例中，具有可选择的按比例缩减的多个分频器的链可以被用来提供PLL参考输出。缓冲放大器316A对LO信号进行缓冲，并且在一些实施例中将LO信号放大以提供LO芯片302的LO参考输出。该LO参考输出可以被用于使被配置处于从机模式的其他相同的LO芯片同步。
[0038]有源功率拆分器310将LO信号拆分并且将它提供至多个相移器312，其各被耦合至提供LO芯片302的相应的经相移的LO输出信号的相应的缓冲放大器316B。这些多个经相移的LO输出(例如，2N个经相移的LO输出信道)中的每一个可以被用于使不同的前端芯片102同步。各相移器312由接收数字相移信号并将它转换成模拟相移信号的对应的DAC 318控制。
[0039]在相移器312被实施为D型触发器的备选实施例中，推-推式VCO可以被用作VCO304A至304C并且可以被配置成输出是基本频率两倍的频率。另一相应的D触发器可以接着被连接在有源功率拆分器310与各D触发器相移器之间，以使VCO输出信号在频率上减半(以获得基本频率)并生成用于由各相移器312使用的LO正弦信号和LO余弦信号两者以生成各相移器312的相应的单个经相移的LO信号。
[0040]包括图4A和图4B的图4图示出使用前端芯片102和LO芯片302两者的多个实例的相控阵。图4A示出使用了以主机模式操作以将经相移的LO信号提供至发射模式与接收模式前端的LO芯片的相控阵。图4B示出使用了处于主机-从机配置以将经相移的LO输出仅提供至发射模式前端的LO芯片的相控阵。
[0041 ] 现在参见图4A，前端芯片102C和102D在结构上相同并且主机模式LO芯片302A也在结构上相同，这在一些实施例中允许测试和认证仅针对两个芯片执行。在一些实施例中，使用专用LO芯片增加较大的电流消耗但提供了允许以相对较低频率相移的益处。
[0042]前端芯片102C至102D都被配置处于从机模式并且被分成配置处于发射模式的发射组和配置处于接收模式的接收组。在发射组中，各前端102C使用由已经被配置处于主机模式的LO芯片302A所提供的经相移的LO输出中的一个来调制发射IF信号。在接收组中，各从机前端芯片102D使用由第二主机LO芯片302A所提供的经相移的LO输出来解调接收到的RF信号。
[0043]两个主机LO芯片302A将它们的PLL参考输出提供至PLL 104A和104B。这些PLL104A和104B将PLL参考输出与参考振荡器108的输出进行比较以确定主机LO芯片302A的VCO调谐信号。在图1的实施例中，相控阵使用H)D，发射PLL 104A调谐发射组以在一个频率(例如，70GHz)上发射信号，并且接收PLL 104B调谐接收组以在另一频率(例如，80GHz)上接收信号。在其他实施例中，相控阵使用TDD，单个PLL将发射和接收组调谐至相同频率，并且前端102C至102D使发射和接收在不同时隙中交替。
[0044]图4B示出了仅具有被发射配置和从机配置的前端芯片102C并且使用了处于主机-从机配置的在结构上相同的LO芯片302A和302B。主机模式LO芯片302A的振荡器切换器将LO参考输出提供至从机模式LO芯片302B的振荡器切换器，以使从机LO芯片302B同步。连接至LO芯片302A和302B的前端芯片102C使用LO芯片302A和302B的经相移的LO输出来使它们的RF发射信号同步。在图4B的实施例中，相控阵使用FDD并且单个PLL 104使用参考振荡器108的输出将LO芯片302A和302B调谐至单个频率(例如，70GHz)。
[0045]图5是图示出用于使用RF波束形成系统中的前端芯片和可选的LO芯片来发射和接收的实施例方法的流程图。在502处，从发射模式或接收模式之中选择前端芯片的第一操作模式。在504处，从主机或从机模式之中选择前端芯片的或者LO芯片的第二操作模式。在505处，基于是选择了主机模式还是从机模式来做出流程决定。
[0046]如果主机模式被选作第二操作模式，那么执行步骤506、508和510。在506处，前端芯片或LO芯片使用内部VCO生成LO信号。在使用推-推式VCO的实施例中，L0信号具有是VCO的基本频率两倍的频率。在其他实施例中，LO信号处于基本频率。在508处，前端芯片或LO芯片使用内部VCO生成经按比例缩减的参考输出信号。VCO生成具有VCO的基本频率的振荡信号，在使用推-推式VCO的实施例中该振荡信号是具有LO信号的频率的一半的第二振荡VCO信号。LO芯片或前端芯片接着在频率上使该基本频率VCO信号按比例缩减以形成经按比例缩减的参考信号。在步骤510处，PLL使用经按比例缩减的参考信号来调谐VCO。
[0047]否则，如果前端芯片或者LO芯片处于从机模式(S卩，不是处于主机模式)，则将流程从505指向至512，在512处使用由LO芯片或前端接收到的外部参考信号生成LO信号。在第一实施例中，该LO信号通过使外部参考信号按比例扩大而生成。在第二实施例中，该LO信号是外部参考信号。
[0048]在514处，根据发射辐射图案(处于发射模式)的或者预期接收辐射图案(处于接收模式)的期望的波束轴线使LO信号的相位偏移。该相移在调制或解调之前施加。在516处，基于针对前端芯片是选择了发射模式还是接收模式做出流程决定。
[0049]如果选择了发射模式，那么执行步骤518、520和522。在518处，前端芯片利用经相移的LO信号调制IF信号以形成经调制的RF信号。在520处，前端芯片接着使用VGA将经调制的RF信号放大。在522处，前端芯片发射经放大的RF信号。
[0050]否则，如果前端处于接收模式(S卩，不是处于发射模式)，则将从516指向至524，在524处前端芯片接收RF信号。前端芯片使用经相移的LO信号将接收到的RF信号解调以形成接收到的IF信号。
[0051]图6示出可以用于实施本文中所公开的装置和方法中的一些的处理系统的框图。具体装置可以利用所示出的部件中的所有，或者仅部件中的子集，并且集成的水平可以各装置之间不同。此外，装置可以含有部件的多个实例，诸如多个处理单元、处理器、存储器、发射器、接收器等等。在实施例中，处理系统包括计算机工作站。处理系统可以包括配备有诸如扬声器、麦克风、鼠标、触摸屏、小键盘、键盘、打印机、显示器和类似物等的一个或多个输入/输出装置。处理单元可以包括连接至总线的CPU、存储器、大容量存储装置、视频适配器和I/O接口。在实施例中，单个处理系统或者多个处理系统中的多个处理单元可以形成分布式处理池或者分布式编辑池。
[0052]总线可以是包括了存储器总线或存储器控制器、外围总线、视频总线或类似物的任何类型的数个总线体系结构中的一个或多个。CPU可以包括任何类型的电子数据处理器。存储器可以包括任何类型的系统存储器，诸如随机存取存储器(RAM)、静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、只读存储器(ROM)、它们的组合或者类似物。在实施例中，存储器可以包括用于在启动时使用的ROM和用于程序的DRAM和用于在执行程序时使用的数据存储。
[0053]大容量存储装置可以包括被配置成存储数据、程序和其他信息并且准备可经由总线访问的数据、程序和其他信息的任何类型的存储装置。大容量存储装置可以包括例如固态驱动器、硬盘驱动器、磁盘驱动器、光盘驱动器或类似物中的一个或多个。
[0054]视频适配器和I/O接口提供接口以将外部输入和输出装置耦合至处理单元。如图示出的，输入和输出装置的示例包括被耦合至视频适配器的显示器和被耦合至I/o接口的鼠标/键盘/打印机。其他装置可以被耦合至处理单元，并且可以利用更多的或更少的接口卡。例如，诸如通用串行总线(USB)(未示出)等的串行接口可以被用来提供用于打印机的接
□ O
[0055]处理单元还包括一个或多个网络接口，其可以包括诸如以太网线缆或类似物等的有线链路，和/或无线链路以访问节点或不同网络。网络接口允许处理单元经由网络与远程单元通信。例如，网络接口可以经由一个或多个发射器/发射天线和一个或多个接收器/接收天线提供无线通信。在实施例中，处理单元被耦合至局域网或广域网用于数据处理和与诸如其他处理单元、互联网、远程存储设备或类似物等的远程装置通信。网络接口可以被配置成具有被以通信的方式耦合至这些远程装置中的一个或多个的各种具体连接的虚拟或物理端口。
[0056]本发明的说明性实施例具有提供了低噪声、可扩展性、灵活的划分、高的机械和热稳定性、简化了的生产测试、高的通道与通道隔离、低功率消耗、低成本和简化了的热管理的优点。实施例系统可以使用例如单信道前端芯片以提供简化了的生产测试、RF和IF信道两者的高的通道与通道隔离以及归因于降低了的功率密度的简化了的热管理。在一些实施例中，用于RF前端的卫星芯片的使用允许了它们被紧接近一个或多个外部天线或天线发射器放置，以提供低功率损失和高SNR。这些卫星芯片的实施例可以是例如具有小封装尺寸以提供高机械稳定性和冗余数量的球以允许在超过I，000小时的温度循环之后的操作的嵌入式晶片级球栅阵列(eWLB)芯片。在其他实施例中，前端芯片是可以被组装在低成本PCB(例如，FR-4)上的AiP器件，因为它们不使用外部天线并因此不要求在PCB上的任何高频率RF路径。在用于在消费者应用中使用的一些实施例中，对温度循环的要求被进一步放宽以允许低成本PCB的使用。
[0057]虽然已经参照说明性实施例描述了该发明，但是该描述不旨在以限制性意义来解释。说明性示例的各种修改和组合以及发明的其他实施例对于本领域技术人员而言将会在参考描述的时候变得显而易见。因此旨在随附权利要求涵盖任何这样的修改或实施例。
【主权项】
1.一种用于相控阵波束形成的方法，包括: 从发射模式和接收模式之中选择用于至少一个芯片的第一操作模式， 从主机模式和从机模式之中选择用于所述至少一个芯片的第二操作模式； 由所述至少一个芯片获得第一振荡信号； 当所述至少一个芯片处于所述发射模式时由所述至少一个芯片生成目标射频(RF)发射信号，其中生成所述目标RF发射信号包括: 由第一相移器根据第一相移对所述第一振荡信号进行相移以形成第一经相移的信号；和 由具有被耦合至所述第一相移器的输出的输入的调制器根据所述第一经相移的信号确定经调制的RF信号。2.根据权利要求1所述的方法， 进一步包括选择所述主机模式作为所述至少一个芯片的所述第二操作模式;并且 其中获得所述第一振荡信号包括: 接收第一压控振荡器(VCO)调谐信号;和 由被包括在所述至少一个芯片中的VCO根据所述第一 VCO调谐信号生成所述第一振荡信号。3.根据权利要求2所述的方法，进一步包括: 由所述VCO生成第二振荡信号，所述第二振荡信号的频率是所述第一振荡信号的频率的一半； 使所述第二振荡信号在频率上按比例缩减以确定第一经按比例缩减的参考信号;和 由锁相环(PLL)电路根据所述第一经按比例缩减的参考信号确定所述第一 VCO调谐信号。4.根据权利要求1所述的方法，其中确定所述经调制的RF信号包括根据所述第一经相移的信号来执行复中间频率(IF)发射信号的单边带(SSB)上变频。5.根据权利要求1所述的方法，其中所述使所述第一振荡信号相移进一步包括: 接收所述第一相移的第一数字表示； 将所述第一数字表示转换成第一模拟相移信号;和 根据所述第一模拟相移信号对所述第一振荡信号进行相移以形成所述第一经相移的信号。6.根据权利要求1所述的方法，其中生成所述目标RF发射信号进一步包括: 接收数字电压门控放大器(VGA)调谐信号； 将所述数字VGA调谐信号转换成模拟VGA调谐信号； 对所述模拟VGA调谐信号进行平滑以形成经平滑的VGA调谐信号;和由被包括在所述至少一个芯片中的VGA根据所述经平滑的VGA调谐信号将所述经调制的RF信号放大以形成经放大的RF信号。7.根据权利要求1所述的方法，进一步包括: 选择所述接收模式作为所述至少一个芯片的所述第一操作模式； 由所述至少一个芯片接收RF接收信号;和 由具有被耦合至所述第一相移器的输出的输入的解调器根据所述第一经相移的信号将所述RF接收信号解调，以形成经解调的复中间频率(IF)信号， 其中所述解调器被包括在所述至少一个芯片中。8.根据权利要求7所述的方法，其中所述解调包括根据所述第一经相移的信号来执行所述RF接收信号的单边带(SSB)下变频。9.根据权利要求1所述的方法， 进一步包括将所述从机模式选择作为所述至少一个芯片的所述第二操作模式;并且 其中获得所述第一振荡信号包括: 在所述至少一个芯片的第一输入端子处接收外部参考信号;和 使所述外部参考信号按比例扩大以提供所述第一振荡信号。10.根据权利要求9所述的方法，进一步包括: 选择所述发射模式作为所述至少一个芯片的所述第一操作模式； 选择所述发射模式作为第二芯片的第一操作模式并选择所述主机模式作为所述第二芯片的第二操作模式，其中所述第二芯片被耦合至所述至少一个芯片并且包括与所述至少一个芯片中的第一芯片相同的结构； 由被包括在所述第二芯片中的主机压控振荡器(VCO)生成主机VCO信号； 由所述第二芯片根据所述主机VCO信号生成主机RF发射信号，所述主机RF发射信号被包括在具有根据所述第一相移确定的波束轴线的发射辐射图案中， 其中所述第一相移包括相对于所述主机RF发射信号的相移，并且所述目标RF发射信号也被包括在所述发射辐射图案中；和 由所述第二芯片生成所述外部参考信号，所述外部参考信号的频率以固定比率小于所述主机VCO信号的频率。11.一种射频(RF)前端系统，包括第一芯片，其中所述第一芯片包括: 倍频器，被耦合至第一输入端子，其中所述倍频器被配置成通过使在所述第一输入端子处接收到的振荡参考信号在频率上按比例扩大而形成经按比例扩大的参考信号， 压控振荡器(VCO)，被配置成提供第一振荡VCO信号； 振荡器切换器，被耦合至所述VCO和所述倍频器，其中所述振荡器切换器被配置成从所述第一振荡VCO信号与所述经按比例扩大的参考信号之间选择本地振荡器(LO)信号； 第一相移器，被親合至所述振荡器切换器的输出；和 调制器，包括被耦合至所述第一相移器的输出的输入。12.根据权利要求11所述的系统，其中所述第一芯片进一步包括被耦合至所述第一输入端子的缓冲放大器，其中所述缓冲放大器被配置成根据所述振荡参考信号来提供所述第一芯片的参考信号输出。13.根据权利要求11所述的系统，其中 所述VCO被进一步配置成根据在所述第一芯片的第二输入端子处接收到的VCO调谐信号来提供所述第一振荡VCO信号和第二振荡VCO信号， 所述第二振荡VCO信号的频率是所述第一振荡VCO芯片的频率的一半;并且所述第一芯片进一步包括分频器，其被耦合至所述VCO并且被配置成将所述第二振荡VCO信号在频率上按比例缩减以形成所述第一芯片的经按比例缩减的参考输出信号。14.根据权利要求13所述的系统，进一步包括被耦合至所述第一芯片的主机芯片； 其中所述主机芯片包括与所述第一芯片相同的结构;并且 其中所述第一芯片的所述振荡参考信号包括由所述主机芯片生成的经按比例缩减的参考输出信号。15.根据权利要求14所述的系统，进一步包括被耦合至所述主机芯片的锁相环(PLL)，其中所述PLL被配置成根据所述主机芯片的所述经按比例缩减的参考输出信号而生成所述主机芯片的VCO调谐信号。16.根据权利要求11所述的系统，其中所述调制器包括单边带(SSB)上混频器。17.根据权利要求16所述的系统，其中所述第一芯片进一步包括: 解调器，包括具有被耦合至所述第一芯片的RF输入端子的输入的SSB下混频器； 第一电阻器-电容器多相滤波器(RCPF)，具有被親合至所述第一相移器的输出的输入并且具有被耦合至所述SSB下混频器的输入的输出； 第二 RCPF，具有被耦合至所述的第一相移器的所述输出的输入并且具有被耦合至所述SSB上混频器的输入的输出， 其中所述第一 RCPF和所述第二 RCPF均被配置成: 接收所述第一芯片的第一经相移的LO信号； 使所述第一经相移的LO信号延迟以形成相应的经延迟的信号;和 输出所述第一经相移的LO信号和所述相应的经延迟的信号;和 第一 DAC，具有被親合至所述第一相移器的输入的输出， 其中所述第一 DAC被配置成接收第一数字相移信号并且将第一模拟相移信号提供至所述第一相移器。18.根据权利要求16所述的系统，其中所述第一芯片进一步包括: 电压门控放大器(VGA)，被耦合至所述调制器的输出； 第二 DAC，被配置成接收数字VGA调谐信号;和 低通滤波器，被电耦合在所述第二 DAC与所述VGA之间。19.一种用于本地振荡器(LO)信号生成的系统，包括第一芯片，其中所述第一芯片包括: 压控振荡器(VCO)电路，包括多个VC0，其中所述VCO电路被配置成接收第一 VCO调谐信号和VCO使能信号并且根据所述第一 VCO调谐信号和所述VCO使能信号来提供VCO输出信号；至少一个第一振荡器切换器，被耦合至所述VCO电路， 其中所述至少一个第一振荡器切换器被配置成接收振荡外部参考信号并且从所述外部参考信号与所述VCO输出信号之中进行选择;和 第一相移器，被親合至所述至少一个第一振荡器切换器的输出。20.根据权利要求19所述的系统，进一步包括第二芯片，其中所述第二芯片包括第一调制器，所述第一调制器包括被耦合至所述第一相移器的输出的输入。21.根据权利要求20所述的系统，其中所述第一芯片进一步包括: 第二相移器;和 信号拆分器，包括: 输入，被耦合至所述至少一个第一振荡器切换器的所述输出， 第一拆分器输出，被親合至所述第一相移器的输入，和 第二拆分器输出，被親合至所述第二相移器的输入。22.根据权利要求21所述的系统，进一步包括第三芯片，其中所述第三芯片包括被耦合至所述第二相移器的输出的第二调制器。23.根据权利要求22所述的系统，其中所述第一芯片进一步包括被电耦合至所述至少一个第一振荡器切换器的输出的分频器。24.根据权利要求23所述的系统，进一步包括: 第一参考振荡器;和 第一锁相环(PLL)，被耦合至所述分频器的输出、所述第一参考振荡器的输出和所述VCO电路的输入， 其中所述第一 PLL被配置成确定所述第一 VCO调谐信号。25.根据权利要求24所述的系统，进一步包括被耦合至所述第一芯片的第四芯片， 其中所述第四芯片包括与所述第一芯片相同的结构， 其中所述第四芯片的所述结构包括与所述至少一个第一振荡器切换器相同的至少一个第二振荡器切换器;并且 其中所述第一芯片进一步包括被电耦合在所述至少一个第一振荡器切换器的所述输出与所述至少一个第二振荡器切换器的输入之间的放大器。
【文档编号】H04B7/06GK105991180SQ201610158221
【公开日】2016年10月5日
【申请日】2016年3月18日
【发明人】S·特罗塔
【申请人】英飞凌科技股份有限公司