一种lvds数据输出模块的制作方法
【技术领域】
[0001]本实用新型属于通信领域，尤其涉及一种LVDS数据输出模块。
【背景技术】
[0002]视频图像传输的数字信号中，除了包括RGB数据信号外，还包括行同步、场同步、像素时钟等信号，其中像素时钟信号的最高频率可超过28MHz。采用TTL接口，数据传输速率不高，传输距离较短，且抗电磁干扰(EMI)能力也比较差，会对RGB数据造成一定的影响；另外，TTL多路数据信号采用排线的方式来传送，整个排线数量达几十路，不但连接不便，而且不适合超薄化的趋势。
[0003]有鉴于此，特提出本实用新型。
【实用新型内容】
[0004]本实用新型提供一种数据传输速率高，传输距离远的LVDS数据输出模块。
[0005]一种LVDS数据输出模块，包括PMC连接器、PCI桥接芯片、FPGA寄存器、LVDS输出模块、面板连接器、LVDS采集模块、第一板载存储器和第二板载存储器；
[0006]所述PMC连接器的输出端与PCI桥接芯片的输入端连接，所述PCI桥接芯片的输出端与PMC连接器的输入端连接；
[0007]所述PCI桥接芯片的输出端与FPGA寄存器输入端连接，所述FPGA寄存器输出端与PCI桥接芯片的输入端连接；
[0008]所述FPGA寄存器输出端与第一板载存储器输入端连接，所述FPGA寄存器输出端与第一板载存储器输入端连接；
[0009]所述FPGA寄存器输出端与LVDS输出模块输入端连接；
[0010]所述LVDS输出模块输出端与面板连接器输入端连接；
[0011 ] 所述面板连接器的输出端与LVDS采集模块的输入端连接；
[0012]所述LVDS采集模块的输出端与所述FPGA寄存器的输入端连接；
[0013]所述FPGA寄存器的输入端与第二板载存储器输出端连接，所述FPGA寄存器的输出端与第二板载存储器输入端连接。
[0014]进一步的，所述LVDS输出模块为3片、每片4路的芯片。
[0015]进一步的，所述LVDS采集模块为3片、每片4路的芯片。
[0016]进一步的，所述LVDS输出模块的型号为DS90LV047A。
[0017]进一步的，所述LVDS输出模块的型号为DS90LV048A。
[0018]进一步的，所述PCI桥接芯片的型号为PCI9045。
[0019]进一步的，所述面板连接器的型号为SCS1-50。
[0020]进一步的，所述PCI桥接芯片与FPGA寄存器之间通过DMA传输。
[0021]进一步的，所述第一板载存储器、第二板载存储器都为2个，且都采用乒乓操作。
[0022]采用本实用新型所述的连接方式，不仅提高了数据的传输速率，而且传输距离也较远，同时采用DMA传输，连接方便，并且数据传输的准确度较高。
【附图说明】
[0023]图1是本实用新型的结构示意图。
【具体实施方式】
[0024]以下结合具体实施例和附图对本实用新型做进一步解释说明。
[0025]—种LVDS数据输出模块，包括PMC连接器、PCI桥接芯片、FPGA寄存器、LVDS输出模块、面板连接器、LVDS采集模块、第一板载存储器和第二板载存储器；
[0026]所述PMC连接器的输出端与PCI桥接芯片的输入端连接，所述PCI桥接芯片的输出端与PMC连接器的输入端连接；
[0027]所述PCI桥接芯片的输出端与FPGA寄存器输入端连接，所述FPGA寄存器输出端与PCI桥接芯片的输入端连接；
[0028]所述FPGA寄存器输出端与第一板载存储器输入端连接，所述FPGA寄存器输出端与第一板载存储器输入端连接；
[0029]所述FPGA寄存器输出端与LVDS输出模块输入端连接；
[0030]所述LVDS输出模块输出端与面板连接器输入端连接；
[0031]所述面板连接器的输出端与LVDS采集模块的输入端连接；
[0032]所述LVDS采集模块的输出端与所述FPGA寄存器的输入端连接；
[0033]所述FPGA寄存器的输入端与第二板载存储器输出端连接，所述FPGA寄存器的输出端与第二板载存储器输入端连接。
[0034]其中，所述LVDS输出模块为3片、每片4路共12路的芯片；所述LVDS采集模块为3片、每片4路共12路的芯片，12路的传输和米集，大大提尚了传输速率。
[0035]其中所述LVDS输出模块的型号为DS90LV047A，所述LVDS输出模块的型号为DS90LV048A，所述PCI桥接芯片的型号为PCI9045，所述面板连接器的型号为SCS1-50，采用这些型号信号稳定，之间的协同作用较好，能够实现长距离、高速率、精准的进行数据传输。
[0036]所述PCI桥接芯片与FPGA寄存器之间通过DMA传输，采用此传输方式，保证了连接方便，避免了很多排线干扰，更适合超薄化的发展趋势。
[0037]所述第一板载存储器、第二板载存储器都为2个，且都采用乒乓操作，第一板载存储器、第二板载存储器是交替进行存储的。
[0038]如图1所示，其中箭头方向表示数据传输的方向，从整体上来看，数据是从PMC连接器传输出去，经过FPGA寄存器、第一板载存储器，再回到FPGA寄存器，再到LVDS输出模块、面板连接器和LVDS采集模块，再到第二板载存储器，再从FPGA寄存器回到PMC连接器，如此往复过程来验证该电路是否正确，如果传输出去的数据信号和返回的数据信号相同，证明该电路正确。
[0039]本实用新型的工作流程如下:
[0040]上位机通过PMC连接器接到PCI桥接芯片上，PMC连接器传输出来的数据宽度为32bit，传输的速率为30MHZ，从PMC连接器传输出来的数据，通过PCI桥接芯片以DMA传输方式，将上位机通过单次读写方式配置FPGA寄存器，一次写一帧图像数据到第一板载存储器或从第二板载存储器读出一帧图形数据，FPGA负责将第一板载存储器中的整帧图像数据按接口时序从DS90LV047A输出或将按接口时序从DS90LV048A采集的图像数据存储到第二板载存储器中，第一板载存储器、第二板载存储器采用乒乓操作，上位机往第一板载存储器写数据的同时，第二板载存储器中的图像数据从LVDS接口输出。
[0041]以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
【主权项】
1.一种LVDS数据输出模块，其特征在于，包括PMC连接器、PCI桥接芯片、FPGA寄存器、LVDS输出模块、面板连接器、LVDS采集模块、第一板载存储器和第二板载存储器； 所述PMC连接器的输出端与PCI桥接芯片的输入端连接，所述PCI桥接芯片的输出端与PMC连接器的输入端连接； 所述PCI桥接芯片的输出端与FPGA寄存器输入端连接，所述FPGA寄存器输出端与PCI桥接芯片的输入端连接； 所述FPGA寄存器输出端与第一板载存储器输入端连接，所述FPGA寄存器输出端与第一板载存储器输入端连接； 所述FPGA寄存器输出端与LVDS输出模块输入端连接； 所述LVDS输出模块输出端与面板连接器输入端连接； 所述面板连接器的输出端与LVDS采集模块的输入端连接； 所述LVDS采集模块的输出端与所述FPGA寄存器的输入端连接； 所述FPGA寄存器的输入端与第二板载存储器输出端连接，所述FPGA寄存器的输出端与第二板载存储器输入端连接。2.如权利要求1所述的LVDS数据输出模块，其特征在于，所述LVDS输出模块为3片、每片4路的芯片。3.如权利要求1所述的LVDS数据输出模块，其特征在于，所述LVDS采集模块为3片、每片4路的芯片。4.如权利要求2所述的LVDS数据输出模块，其特征在于，所述LVDS输出模块的型号为DS90LV047A。5.如权利要求3所述的LVDS数据输出模块，其特征在于，所述LVDS输出模块的型号为DS90LV048A。6.如权利要求1所述的LVDS数据输出模块，其特征在于，所述PCI桥接芯片的型号为PCI9045。7.如权利要求1所述的LVDS数据输出模块，其特征在于，所述面板连接器的型号为SCS1-50。8.如权利要求1所述的LVDS数据输出模块，其特征在于，所述PCI桥接芯片与FPGA寄存器之间通过DMA传输。9.如权利要求1所述的LVDS数据输出模块，其特征在于，所述第一板载存储器、第二板载存储器都为2个。
【专利摘要】本实用新型属于通信领域，尤其涉及一种LVDS数据输出模块。一种LVDS数据输出模块，包括串联连接的PMC连接器、PCI桥接芯片、FPGA寄存器、LVDS输出模块、面板连接器和LVDS采集模块，LVDS采集模块的输出端与FPGA寄存器连接；在所述FPGA寄存器的上端还连接有第一板载存储器，所述FPGA寄存器的下端还连接有第二板载存储器。采用本实用新型所述的连接方式，不仅提高了数据的传输速率，而且传输距离也较远，同时采用DMA传输，连接方便。
【IPC分类】H04N5/765, H04N7/01
【公开号】CN204633919
【申请号】CN201520382238
【发明人】杨雨, 张勇, 李景权, 韩子壬
【申请人】北京浩正泰吉科技有限公司
【公开日】2015年9月9日
【申请日】2015年6月5日