一种基于dsp的图像采集处理装置的制造方法
【专利摘要】本实用新型公开了一种基于DSP的图像采集处理装置，打印模块和显示模块构成输出模块，采集模块构成输入模块，输入模块包括视频解码器、缓存器，显示模块包括JTAG端口，存储模块包括SDRAM存储器、FLASH存储器，处理模块包括DSP芯片、CPLD可编程器件，图像采集模块与视频解码器连接，视频解码器通过缓存器与DSP芯片连接，视频解码器、DSP芯片与电源模块连接，视频解码器、缓存器、DSP芯片分别与CPLD可编程器件连接，DSP芯片分别与SDRAM存储器、JTAG端口、FLASH存储器、晶振连接，本实用新型结构简单，成本低，体积小，功耗低，不但灵活性很强，具有很好的可扩展性、可升级性以及易维护性，而且可以不借助任何微机系统完成对图像的采集、处理等工作，做到了真正的“嵌入式”。
【专利说明】
一种基于DSP的图像采集处理装置
技术领域
[0001]本实用新型涉及图像采集处理技术领域，具体的说是一种基于DSP的图像采集处理装置。
【背景技术】
[0002]数字图像处理技术自五十年代兴起以来，得到了快速的发展，特别在进入八十年代后，随着视觉生理学、光学等学科领域以及计算机技术的飞速发展，使得所有图像处理问题都可以用数字图像处理技术来解决，数字图像处理的应用非常广泛，在机器人导航和视觉伺服系统、工业检测、农产品分选、医学及闭路电视监控系统中都有涉及，图像处理技术以数字图像处理为核心的，而且基于计算机的数字图像处理技术已经到了实用化和普及化的阶段，但是在一些便携式应用场合中，基于PC机的数字图像处理技术不能满足要求，基于单片芯片或多片芯片组合的专用图像系统开始受到人们的喜爱和关注，目前不少芯片厂家正在联合开发新的专用图像处理芯片，它们在速度、体积、功耗、功能等方面不断改善，获得了广泛的应用，但是专用图像处理芯片对于一般的用户来讲，使用的灵活性较差，二次开发成本高，更新不方便，因此又有一些芯片厂家将专用图像处理芯片中的特殊结构实现在一般的通用处理器中，大数据量、高速处理、高速传输以及大容量存储空间的需求是当前的数字图像采集与处理系统的主要难点，因此目前的数字图像处理系统多以图像卡的形式存在，它借助微机高速的处理速度和巨大的存储空间很好地克服了以上难点，但是这种系统也具有体积庞大、成本尚、功耗大的缺点。
[0003]因此，为克服上述技术的不足而设计出一款成本低、结构简单、体积小、功耗低、系统可扩展性增强的一种基于DSP的图像采集处理装置，正是发明人所要解决的问题。
【实用新型内容】
[0004]针对现有技术的不足，本实用新型的目的是提供一种基于DSP的图像采集处理装置，其结构简单，成本低，体积小，功耗低，不但灵活性很强，具有很好的可扩展性、可升级性以及易维护性，而且可以不借助任何微机系统完成对图像的采集、处理等工作，做到了真正的“嵌入式”。
[0005]本实用新型解决其技术问题所采用的技术方案是:一种基于DSP的图像采集处理装置，其包括图像采集模块、处理模块、显示模块、打印模块、存储模块、通信模块，所述打印模块和显示模块构成了输出模块，所述图像采集模块构成了输入模块，所述输入模块包括视频解码器、缓存器，所述显示模块包括JTAG端口，所述存储模块包括SDRAM存储器、FLASH存储器，所述处理模块包括DSP芯片、CPLD可编程器件，所述图像采集模块与视频解码器连接，所述视频解码器通过缓存器与DSP芯片连接，所述视频解码器、DSP芯片分别与电源模块连接，所述视频解码器、缓存器、DSP芯片分别与CPLD可编程器件连接，所述DSP芯片分别与SDRAM存储器、JTAG端口、FLASH存储器、晶振连接。
[0006]进一步，所述图像采集模块包括C⑶摄像机。
[0007]进一步，所述视频解码器采用TVP5150作为视频解码芯片，所述TVP5150视频解码芯片与晶振连接。
[0008]进一步，所述缓存器采用AL422B芯片作为系统缓存。
[0009]进一步，所述SDRAM存储器采用MT48LC4M16A2存储器。
[0010]进一步，所述电源模块采用带有3.3V、1.8V、1.6V三个电压输出的TPS73HD318、TPS73HD301电源芯片来完成系统供电工作。
[0011 ] 进一步，所述CPLD可编程器件为XC95144芯片。
[0012]进一步，所述DSP芯片为内部集成了 I2C模块的TMS320VC5509A处理器。
[0013]本实用新型的有益效果是:
[0014]1、本实用新型其结构简单，成本低，体积小，功耗低，不但灵活性很强，具有很好的可扩展性、可升级性以及易维护性，而且可以不借助任何微机系统完成对图像的采集、处理等工作，做到了真正的“嵌入式”。
【附图说明】
[0015]图1是本实用新型结构不意图。
[0016]图2是本实用新型TVP5150芯片的功能框图。
[0017]参见图3是本实用新型TMS320VC5509A时钟电路发生器连接示意图。
[0018]参见图4是本实用新型TVP5150与AL422B接口连接示意图。
[0019]参见图5是本实用新型5509A与AL422B接口连接示意图。
[0020]参见图6是本实用新型5509A与SDRAM接口连接示意图。
[0021 ] 参见图7是本实用新型5509A与FLASH接口连接示意图。
[0022]参见图8是本实用新型JTAG端口接插件示意图。
[0023]附图标记说明:1-CXD摄像机;2-视频解码器;3-电源模块;4-缓存器;5-DSP芯片；6-SDRAM存储器;7-FLASH存储器;8-晶振(a); 9-CPLD可编程器件；10-晶振(b); I1-JTAG端
□ O
【具体实施方式】
[0024]下面结合具体实施例，进一步阐述本实用新型，应理解，这些实施例仅用于说明本实用新型而不用于限制本实用新型的范围。此外应理解，在阅读了本实用新型讲授的内容之后，本领域技术人员可以对本实用新型作各种改动或修改，这些等价形式同样落在申请所附权利要求书所限定的范围。
[0025]参见图1是本实用新型结构示意图，该结构一种基于DSP的图像采集处理装置，其包括图像采集模块、处理模块、显示模块、打印模块、存储模块、通信模块，打印模块和显示模块构成了输出模块，采集模块构成了输入模块，输入模块包括视频解码器2、缓存器4，显示模块包括JTAG端口 11，存储模块包括SDRAM存储器6、FLASH存储器7，处理模块包括DSP芯片5、CPLD可编程器件9，图像采集模块与视频解码器2连接，视频解码器2通过缓存器4与DSP芯片5连接，视频解码器2、DSP芯片5分别与电源模块3连接，视频解码器2、缓存器4、DSP芯片5分别与CPLD可编程器件9连接，DSP芯片5分别与SDRAM存储器6、JTAG端口 11、FLASH存储器
7、晶振(a) 8连接，图像采集模块包括CXD摄像机I，视频解码器2采用TVP5150作为视频解码芯片，TVP5150视频解码芯片与晶振(b)10连接，缓存器4采用AL422B芯片作为系统缓存，SDRAM存储器6采用MT48LC4M16A2存储器，电源模块3采用带有3.3V、1.8V、1.6V三个电压输出的TPS73HD318、TPS73HD301电源芯片来完成系统供电工作，CPLD可编程器件9采用XC95144芯片，DSP芯片5为内部集成了 I2C模块的TMS320VC5509A处理器。
[0026]在片内集成I2C控制内核的DSP，方便对外围视频信号采集器件的控制，用DSP来调度整个系统并完成图像处理算法，利用CPLD来完成必须的逻辑控制功能，首先系统上电复位，需要对DSP进行初始化，5509通过I2C总线往TVP5150的寄存器写相应的值，完成5150的初始化，使其开始采集图像，CPLD主要完成地址译码，时序逻辑，对TVP5150的正确控制，还需要对FIFO进行相应的逻辑控制，图像数据经过FIFO从DSP的EMIF接口读入，并发送给SDRAM,以供后续处理，图像处理程序通过DSP的EMIF接口从FLASH导入到5509进行图像处理工作，图像处理结果通过仿真器连接到PC机进行显示。
[0027]参见图2是本实用新型TVP5150芯片的功能框图，它可以使NTSC、PAL和SECAM制式的视频信号转化为8位的ITU-R BT.656格式的数字信号，同时分离出离散的同步信号，内部包含两条模拟处理通道，可以选择视频源并可以抗混叠滤波，通过I2C总线进行配置和控制，它使用一套内部的寄存器设置运行参数。
[0028]AL422B是由3M位的DRAM组成的先入先出的缓存，容量为393216字节，可以存放标准视频一场的亮度信息，界面非常友好，所有的复杂的DRAM操作已经由内部的DRAM控制器完成，AL422B可以同时进行读写操作，为了不使数据有重叠产生错误，写操作的速度不能大于读操作，一个完整的数据读写过程可以分为3个步骤:复位，写操作，读操作。
[0029]参见图3是本实用新型TMS320VC5509A时钟电路发生器连接示意图，通过在X2/CLKIN和Xl引脚之间外接一个晶体来启动内部的震荡器，也就是在X2/CLKIN和Xl引脚之间外接一个20M的晶体来为5509A提供时钟，5509A的时钟发生器将外部晶体的频率进行变换后提供时钟信号给DSP内核和其他外设使用，在时钟发生器内有一个数字锁相环DPLL用于对输入时钟进行锁相处理，该锁相环由时钟模式寄存器CLKMD进行配置和监控，也就是可以通过配置CLKMD来产生需要的时钟信号。
[0030]TMS320VC5509A和TVP5150两块芯片都需要双电源供电，5509A的内核工作电压需要1.6V，这也表明了5509A低功耗的特性，它的I/O与部分外围设备供电需求为3.3V，而5150的内核工作电压需要1.8V，I/O供电需求也为3.3，5509A供电选用TPS73HD301，它能将输入的5V电压经过两个不同的调节器分别输出3.3V的电压和1.2V-9.75V范围之内的电压。
[0031]参见图4是本实用新型TVP5150与AL422B接口连接示意图，VSYNC为场同步信号，FID为奇偶场指示信号，VBLK为场消隐信号，当VSYNC变为高电平，则说明有一场新图像的到来，向控制寄存器里写入相应值复位AL422B写指针，然后结束复位状态，又因为在VBLK为低电平同时AVID为高电平的时候，5150输出的才是有效的视频数据，为了控制AL422B的写使能信号，需要在CPLD里设置一个控制寄存器，外扩在5509A的CE3空间，VBLK与AVID的组合逻辑作为该寄存器的使能，以保证输入到AL422B的数据总是有效的。
[0032]参见图5是本实用新型5509A与AL422B接口连接示意图，将AL422B的数据输出，通过EMIF将数据传输至SDRAM，AL422B外扩在/CE2这个空间，因此必须遵循EMIF读数据的时序，当/CE2和/AOE都为低电平时，则使AL422B的/OE输出使能有效，但是要等到/ARE变为低电平的时候，才能使/RE读使能有效，DSP开始读取AL422B中的数据。
[0033]参见图6是本实用新型5509A与SDRAM接口连接示意图，系统把SDRAM外扩在CEO空间，因此需要对CEOl寄存器进行相应的配置，配置MTYPE域为011，用来指示该外部存储器类型是SDRAM。
[0034]参见图7是本实用新型5509A与FLASH接口连接示意图，系统初始化时，5509A自动配置EMIF的数据宽度为16位，它的存储空间只能是CEl，因此将5509A的/CEl与FLASH的片选信号/CE相连，/A0E、/AWE分别与FLASH的/0E、/WE相连，但是5509A最多只能外扩16K异步存储器，因此如果要访问全部的512K字节地址需要按照分页方式访问，这个访问可以通过控制在CPLD里设置的一个控制寄存器来实现。
[0035]参见图8是本实用新型JTAG端口接插件示意图，JTAG结合配套的仿真软件，可以访问DSP的所有资源，包括片内寄存器以及所有的存储器，从而提供了一个实时的硬件仿真与调试环境，便于开发人员进行系统软件调试，这是实现一个系统中处理器部分“可见度”的一个最方便的手段。
[0036]本实用新型结构简单，成本低，体积小，功耗低，不但灵活性很强，具有很好的可扩展性、可升级性以及易维护性，而且可以不借助任何微机系统完成对图像的采集、处理等工作，做到了真正的“嵌入式”。
【主权项】
1.一种基于DSP的图像采集处理装置，其特征在于:其包括图像采集模块、处理模块、显示模块、打印模块、存储模块、通信模块，所述打印模块和显示模块构成了输出模块，所述图像采集模块构成了输入模块，所述输入模块包括视频解码器、缓存器，所述显示模块包括JTAG端口，所述存储模块包括SDRAM存储器、FLASH存储器，所述处理模块包括DSP芯片、CPLD可编程器件，所述图像采集模块与视频解码器连接，所述视频解码器通过缓存器与DSP芯片连接，所述视频解码器、DSP芯片分别与电源模块连接，所述视频解码器、缓存器、DSP芯片分别与CPLD可编程器件连接，所述DSP芯片分别与SDRAM存储器、JTAG端口、FLASH存储器、晶振连接。2.根据权利要求1所述的一种基于DSP的图像采集处理装置，其特征在于:所述图像采集丰吴块包括C⑶摄像机。3.根据权利要求1所述的一种基于DSP的图像采集处理装置，其特征在于:所述视频解码器采用TVP5150作为视频解码芯片，所述TVP5150视频解码芯片与晶振连接。4.根据权利要求1所述的一种基于DSP的图像采集处理装置，其特征在于:所述缓存器采用AL422B芯片作为系统缓存。5.根据权利要求1所述的一种基于DSP的图像采集处理装置，其特征在于:所述SDRAM存储器采用MT48LC4M16A2存储器。6.根据权利要求1所述的一种基于DSP的图像采集处理装置，其特征在于:所述电源模块采用带有3.3￥、1.8￥、1.6￥三个电压输出的了?373册318、了?373册301电源芯片来完成系统供电工作。7.根据权利要求1所述的一种基于DSP的图像采集处理装置，其特征在于:所述CPLD可编程器件为XC95144芯片。8.根据权利要求1所述的一种基于DSP的图像采集处理装置，其特征在于:所述DSP芯片为内部集成了 I2C模块的TMS320VC5509A处理器。
【文档编号】H04N5/225GK205430429SQ201620105335
【公开日】2016年8月3日
【申请日】2016年5月29日
【发明人】李艳灵
【申请人】信阳师范学院