以太网接口电路和网络设备的制造方法
【专利摘要】本实用新型提供一种以太网接口电路和网络设备，其中，以太网接口电路包括：以太网物理层PHY芯片、以太网媒体接入控制器MAC芯片、中央处理器CPU，以及设置在所述中央处理器CPU内部的控制器；所述中央处理器CPU的一个输出引脚分别与所述以太网物理层PHY芯片的时钟输入引脚和所述以太网媒体接入控制器MAC芯片的时钟输入引脚连接；所述控制器通过与所述输出引脚的连接，控制所述输出引脚输出的数字信号的频率和占空比。本实用新型提供的以太网接口电路，可以提高以太网接口的工作稳定性，降低系统成本。
【专利说明】
以太网接口电路和网络设备
技术领域
[0001]本实用新型涉及通信领域，尤其涉及一种以太网接口电路和网络设备。
【背景技术】
[0002]以太网是目前应用最广泛的局域网通讯方式，可以将不同的计算机设备连接在一起。在计算机设备的主板上，以太网的硬件构成包括:以太网水晶头接口、物理层(PhysicalLayer，简称PHY)芯片和媒体接入控制器(Media Access Control，简称MAC)芯片。其中，PHY芯片用于时钟恢复与同步、帧同步、冲突检测等，MAC芯片用于错误检测、自动冲突检测和重发、地址过滤等，PHY芯片和MAC芯片之间的以太网接口称为媒体独立接口( Med i umIndependent Interface，简称MII) ,MII需要时钟输入才能正常工作。
[0003]图1为现有的以太网接口电路的结构不意图，如图1所不，石英晶体震荡电路13与PHY芯片11的时钟输入引脚XTl和时钟输出引脚XT2连接，石英晶体震荡电路13还与MAC芯片12的时钟输入引脚XT连接，石英晶体震荡电路13为PHY芯片11和MAC芯片12提供时钟源，时钟源信号经过PHY芯片和MAC芯片的处理，为以太网接口 14提供时钟，从而使得以太网接口14正常工作。
[0004]但是，石英晶体震荡电路通常包括石英晶体、电容、电阻等元器件，采用石英晶体震荡电路作为时钟源，当在强电磁干扰的环境下，石英晶体很可能工作不稳定，进而降低了以太网接口的工作稳定性，而且，采用石英晶体震荡电路作为时钟源，也增加了系统成本。
【实用新型内容】
[0005]本实用新型提供一种以太网接口电路和网络设备，不需要增加额外的元器件，通过中央处理器内部的控制器为以太网接口提供时钟源，提高了以太网接口的工作稳定性，同时降低了系统成本。
[0006]本实用新型提供的以太网接口电路，包括:以太网物理层PHY芯片、以太网媒体接入控制器MAC芯片、中央处理器CPU，以及设置在所述中央处理器CPU内部的控制器；
[0007]所述中央处理器CPU的一个输出引脚分别与所述以太网物理层PHY芯片的时钟输入引脚和所述以太网媒体接入控制器MAC芯片的时钟输入引脚连接；
[0008]所述控制器通过与所述输出引脚的连接，控制所述输出引脚输出的数字信号的频率和占空比。
[0009]可选的，所述数字信号的频率与所述以太网物理层PHY芯片的工作时钟的频率相同。
[0010]可选的，所述数字信号的占空比为50%。
[0011 ]可选的，所述控制器为脉冲宽度调制PffM控制器或者摄像头控制器。
[0012]可选的，所述以太网物理层PHY芯片和所述以太网媒体接入控制器MAC芯片之间的以太网接口为:媒体独立接口MI1、简化媒体独立接口RMI1、串行媒体独立接口 SMII，或者千兆媒体独立接口 GMII。
[0013]本实用新型提供的网络设备，包括:设备主板，所述设备主板上设置有以太网网络接口以及如本实用新型任一实施例提供的以太网接口电路，所述以太网网络接口与所述以太网接口电路中的以太网物理层PHY芯片连接；
[0014]所述网络设备通过所述以太网网络接口接入以太网。
[0015]本实用新型提供了一种以太网接口电路和网络设备，其中，以太网接口电路包括:以太网PHY芯片、以太网MAC芯片、CPU，以及设置在CPU内部的控制器，CPU的一个输出引脚分别与以太网PHY芯片的时钟输入引脚和以太网MAC芯片的时钟输入引脚连接，控制器，用于控制输出引脚输出的数字信号的频率和占空比。本实用新型提供的以太网接口电路，通过CPU内部的控制器与CI3U的输出引脚连接，控制输出引脚输出一定频率和占空比的数字信号，以此数字信号为以太网接口提供时钟源，由于电路中没有增加额外的元器件，因此提升了以太网接口的工作稳定性，同时降低了整个系统的成本。
【附图说明】
[0016]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0017]图1为现有的以太网接口电路的结构示意图；
[0018]图2为本实用新型实施例一提供的以太网接口电路的结构示意图；
[0019]图3为本实用新型实施例一提供的网络设备的结构示意图。
【具体实施方式】
[0020]为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0021]图2为本实用新型实施例一提供的以太网接口电路的结构示意图，如图2所示，本实施例提供的以太网接口电路，可以包括:以太网PHY芯片21、以太网MAC芯片22、中央处理器(Central Processing Unit，简称CPU)23，以及设置在CPU23内部的控制器24。
[0022]CPU23的一个输出引脚Pin分别与以太网PHY芯片21的时钟输入引脚XTl和以太网MAC芯片2 2的时钟输入引脚XT连接。
[0023]控制器24通过与输出引脚Pin的连接，控制输出引脚Pin输出的数字信号的频率和占空比。
[0024]在本实施例中，在电路布线上，CPU23的一个输出引脚Pin分别与以太网PHY芯片21和以太网MAC芯片22上的时钟输入引脚连接，输出引脚Pin还与控制器24连接，在工作原理上，CPU23的输出引脚Pin可以输出数字信号，该数字信号为以太网PHY芯片21和以太网MAC芯片22提供了时钟源，以太网PHY芯片21和以太网MAC芯片22对该时钟源进行处理，从而可以为以太网接口25提供时钟源，以使以太网接口25正常工作。其中，输出引脚Pin输出的数字信号的频率和占空比通过CPU23内部的控制器24进行控制调整。
[0025]可见，本实施例提供的以太网接口电路，不需要增加额外的元器件提供时钟源，通过CPU23内部的控制器24与输出引脚Pin连接，控制CPU23的输出引脚Pin输出一定频率和占空比的数字信号，以此数字信号为以太网接口25提供时钟源，由于电路中没有增加额外的元器件，因此提升了以太网接口 25的工作稳定性，同时也降低了整个系统的成本。
[0026]需要说明的是，本实施例中的控制器24，可以是CPU23内部现有的任意一个可以控制输出引脚Pin输出的数字信号的频率和占空比的控制器，本实施例对此不加以限制。
[0027]可选的，作为一种具体的实现方式，控制器24可以是脉冲宽度调制(PulseWidthModu Iat i on，简称PffM)控制器或者摄像头(简称camera)控制器。
[0028]需要说明的是，本实施例中的输出引脚Pin，可以是CPU23上的任意一个引脚，本实施例对此不加以限制。
[0029]可选的，当控制器24为P丽控制器时，输出引脚Pin可以称为P丽输出引脚，当控制器24为camera控制器时，输出引脚Pin可以称为camera控制器时钟输出引脚。
[0030]可选的，数字信号的频率与以太网PHY芯片21的工作时钟的频率相同。
[0031]可选的，数字信号的占空比为50%。
[0032]通过设置数字信号的占空比为50%，可以进一步提升以太网接口的工作稳定性。
[0033]需要说明的是，以太网PHY芯片21和以太网MAC芯片22之间的以太网接口 25可以为现有的任意协议接口。
[0034]例如:以太网PHY芯片21和以太网MAC芯片22之间的以太网接口 25可以为:MII接口、简化媒体独立接口(Reduced Media Independent Interface，简称RMII)、串行媒体独立接口(Reduced Medium Independent Interface，简称SMII)，或者千兆媒体独立接口(Gigabit Medium Independent Interface，简称GMII)。
[0035]其中，MII接口是IEEE-802.3定义的以太网行业标准，在数据收发上包括16条信号线。对于MII接口，当数据传输速率为lOMb/s时，时钟频率为2.5MHz，当数据传输速率为100Mb/s时，时钟频率为25MHz。
[0036]RMII接口是简化的MII接口，在数据收发上比MII接口少了一倍的信号线，为8根信号线，时钟频率为25MHz。
[0037]SMII接口相比于RMII接口，信号线进一步减少到4根，包括TXD、RXD、SYNC三类信号线，所有的端口共用一个时钟信号，该时钟信号为125MHz。
[0038]GMII接口是IEEE 802.3-2000定义的以太网行业标准，相比于MII接口，提供了8位的数据通道，数据传输速率为1000Mbps，时钟信号为125MHz，同时兼容MII所规定的10/10Mbps工作方式。
[0039]又例如:以太网PHY芯片21和以太网MAC芯片22之间的以太网接口 25还可以为:串行同步媒体独立接口(Serial Sync Medium Independent Interface，简称SSMII)、源同步串行媒体独立接口(Source Sync Serial Medium Independent Interface，简称SSSMII)、简化千兆媒体独立接口(Reduced Gigabit Medium Independent Interface，简称RGMII)，或者串行千兆媒体独立接口(Serial Gigabit Medium Independent Interface，简称SGMII) ο
[0040]需要说明的是，以太网MAC芯片22可以集成在CPU23上，也可以是独立的元器件，本实施例对此不加以限制。
[0041]本实施例提供了一种以太网接口电路，包括:以太网PHY芯片、以太网MAC芯片、CPU，以及设置在CPU内部的控制器，CPU的一个输出引脚分别与以太网PHY芯片的时钟输入弓丨脚和以太网MAC芯片的时钟输入引脚连接，控制器，用于控制输出引脚输出的数字信号的频率和占空比。本实施例提供的以太网接口电路，通过CPU内部的控制器与CPU的输出引脚连接，控制输出引脚输出一定频率和占空比的数字信号，以此数字信号为以太网接口提供时钟源，由于电路中没有增加额外的元器件，因此提升了以太网接口的工作稳定性，同时降低了整个系统的成本。
[0042]图3为本实用新型实施例一提供的网络设备的结构示意图。如图3所示，本实施例提供的网络设备，可以包括:设备主板31，设备主板31上设置有以太网网络接口 311以及本实用新型任一实施例提供的以太网接口电路312，以太网网络接口 311与以太网接口电路312中的以太网PHY芯片21连接。
[0043]网络设备通过以太网网络接口31接入以太网32。
[0044]其中，以太网接口电路312可以包括:以太网PHY芯片21、以太网MAC芯片22、CPU23，以及设置在CPU23内部的控制器24。
[0045]CPU23的一个输出引脚Pin分别与以太网PHY芯片21的时钟输入引脚XTl和以太网MAC芯片2 2的时钟输入引脚XT连接。
[0046]控制器24通过与输出引脚Pin的连接，控制输出引脚Pin输出的数字信号的频率和占空比。
[0047]其中，以太网网络接口可以为水晶头，型号可以为RJ45。
[0048]其中，网络设备可以是个人计算机(Personal Computer，简称PC)、便携式笔记本电脑、服务器等等，本实施例对于网络设备的具体形态和型号不加以限制。
[0049]最后应说明的是:以上各实施例仅用以说明本实用新型的技术方案，而非对其限制;尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。
【主权项】
1.一种以太网接口电路，其特征在于，包括:以太网物理层PHY芯片、以太网媒体接入控制器MAC芯片、中央处理器CPU，以及设置在所述中央处理器CPU内部的控制器； 所述中央处理器CPU的一个输出引脚分别与所述以太网物理层PHY芯片的时钟输入引脚和所述以太网媒体接入控制器MAC芯片的时钟输入引脚连接； 所述控制器通过与所述输出引脚的连接，控制所述输出引脚输出的数字信号的频率和占空比。2.根据权利要求1所述的以太网接口电路，其特征在于，所述数字信号的频率与所述以太网物理层PHY芯片的工作时钟的频率相同。3.根据权利要求1所述的以太网接口电路，其特征在于，所述数字信号的占空比为50%。4.根据权利要求1至3任一所述的以太网接口电路，其特征在于，所述控制器为脉冲宽度调制PffM控制器或者摄像头控制器。5.根据权利要求1至3任一所述的以太网接口电路，其特征在于，所述以太网物理层PHY芯片和所述以太网媒体接入控制器MAC芯片之间的以太网接口为:媒体独立接口 MI1、简化媒体独立接口RMI1、串行媒体独立接口 SMII，或者千兆媒体独立接口GMII。6.—种网络设备，其特征在于，包括:设备主板，所述设备主板上设置有以太网网络接口以及如权利要求1至5任一所述的以太网接口电路，所述以太网网络接口与所述以太网接口电路中的以太网物理层PHY芯片连接； 所述网络设备通过所述以太网网络接口接入以太网。
【文档编号】H04L12/28GK205647557SQ201620459954
【公开日】2016年10月12日
【申请日】2016年5月19日
【发明人】杨光, 田社校
【申请人】龙芯中科技术有限公司