改进印刷电路板信号层过渡的设备和方法

专利名称：改进印刷电路板信号层过渡的设备和方法
技术领域：
一个或多个实施例一般涉及集成电路和计算机系统设计领域。更 具体地说， 一个或多个实施例涉及一种用于改进印刷电路板信号层过 渡的方法和设备。
背景技术：
通路通常用于在印刷电路板(PCB)上的两层之间路由信号，本 文中称为"信号层过渡"。含有通路的PCB通常具有4层或更多金 属层，且可由阻燃剂4 (FR4)材料组成。例如，在典型的4层板中， 两层用于布线，两层用于电源和地。复杂的电路板可超过40层，有 数个电源面以及许多地和布线层。PCB的厚度可各不相同，但典型的 在0.060英寸和0.250英寸之间。电路板厚度一般由提供足够的电力 输送、平面容量、地基准、屏蔽、所需迹线阻抗以及方便的布线所需 要的层数来决定。
如图1所示，电路板10包含12层(12-26)。典型的是，通路 30在例如电路板10的微带层12和带状线金属层16之间提供信号层 过渡。镀通孔(PTH)是实现通路的一种常用构件，在PCB制造期 间形成在层压之后先机械钻孔完全穿过电路板，然后用铜或另一导 体镀孔壁。这就形成一个管状或实心的导电圓筒，它用作穿过电路板 整个厚度的连续电路径，将任何金属层或邻接圆筒的迹线连接起来。
PTH通路的缺点在于，其电特性取决于哪些信号层穿过其圓筒过 渡。使信号完全通过电路板到板相对侧的通板通路PTH通常可设计 成没有任何明显的谐振，虽然会造成小量损耗和极大范围频率的反 射。如图1所示，PTH通路30提供的信号层过渡小于电路板的厚度，
在本文中称为"短层过渡"。例如，用于短层过渡的PTH也许只有 0.092英寸厚电路板的0.010英寸，如图1所示，导致其相当一部分 长度(28)在各层之间不携带直接信号，本文中称为"通路残端 (stub)"。如图l所示，PTH通路30的未用长度构成通路残端28, 当信号接近于其残端谐振频率时，它显示出强频率相关特性。
在PCB中由通路残端显示出的高频谐振是常见问题。残端谐振 是众所周知的现象，其中通过具有残端的通路穿过电路板中各层的任 何信号都会受到通路残端所显示出的固有无源谐振的影响。谐振发生 在由PCB的局部几何形状和组成决定的频率。这种效应会急剧减少 到达预期接收器的那部分能量，而增加向发射器的反射。通路残端还 会增加在电路板谐振和通路-通路串扰中起作用的平行板模式转换效 应。
而且，当电路板中所用的数据速率增加到多个千兆位/秒(gb/s) 范围时，通路残端效应就越发成问题，且相当多的信号频谱含量接近 它们残端的谐振频率。通过具有残端的通路的高反射和低传输是进一 步增加电路板上数据传输速度的主要障碍。目前，还没有经济、易行 的方法来减轻通路残端在许多常见通路配置中的影响，这些常见通路 配置可包括普通的开放区域层过渡，或用于连接集成电路封装、芯片 组插座或连接器的通路。
使用在许多高容量制造(HVM)电路板生产设施中当前可用的 加工技术，还不能应用处理残端的当前技术。已开发了几种方法来减 轻通路谐振效应，或者将通路的电寄生效应减至最小。这些方法可包 括调节通路的焊盘和阻焊盘(anti-pad)的尺寸和形状或钻孔的大小。 它们还可包括反钻通路以及盲通路和掩埋通路。但是，这些方法中的 许多都要求有在HVM工艺中不可用的附加加工操作。


本发明的各种实施例在附图中以举例的方式而不是以限制的方式示出，附图包括
图1示出具有常规镀通孔通路的电路板框图。
图2示出按照一个实施例的一对串联耦合通路串联连接的框图。
图3A-3H的框图示出按照一个或多个实施例图2的串联耦合通 路的各种实现方案。
图4A-4D示出按照一个或多个实施例在生产连接器管脚区域中 的差分串联耦合的通路。
图5A和5B示出穿通板通^各相对残端连接的差分传输和反射之 间的比较图。
图6A和6B示出按照一个实施例穿通板通路相对串联耦合通路 的差分传输和反射。
图7示出包括常规反钻通路、常规掩埋通路和常规盲通路的电路板。
图8的电路板示出按照一个实施例的串联耦合的反钻通路。 图9的电路板示出按照一个实施例的串联耦合的掩埋通路。 图10示出按照一个实施例包括串联耦合的盲通路的电路板。 图11示出按照一个实施例的电子系统的框图，其电路板包括串 联耦合的通路。
图12示出各种设计表示或格式的框图，用于使用所公开的技术 进行设计的仿真、模拟和制造。
具体实施例方式
在以下说明中，阐述了许多具体细节，例如逻辑实现方案、信号 和总线的尺寸和名称、系统组件的类型和相互关系以及逻辑划分/集 成选择，以提供更透彻的理解。但所属领域的技术人员应理解，所述 实施例不用这些具体细节也可实现。在其它实例中，控制结构和门级 电路未详细示出，以免使所述实施例模糊。所属领域的技术人员用本 文所包含的说明，不必进行过度的实验就能够实现适当的电路。
在以下说明中，某些术语用来说明本发明的特性。例如术语"逻 辑"代表配置成执行一个或多个功能的硬件和/或软件。例如，"硬
件"的实例包括但不限于集成电路、有限态自动机、乃至组合逻辑。 集成电路可采取处理器的形式，如微处理器、专用集成电路、数字信 号处理器、微控制器等。
图2为按照一个实施例的电路板100的框图，包括一对串联连接 的通路(132和134)，以在一个或多个电路板层之间提供信号层过 渡。如本文所述，在一个或多个电路板层之间提供信号层过渡的串联 连接的通路对在本文中有时称为"回飞式(boomerang)通路"。在 一个实施例中，回飞式通路包4舌由串联连接的通路组合形成的结构， 以改进电路板中的信号传输，同时减少反射、串扰及与平行板谐振模 的耦合。
在一个实施例中，图2示出回飞式通路130，它提供电路板布线 的新构件，通过此构件，执行通过电路板的两个或更多个串联通路过 渡能够使信号层过渡明显优于例如图1所示的单通路过渡。典型的 是，回飞式通路130在电路板或PCB 100的金属微带层102和金属带 状线层106之间提供信号层过渡。和图1所示的常规PTH通路30对 比，回飞式通路130包括第一通路132和第二通路134,它们在PCB 100的背面119上串联耦合，背面119远离包含金属微带层102的PCB 100的顶面101。在一个实施例中，第一通3各132和第二通路134在 PCB100中同时形成。典型的是，第一通路132和第二通路134在金 属微带层118处接合，以在第一通路132和第二通路134之间提供串 联连接，形成回飞式通路130。典型的是，回飞式通路130的通路残 端138显著减小，以在电路板100的层102和106之间提供改进的信 号层过渡，这与图1所示的通路残端28大不相同。
图3A示出按照参阅图2图示的实施例电路板100的框图，它包 括回飞式通路130。典型的是，回飞式通路130提供在电路板100的
第一层102和第三层106之间的信号层过渡。如图示出，在第一通路 132和第二通路134之间的串联连接提供在远离金属微带层102的电 路板100的背面119上。在一个实施例中，回飞式通路130的第一通
相同，以控制通路132和134的耦合来"调谐，，回飞式通路130的性 能，进一步改进传输。在一个实施例中，通过按照所述实施例调节用 于形成回飞式通路的各种参数，平行板模式耦合以及其它串扰机制可 进一步减少。
图3B示出电路板IOO的框图，它包含的回飞式通路130具有在 电路板100的背面串联耦合的第一通路132和第二通路134。但和图 3A不同，第一通路132和第二通路134之间的间距增大，以提供第 一通路132和第二通路134之间的松耦合，这与图3A所示的第一通 路132和第二通路134之间的紧密间距所提供的紧耦合不同。
图3C进一步示出按照一个实施例的回飞式通路130，其中增加 了阻焊盘。典型地，第一通路132包括阻焊盘136,且第二通路134 包括阻焊盘138。在图示实施例中，阻焊盘136大于阻焊盘138。在 一个实施例中，回飞式通路130形成为在阻焊盘136和阻焊盘138之 间在尺寸上有所不同，以优化回飞式通路结构的自感和电容。在备选 实施例中，阻焊盘136的尺寸可小于或等于阻焊盘138的尺寸，以得 到在第一通路132和第二通路134之间所需的电感性和电容性耦合。 在一个实施例中，阻焊盘的形状除圆形(如所示)外还可以是例如方 形或它们的组合，以为微带连接到地层提供足够的间距以防止短路。
图3D的框图示出按照一个实施例的回飞式通路130，其中第二 通^各134具有大于第一通路132的直径。在一个实施例中，对回飞式 通路130的第一通路132或第二通路134的直径进行调节，以在常规 单端或差分通路结构中优化分层过渡的特定叠层的自感和电容。在一 些实施例中，第一通路132可具有大于第二通路134的直径。
图3E进一步示出了回飞式通路130,在电路板100的内部层114
中的第一通路132和第二通路134之间提供了串联连接。在一个实施 例中，提供这种配置以在第一通路132和第二通路134之间产生降低 的互感。如图3F所示，在一个实施例中，回飞式通路130可以通过 在多个电路板层(114和118)上提供第一通路132和第二通路134 之间的串联连接来形成。典型的是，第一通路132在内部层114，如 图3E所示，以及在电路板100的背面上，如图3A-3D所示，耦合到 第二通路134。
图3G和3H示出回飞式通J各130,在电路板100的第五层109 和第七层U2之间提供信号层过渡。如图3G所示，第一通路132和 第二通路134之间的串联连接提供在电路板100的背面。典型的是， 由图3G所示的串联连接造成的剩余残端对于具有较大厚度的电路板 可能相当大。因此，在一个实施例中，如图3H所示，回飞式通路130 在电路板100的第一层102和底层118上提供有并联连接，以消除如 图3G所示的残端。
图4A的框图示出按照一个实施例在生产连接器管脚区域200中 的差分回飞式通^各(230和260 )。在一些实施例中， 一个或多个通 路可串联耦合。典型的是，回飞式通路230和回飞式通路260形成为 提供在用于形成回飞式通路的各个通路之间的松耦合，以及在差分信 号通路234和264之间的松耦合。因此，如图所示，第一回飞式通路 230包括第一通路232和第二通路234。同样，第二回飞式通路260 包括第三通路262和第四通路264。如图所示，第一回飞式通路230 的第一和第二通路(232和234 )以及第二回飞式通路260的第三和 第四通路(262和264 )是间隔开的，以在各个通路之间提供松耦合。 同样，如图所示，第二通路234和第四通路264也是间隔开的，以限 制第二通路234和第四通路264之间的耦合。在一个实施例中，导电 物质可加到第一通路和第二通^各中的至少一个上，形成例如圈环，以 增加电磁耦合。
如图4B所示，第一通路232和第二通路234之间以及第三通路 262和第四通路264之间的间距与图3A所示的相同。但按照一个实 施例，第二通路234和第四通路264定位为互相接近，以提供第二通 路234和第四通路264之间的紧耦合。在一个实施例中，第一差分信 号管脚耦合到第一通路232,且第二差分信号管脚耦合到第三通路 262。典型的是，耦合到第二通^吝234的第一信号迹线240和耦合到 第四通路的第二信号迹线270提供差分信号对。
图4C进一步示出图4A和4B所示的第一回飞式通路230和第二 回飞式通路260的一个实施例，其中第一通路232和第二通路234之 间以及第三通路262和第四通路264之间的间距减小，以提供第一回 飞式通路230和第二回飞式通^备260的各个通路之间的紧耦合。和图 4A所示的实施例类似，第二通路234和第四通路264是间隔开的， 以提供第二通路234和第四通3备264之间的松耦合。
图4D又示出一个实施例，其中第一回飞式通路230和第二通路 260，如图4A所示，提供第一回飞式通路和第二回飞式通路的各个 通路之间的松耦合。但和图4A所示实施例不同的是，如图4D所示， 按照一个实施例，地通路282提供在第二通路234和第四通路264之 间，以为差分迹线202和204提供屏蔽和改进的共模性能。在一个实 施例中，附加的地通路282提供附加的地返回路径，以更好地控制环 路电感，以及对附近信号通路的附加屏蔽，因为在管脚区域中所加的 通路可使信号处于更靠近电位源或串扰接收方。
图5A和5B示出了通路残端的影响，方法是在相当薄的0.062英 寸厚的12层板上，例如图2所示，在实际穿通板连接的通路304和 具有另外相同几何形状的残端连接的通路302之间比较传输(插入损 耗)300，如图5A所示，以及反射(返回损耗)320，如图5B所示。 如上所述，穿通板通路说明了一种PTH,它使信号完全穿过板到相对 侧，其通常可以设计成没有任何明显的谐振，虽然它会造成小量的损 耗和大范围频率上的反射。
对于相对薄、层数少的电3各板，未用通路残端的第一谐振频率可
以在15千兆赫(GHz)范围内。较大的电路板，例如在高速底板和 计算机服务器中通常所用的那些电路板，会具有低得多的残端谐振频 率，在10GHz以下。残端谐振的影响通常表现为信号反射增加而信 号传输减少。如果在电路板中所用的信令拥有相当多的频率含量接近 谐振频率，信号就会衰变和失真。
再参阅图5A和5B，由于差分信令在高数据速率时愈加普遍，因 此图5A和5B中所示的所有曲线都是对于差分路由方案生成的，虽 然类似现象在单端和差分信号路由中都会发生。典型的是，由于通路 残端谐振频率在10 GHz以下，因此其影响即使在GHz范围内也很明 显。15分贝(dB)的回波损耗阈值常用作对连接器的可接受性量度， 为2.2 GHz。更厚的0.250英寸厚的电路板显示出甚至更差的性能， 并会具有相应更低的谐振频率，其会妨碍数据传输，甚至在当前的数 据速率。
图6A和6B示出按照一个实施例与产生图5A和5B所用的相同 叠层和通路配置的曲线，其中这些同样的耦合通路对串联连接，以为 每个信号形成回飞式通路354。典型地，超过12 GHz时，其性能有 利地与单穿通板过渡352的性能比较，如图6A和6B所示。典型地， ldB传输频率已从5GHz扩展到13GHz。类似地，15dB反射频率已 从2.2GHz扩展到12GHz。这个改进是在没有试图优化时获得的。
但是，如图3A到3H和图4A到4D所示，按照所述实施例，类 似参数可用来进一步改进通路结构如回飞式通路的性能。在一个实施 例中，使用电磁模拟器就能进行优化，即通过改变几个参数，包括 调节孔直径、焊盘尺寸、阻焊盘尺寸和形状，以例如优化使用回飞式 通路的特定叠层和层过渡的自感和电容。用于差分路由的常规通路通 常允许通过调节它们的间距来优化单独导体之间的互感和电容。按照 一个实施例，所有这些因素对单端和差分路由的回飞式通路都可进行 类似调节。
引入了回飞式通路，用于差分路由(见图4A-4D)的四个钻孔中 任一个之间的间距都可提供几个附加参数，其可用于进一步优化。在 一个实施例中，回飞式连接的通路不必是同样的直径，这在保存布线 空间或获得更佳耦合方面可能是有用的。而且，在一个实施例中，多 于两个通路可以串联使用，以提供附加益处，但仍在实施例和所述权 利要求书的范围之内。在一个实施例中，回飞式通路可用于提供穿通 孔或压配合结构，它们用组件侧-微带线馈电，这一般会有相当大的次
谐振困难。例如，如图4A和4B所示，连接器管脚可插入第一通路 232中，而迹线耦合到第二通路234,如图4A所示。
图7示出了电路板400，以示出减轻如图1A所示的通路谐振效 应的方法。典型的是，图4示出反钻通路410、掩埋通路430和盲通 路150,如业界已知。图7所示的通路配置减小了通路残端的长度。 典型的是，反钻通路一般在电路板制品的电镀之后形成。在这种电镀 之后，可用一个过大钻头对PTH圓筒的未用部分钻孔，以减少或去 除潜在的谐振步骤，留下圆柱形的气空隙412。
常规情况，这种反钻或控制深度的钻孔过程要求每个电路板被分 别处理并经过附加的钻孔过程，而常规的PTH钻孔可以在单个过程 中在电路板叠层上同时执行。此外，对每个反钻孔都要求有精确的深 度控制和配准，而穿通孔的钻孔不需要严格的深度控制，并可允许整 体不太严格的钻孔配准。反钻通路所要求的附加处理和加工增加了电 路板成本，并可对成品率有负面影响。
如图7所示，掩埋通路430和盲通路450可用来创建镀通孔，它 们跨越特定的层过渡，却没有对于所需过渡必要之外的残端和钻孔。 常规情况，盲通路和掩埋通路是在各个层中或各组PCB层中创建的， 然后最终层压为完整的电路板，并随后进行最终穿通孔钻孔和电镀过 程。创建掩埋通路430和盲通路450的工艺不同于常规的镀通孔技 术，它对每组过渡要求有单独的钻孔和电镀步骤。和反钻一样，这是 个工艺繁多的方法，会使电路板成本升高并降低成品率。而且，盲通 路和掩埋通路一般与穿通孔引线的和压配合的组件不兼容。
图8示出按照一个实施例的电路板500,以示出耦合反钻通路 对。典型的是，电路板500包括常规反钻通路510，以及耦合反钻通 路530和耦合反钻通路550。如图所示，耦合反钻通路530包括在内 部电路板层中串联耦合的第一反钻通路532和第二反钻通路534。如 图所示，孔腔536和538去除了在第一通路532和第二通路534的串 联连接下面的任何附加通路残端。如图还示出，耦合反钻通路530包 括在通路552处的镀通孔，通路552串联耦合到反钻通路554,通路 554包含孔腔556。如图所示，反钻耦合信号通^各530和550的形成 要求通向电路板的一侧，并要求有单一的孔深，同时在单个反钻通路 上提供性能改进。
图9示出按照一个实施例的电路板600,以示出掩埋耦合信号通 路。典型的是，掩埋通路610不能通过包含一个串联连接的通^ 各而得 到改进。但与没有附加耦合信号通路的通路相比，掩埋耦合信号通路 630、 650和670都提供改进。典型的是，掩埋耦合信号通路630包 括掩埋通路632和镀通孔通路634,它们在电路板层内串联耦合。同 样，按照一个实施例，掩埋耦合信号通路650包括在电路板层中串联 耦合的掩埋通^各652和镀通孔通路654。在一个实施例中，掩埋耦合 信号通路670包括在内部电路板层中串联耦合的第一掩埋通路672和 第二掩埋通路674。
图10示出按照一个实施例的电路板700，其包括盲耦合信号通 路对。典型的是，盲通路710不能因添加串联连接的通路而得到改 进。典型的是，按照一个实施例，盲耦合信号通路730包括第一盲通 路732和第二盲通路734,它们在内部电路板层中串联耦合。按照一 个实施例，盲耦合信号通路750包括串联耦合的镀通孔通路752和盲 通路754。盲耦合信号通路770包括镀通孔通^各772，它串联耦合到 第一盲通路774-1和第二盲通路774-2。因此，如图8-10所示，使用 串联连接的耦合信号通路，通过进一步消除未用残端以进一步减少残 端谐振，可用来减少诸如反钻通路、盲通路和掩埋通^^技术的步长。图11是结合有至少一个电子配件如图2所示电路板100的电子 系统800的框图。电子系统800可以是计算机系统，它包括系统总线 810，以将电子系统800的各种iE件电耦合在一起。系统总线810可 以是单个总线或总线的任何组合。电路板100电耦合到系统总线 810，并可包括任何电路或电路的组合。在一个实施例中，电路4反100 包括处理器140，它可以是任何类型。
如本文所用的，处理器是指任何类型的电路，例如但不限于微 处理器、微控制器、图形处理器或数字信号处理器。可包含在电路板 100中的其它类型电路是定制电路或专用集成电路，例如通信电路 150，以供在无线装置诸如蜂窝电话、传呼机、便携式计算机、双向 无线电以及类似电子系统中使用。电子系统800还可包括外部存储器 840，该外部存储器又可包括适合于特定应用的一个或多个存4诸元 件，例如随机存取存储器(RAM)形式的主存储器840、 一个或多个 硬盘驱动器844、和/或处理诸如软磁盘、光盘(CD)和数字视频光 盘(DVD)等可移动介质846的一个或多个驱动器。
电子系统800还可包括显示装置820、扬声器830以及控制器 860,诸如键盘、鼠标、跟踪球、游戏控制器、扩音器、语音识别装 置、或将信息输入到电子系统800中的任何其它装置。如本文所示， 电路板IOO可在许多不同的实施例中实现，包括电子封装、电子系统 和计算机系统。元件、材料、几何形状和尺寸都可有所不同，以适合 特定的要求。
图12示出各种表示或格式的框图，用于使用所公开的技术作设 计的仿真、模拟和制造930。表示设计的数据可以用许多方式来表示 该设计。首先，在模拟中很有用，硬件可使用硬件描述语言或另一种 功能性描述语言来表示，该语言实质上提供了一个预期所设计的硬件 如何执行的计算机化模型。硬件模型910可存储在存储介质900中， 例如计算机存储器，这样可使用模拟软件920模拟该模型，该模拟软 件对硬件模型应用特定的测试程序组930,来确定它是否确实如设想
那样运行。在一些实施例中，模拟软件未记录、捕获或包含在介质中。 此外，具有逻辑和/或晶体管门的电路级模型可在设计过程的一 些阶段生产。使用可编程逻辑，该模型可由形成模型的专用硬件模拟 器类似地模拟数次。这种类型的模拟更深层次看可以是一种仿真技 术。在任何情况下，可重新配置的硬件是另一实施例，它可涉及采用 所公开的技术存储模型的机器可读介质。
而且，大多数设计在某个阶^1可达到数据表示硬件模型中各种器 件的物理布局的水平。在使用常规半导体制造技术的情况下，表示硬 件模型的数据可以是规定在生产集成电路所用的不同掩模层或掩模 上有或没有各种特性的数据。再者，表示集成电路的这种数据实施本 文公开的技术，因为电路逻辑和数据可模拟或制造为执行这些技术。 在设计的任何表示中，数据都可存储在任何形式的机器可读介质
中。为传送这些信息而调制或另外产生的光波或电波960、存储器 950、或者磁或光存储器940如盘都可以是机器可读介质。任何这些 介质都可以承载设计信息。术语"承载"(例如机器可读介质承载信 息)由此涵盖了存储在存储装置上的信息或者编码或调制到载波中或 载波上的信息。描述设计或设计特点的位组(当实施在机器可读介质 如载波或存储介质中时)是可以被密封在其自身之内和之外、或由其 它项用于进一步设计或制造的制品。 备选实施例
应理解，对于其它实施例，可以使用不同的系统配置。例如，虽 然系统800包括单个CPU 140，但对于其它实施例，多处理器系统(其 中一个或多个处理器在配置和操作方面可类似于上述CPU 140 )可从 各种实施例的串联连接耦合通路中受益。其它不同类型的系统或不同 类型的计算机系统例如服务器、工作站、台式计算机系统、游戏系统、 嵌入式计算机系统、刀片服务器等等也可用于其它实施例。
已公开了实施例及最佳模式，在由以下权利要求书所定义的本发 明实施例的范围之内，对所公开的实施例可以作修改和改变。
权利要求
1.一种方法，包括在电路板内形成第一通路；在所述电路板内形成第二通路，第二通路定位于第一通路附近，以使第一和第二通路之间能够电磁耦合；以及串联连接第一通路和第二通路。
2. 如权利要求1所述的方法，其中第一通路的直径大于第二通 3各的直径。
3. 如权利要求l所述的方法，还包括 在第一通路内插入组件管脚，其中迹线连接到第二通路。
4. 如权利要求l所述的方法，还包括 反钻第 一通路和第二通路的未用残端。
5. 如权利要求1所述的方法，其中第一通路包括盲通路，且第 二通路包括镀通孔通路。
6. 如权利要求1所述的方法，其中第一通路包括掩埋通路，且 第二通路包括镀通孔通路。
7. 如权利要求l所述的方法，还包括在第 一通路和第二通路中的至少 一个内淀积导电材料，以增加第 一通路和第二通路之间的所述电磁耦合。
8. 如权利要求l所述的方法，其中形成第二通路包括 将第二通路定位于第一通3各附近，以使第二通路的阻焊盘与第一通路的阻焊盘相交。
9. 如权利要求1所述的方法，还包括 在所述电路板内形成第三通路；在所述电路板内形成第四通路，第四通路定位于第三通路附近， 以提供第三和第四通路之间的耦合；以及 串联连接第三通路和第四通路。
10. 如权利要求9所述的方法，其中形成第四通路包括 将第四通路定位于第二通路附近，以提供第二通路和第四通路之间的耦合。
11. 一种电路板，包括至少一组多个信号通路，它们串联连接，以在一个或多个电路板 层之间提供信号层过渡。
12. 如权利要求11所述的电路板，其中所述多个信号通路包括 第一通路；以及第二通路，第二通路定位于第一通路附近，以使第一和第二通路 之间能够电磁耦合。
13. 如权利要求12所述的电路板，其中第一通路的直径大于第 二通路的直径。
14. 如权利要求12所述的电路板，其中第一通路的阻焊盘的尺 寸小于第二通路的阻焊盘的尺寸。
15. 如权利要求12所述的电路板，还包括 第三通路；第四通路，第四通路定位于第三通路附近，以使第三和第四通路 之间能够电磁耦合，第三通路和第四通路串联连接。
16. 如权利要求15所述的电路板，还包括 第一连接器管脚，耦合到第一通路； 第一迹线，耦合到第二通路； 第二连接器管脚，耦合到第三通路；以及第二迹线，耦合到第四通路，第一迹线和第二迹线提供差分信号对。
17. 如权利要求15所述的电路板，还包括 地通路，形成在第二通路和第四通路之间。
18. 如权利要求15所述的电路板，其中第四通路定位于第二通 路附近，以使第二通路和第四通路之间能够电磁耦合。
19. 如权利要求12所述的电路板，其中第二通路的阻焊盘的形状不同于第 一通路的阻焊盘的形状。
20. 如权利要求12所述的电路板，其中第二通路的阻焊盘与第 一通路的阻焊盘相交。
21. —种机器可读介质，其上实施有用于制造电路板的电路设 计，所述电路板在制造时包括第一通路，以及第二通路，第二通路定位于第一通路附近，以使第一和第二通路 之间能够电磁耦合，第一通路和第二通路串联连接，以提供在一个或 多个电路板层之间的信号层过渡。
22. 如权利要求21所述的机器可读介质，其中第一通路的直径 大于第二通路的直径。
23. 如权利要求21所述的机器可读介质，还包括 第三通路；第四通路，第四通3各定位于第三通路附近，以使第三和第四通路 之间能够电万兹耦合，第三通路和第四通路串联连接。
24. 如权利要求23所述的才几器可读介质，其中所述电路板还包括第一连接器管脚，耦合到第一通路第一迹线，耦合到第二通路；第二连接器管脚，耦合到第三通路以及第二迹线，耦合到第四通路，第一迹线和第二迹线提供差分信号对。
25. 如权利要求21所述的机器可读介质，其中第二通路的阻焊 盘的尺寸大于第一通路的阻焊盘的尺寸。
26. 如权利要求21所述的机器可读介质，其中连接第一通路和 第二通路在所述电路板的背面相接合。
27. 如权利要求21所述的机器可读介质，其中第二通路的阻焊盘的形状不同于第 一通路的阻焊盘的形状
28. 如权利要求21所述的机器可读介质，还包括 将第一通路和第二通路在所述电路板的内部层上相接合。
29. 如权利要求21所述的机器可读介质，还包括附到第二通路的圆筒上的圈环，以增加在第 一通路和第二通路之 间的电磁耦合。
30. 如权利要求21所述的机器可读介质，其中第一通路包括反 钻通路、盲通路和掩埋通路之一，且第二通路包括镀通孔通路。
31. —种电子系统，包括 总线；存储器，耦合到所述总线；以及电路板，电连接到所述总线，所述电路板包括第一通路和第二通 路，第二通路定位于第一通路附近以使第一和第二通路之间能够电磁 耦合，第一通路和第二通路串联连接以提供在一个或多个电路板层之 间的信号层过渡。
32. 如权利要求31所述的系统，其中第一通^^的直径大于第二 通路的直径。
33. 如权利要求31所述的系统，还包括 第三通路；以及第四通路，第四通路定位于第三通路附近，以使第三和第四通路 之间能够电磁耦合，第三通路和第四通路串联连接。
34. 如权利要求31所述的系统，还包括 第一连接器管脚，耦合到第一通路 第一迹线，耦合到第二通路； 第二连接器管脚，耦合到第三通路以及第二迹线，耦合到第四通路，第一迹线和第二迹线提供差分信号对。
35. 如权利要求31所述的系统，其中第二通路的阻焊盘与第一 通路的阻焊盘相交。
36. 如权利要求31所述的系统，其中第一通路包括盲通路，且 第二通路包括镀通孔通路。
37. 如权利要求31所述的系统，其中第一通路包括掩埋通路， 且第二通路包括镀通孔通路。
38，如权利要求31所述的系统，其中第一通路包括反钻通路， 且第二通if各包括镀通孔通路。
39. 如权利要求33所述的系统，还包括 地通路，形成在第二通路和第四通路之间。
40. 如权利要求33所述的系统，其中第四通路定位于第二通路 附近，以使第二通路和第四通3各之间能够电^兹耦合。
全文摘要
说明了一种用于改进印刷电路板信号层过渡的方法和设备。在一个实施例中，该方法包括在印刷电路板(PCB)内形成第一通路。第二通路在PCB内同时形成。在一个实施例中，第二通路定位于第一通路附近，以使第一和第二通路之间能够电磁耦合。第二通路形成之后，第一和第二通路连接起来以在第一和第二通路之间提供串联连接。在一个实施例中，第一和第二通路之间的串联连接减少了相对于第一通路的残端长度，以减少并可能消除例如对于短信号层过渡的残端谐振。也说明和要求了其它实施例。
文档编号H05K3/40GK101341806SQ200580035407
公开日2009年1月7日 申请日期2005年10月27日 优先权日2004年10月29日
发明者T·威格, T·梁 申请人:英特尔公司