专利名称：一种匹配电容及应用匹配电容的印制线路板及阻抗匹配装置的制作方法
技术领域：
本发明涉及通信技术领域，尤其涉及一种匹配电容及应用匹配电容的印制线路板及阻抗匹配装置。
背景技术：
在高频PCB(印制线路板)设计中，常将承载信号传输的导线称为传输线。传输线阻抗在分布参数理论中是一个非常重要的概念，其物理意义为传输线上向某方向传输的模式电压与模式电流之比。
现有的传输线通常采用微带线结构或带状线结构，下面将分别进行说明。
(1)微带线结构在图1所示的微带线结构中，微带线设于介质的一面，而介质的另一面设置接地平面层(也称为地平面导体或接地导体平面)，所述的微带线位于介质材料与空气间，完整的微带线结构还包括用于提供回流路径的接地平面导体。微带线的简化特性阻抗计算公式为ZO=87ϵγ+1.41In(5.98H0.8W+T)---(1)]]>其中，W为传输信号的线宽；H为介质厚度(该厚度以相邻平面作为参考平面)；T为金属材料(实际应用中常采用铜)厚度；εγ为介电常数(介质的一种特性参量)。由公式(1)可知，在其他参数值不变的前提下，W越大，微带线阻抗越小；介质越薄，阻抗越小；金属材料越厚，阻抗越小；介电常数越大，阻抗越小。
(2)带状线结构在如图2所示的带状线结构中，与微带线结构有所不同，介质的上下均设有接地平面层，带状线设于介质中部，完全没入介质中做为传输线，并且在带状线的上下两侧都存在接地平面层。
影响带状线阻抗的因素包括传输信号的线宽W、介质厚度H/H1(以上平面作为参考平面)/H2(以下平面作为参考平面)；金属材料(如铜)厚度T；介电常数εγ。通常，在其他参数值不变的前提下，W越大，微带线阻抗越小；介质越薄，阻抗越小；金属材料越厚，阻抗越小；介电常数越大，阻抗越小。对于H1＝H2的平衡结构带状线，其特性阻抗计算的简化公式为ZO=60ϵγIn(1.9H0.8W+T)---(2)]]>信号在传输的过程中希望能够无反射地从源端传送到负载端，以图3所示的最基本的高频电路基本逻辑结构为例，电路中包括源端、传输线及负载端，均存在一定的阻抗，具体为源端阻抗RS，负载阻抗RL，传输线特性阻抗ZO，为使信号在传输的过程中希望能够无反射地从源端传送到负载端该三种阻抗需要满足如下条件，即RS＝RL＝ZO(3)在高频电路设计中常需要对上述三种阻抗进行设计，以满足公式(3)的条件。当上述三种阻抗的关系满足公式(3)时，该三种阻抗即处于阻抗匹配状态。所述阻抗匹配即指信号源或者负载与传输线之间的一种合适(即满足公式(3))的设计方式。
在实际应用中，为便于不同生产商产品器件间应用的互通，通常将所述RL和RS设为50欧姆，即标准阻抗；也有少数系统采用75欧姆作为标准阻抗。但是并非所有器件的端口阻抗都满足标准阻抗，比如为保证增益、输出功率等参数指标，某些大功率的功放管的输出端口阻抗会远远小于50欧姆；再比如，在设计一个耦合器时，为满足其耦合度、体积等方面的要求，也可能所设计的端口阻抗不满足标准阻抗。在这种情况下，需要通过设计电路以实现阻抗匹配的条件，即形成阻抗匹配网络。
下面讲述阻抗匹配的实现原理。如图4所示，在图3所示电路的基础上，在源端增加了源端阻抗匹配网络，在负载端增加了负载端阻抗匹配网络，对原电路进行阻抗匹配，其具体的实现方法就是在源端或负载端的非标准阻抗端口与传输线之间插入阻抗匹配网络。所述阻抗匹配网络用于在接入电路之后，实现阻抗匹配，即匹配后得到源端匹配阻抗RS′与负载端匹配阻抗RL′，源端匹配阻抗RS′与负载端匹配阻抗RL′与ZO间应满足如下关系RS′＝RL′＝ZO＝标准阻抗上述阻抗匹配网络通常由电抗元件，如电容或电感构成。如图5a与图5b所示，其中图5a是将匹配用的电容与源端的阻抗RS串联整体构成源端匹配阻抗RS′；图5b是将匹配用的电容与源端的阻抗RS并联整体构成源端匹配阻抗RS′，在电路中通过串连或并联合适的电容和/或电感，都能够实现阻抗匹配。
其中实现并联阻抗匹配的方式又分为如图6a与图6b所示的两种形式。图6a所示为采用集总参数电容的实现方式，电容的连接传输线另一端通过过孔与地平面相连。但是，这种集总参数电容适用的范围受器件寄生参数的限制，并不适用于很高的频率情况。同时其在PCB板上需占用一定的布局面积，对于图2所示的带状线电路因上下面均是地平面，实现这一方案无疑是非常困难的。
如图6b所示，为采用分布参数电容实现并联匹配电容的实现方式，将传输线的局部面积做大，在传输线与对应的接地平面层构成分布参数电容。分布参数电容主要通过改变PCB上线路的传输线形状获得匹配电容或电感，进而实现与端口阻抗匹配后满足标准阻抗的目的。该分布参数网络主要通过增加传输线宽度，进而实现与其他阻抗的匹配。
但是，当采用如图6b的分布参数网络实现阻抗匹配时，存在以下问题该方法需要占用PCB上较大面积来设计传输线图形，经济性较差，当布线空间资源紧张时，如在一些小型化器件或电路中，该方法实施较困难。
发明内容
本发明的目的是，提供一种匹配电容及应用匹配电容的印制线路板B与阻抗匹配装置，所述的匹配电容可应用于高频PCB中，且不占用PCB的布局面积；另外将其应用于PCB与阻抗匹配装置能够对需要实施阻抗匹配的端口进行匹配，达到满足标准阻抗的目的，且成本低，经济性好。
本发明的目的通过以下技术方案实现本发明提供了一种匹配电容，通过印制线路板PCB实现，所述PCB包括介质及介质承载的信号传输线、以及介质表面的接地平面层与介质中的导体层，其中，所述信号传输线布置于导体层，且所述的匹配电容包括信号传输线和匹配接地导体，其中匹配接地导体设于介质内部，位于信号传输线与接地平面层间，并与接地平面层连接；且所述的匹配接地导体与PCB的信号传输线具有设定距离与设定重叠区。
本发明还提供了一种印制线路板PCB，在所述的PCB上设置有本发明提供的所述匹配电容。
本发明还提供了一种阻抗匹配装置，为通过印制线路板PCB来实现，在阻抗匹配装置的至少一个输入或输出端口设置权利要求1至5任一项所述的匹配电容，用于阻抗匹配。
由上述本发明提供的技术方案可见，本发明所述的匹配电容，通过印制线路板PCB实现，因匹配接地导体位于信号传输线与接地平面层间，拉近了信号传输线到地之间的距离，即信号传输线与匹配接地导体间形成一个匹配电容，使得信号传输线对地的电容增加。
本发明提供的技术方案应用于PCB上，可在原有PCB结构内实现，而无需占用PCB上另外的布局面积，为小型化器件的电路设计提供了新的解决方案。将其应用于阻抗匹配装置，匹配电容通过并联的方式与阻抗匹配网络进行匹配后，获得标准阻抗值，从而实现阻抗匹配。可见，本发明述的匹配电容可应用于高频PCB中，且不占用PCB的布局面积；成本低，经济性好。
图1是微带线式传输线结构示意图；图2是带状线式传输线结构示意图；图3是高频电路基本逻辑结构示意图；图4是高频电路基本逻辑结构的阻抗匹配原理图；图5a是高频电路基本逻辑结构串联匹配电容示意图；图5b是高频电路基本逻辑结构并联匹配电容示意图；图6a是采用集总参数电容器件实现并联匹配电容示意图；图6b是采用分布参数网络实现并联匹配电容示意图；图7a为本发明具体实施给出的微带线结构中引入辅助接地层后的截面示意图；图7b为本发明具体实施给出的微带线结构中引入辅助接地层后的俯视示意图；图8为本发明具体实施给出的微带线结构中引入辅助接地层实现阻抗匹配的应用示意图；图9为本发明具体实施给出的带状线结构中引入辅助接地层的截面示意图；
图10a为本发明具体实施给出的耦合器的带状线结构中引入辅助接地层后的俯视示意图；图10b为本发明具体实施给出的耦合器的带状线结构中引入辅助接地层后的截面示意图。
具体实施例方式
本发明提供的一种匹配电容，通过印制线路板PCB实现，具体的说是在一块PCB的内部设置匹配电容，所述PCB包括介质及介质承载的信号传输线、以及介质表面的接地平面层与介质中的导体层；而在介质内部设有匹配接地导体，匹配接地导体位于信号传输线与接地平面层间，且匹配接地导体与接地平面层连接；所述的匹配接地导体与PCB的信号传输线具有设定距离与设定重叠区构成平板式匹配电容。
本发明的具体实施方式
结合附图描述如下实施方式一如图7a与图7b所示，为本发明应用于微带线式传输线结构得到的匹配电容的结构形式，图7a为微带线式传输线结构中引入匹配接地导体72后的截面图，图7b为图7a对应的俯视图。
在图7a中，用以传输信号的是微带线，也就是本发明的信号传输线71；信号传输线71位于PCB的导体层，在PCB介质74中与信号传输线71所在的导体层间隔设定距离设置有辅助接地层，在辅助接地层布置匹配接地导体72，匹配接地导体72在图7b中与信号传输线71的重叠部份为设定重叠区；同时匹配接地导体72通过接地过孔73与接地平面层75连接。
上述的设定距离H与设定重叠区A在实际的应用中需满足下述公式C＝(εγ×A)/H；(4)式中C为电容的设计值；
εγ为介质的介电常数；H为信号传输线71所在的导体层与匹配接地导体72所在层间的设定距离；A为信号传输线71与匹配接地导体72间的设定重叠区面积。
在具体的应用过程中，在布置匹配接地导体72时，该匹配接地导体72所在的辅助接地层到微带线也就是信号传输线71的垂直距离也就是信号传输线71与匹配接地导体72间的设定距离H，是由介质的类型依据结构设计的需要选取合理可行的取值范围，可在此范围内先取一值H1而信号传输线71与匹配接地导体72间的设定重叠区面积A，应根据公式(4)和确定的H1计算出A1。如此面积过大无法布置，则应调整设定距离H，再计算出A，直到满足要求。
本实施例是在微带线式传输线结构中增加一层匹配接地导体72的情况，也就是单独设置辅助接地层并布置匹配接地导体72；当然也可以利用多层PCB有的导体层作为匹配接地导体72。由于在信号传输线71与接地平面层75间接入了匹配接地导体位71，同时匹配接地导体位71又与接地平面层75连接，就拉近了信号传输线71到地之间的距离，使得信号传输线71对地的电容增加，也就相当于在信号传输线与匹配接地导体间形成一个匹配电容。并且此匹配电容在原有PCB结构内实现，而无需占用PCB上另外的布局面积。
附图8所示为这一实施例在微带线结构中的实际应用，图中只表示出了俯视图，其主视图的具体结构参见图7a。
如图8所示在电路中接入了功放管76，功放管的输入端接输入微带线，输出端接输出微带线，在很多情况下功放管的输出端口阻抗不等于标准阻抗，如果没有进行阻抗匹配就将信号接入传输线，那么会由于阻抗失配造成信号反射的情况。一旦信号发生反射，则可能会出现信号损耗增大，甚至可能出现功放管工作不稳定的问题。因此，通常需要对功放管输出端口阻抗进行阻抗匹配，以达到信号传输无反射的要求。
将接输出微带线看做是本发明的信号传输线71，在其下方布置匹配接地导体72，且匹配接地导体72通过接地过孔73与接地平面层75连接。这样就在功放管76的输出端形成了匹配电容。
本发明给出的图8所示的具体实施例与图6b所示的对传输线图形作设计后获得匹配电容的方法效果相同，同时，本发明提供的方法在PCB内层实现，而无需占用PCB布局空间资源。并且，本发明由于在PCB结构中实现而无需外设如背景技术中图5a所示的电容等器件。
实施方式二如图9所示为本发明应用于带状线式传输线结构得到的匹配电容的结构形式，图9为微带线式传输线结构中引入匹配接地导体92后的截面图。
在图9中，图中用以传输信号的是带状线，也就是本发明的信号传输线98；信号传输线98位于PCB的导体层，在PCB介质94中与信号传输线98间隔设定距离设置有匹配接地导体92，匹配接地导体92与信号传输线98的重叠部份为设定重叠区；同时匹配接地导体92通过接地过孔93与接地平面层95连接。
本例中引入的匹配接地导体92可以只有一层位于信号传输线98与上方地导体层95之间；当然引入的匹配接地导体92可以是两层，且两层匹配接地导体92可以分别位于信号传输线98与上方地导体层95与下方的地导体层95之间，也可以两层均位于信号传输线98与上方地导体层95或下方的地导体层95之间，而另外的空间内不布置；另外引入的匹配接地导体92可以是两层以上，这时两层以上的匹配接地导体92同样可任意分配成两组，分别位于信号传输线98与上方地导体层95与下方的地导体层95之间，也可以所有层均位于信号传输线98与上方地导体层95或下方的地导体层95之间。
上述的设定距离H与设定重叠区A在实际的应用中需满足下述公式C＝(εγ×A)/H；(4)式中C为电容的设计值；εγ为介质的介电常数；H为信号传输线98与匹配接地导体92间的设定距离；A为信号传输线98与匹配接地导体92间的设定重叠区面积。
在具体的应用过程中，在布置匹配接地导体92时，该层到微带线也就是信号传输线98的垂直距离也就是信号传输线98与匹配接地导体92间的设定距离H，是由介质的类型依据结构设计的需要选取合理可行的取值范围，可在此范围内先取一值H1而信号传输线98与匹配接地导体92间的设定重叠区面积A，应根据公式(4)和确定的H1计算出A1。如此面积过大无法布置，则应调整设定距离H，再计算出A，直到满足要求。
本例中引入的匹配接地导体92可以是单独设置的辅助接地层，就是在PCB的介质中增加一层或多层辅助接地层，并布置匹配接地导体92；这样的结构灵活方便，不受原PCB的导体层位置的限制。另外引入的匹配接地导体92也可以是利用PCB中现有的导体层，这样的结构不用单独布置匹配接地导体92成本低，经济性好。
本发明还提供了的一种印制线路板PCB，其核心是在所述的PCB上直接设置并制造实施例一及实施例二所述的匹配电容，具体可利用PCB的现有的导体层、接地平面层以及介质，在PCB的制板过程中就将匹配电容在PCB制作好。之后再焊接或贴装其它的元器件，且不会对焊接或贴装过程造成任何影响。
本发明还提供了的一种阻抗匹配装置，通过在印制线路板PCB中制作匹配电容来实现阻抗匹配，具体是在阻抗匹配装置的至少一个输入或输出端口设置实施例一及实施例二所述的匹配电容，用于阻抗匹配。
下面举一实施例说明本发明是如何用于印制线路板PCB以及阻抗匹配装置的。
实施方式三如图10a与图10b所示为将本发明应用于带状线式传输线结构得到的匹配电容用于耦合器的结构形式，图10a此耦合器的俯视图，图10b为图10a对应的为微带线式传输线结构中引入匹配接地导体102后的主视截面图。该耦合器包含两条带状线，分别位于PCB板中两个导体层。该两条带状线在做耦合设计时可设计为相互靠近，或部分重叠，或完全重叠，以实现电磁能量的不同耦合度；该带状线结构的层叠结构为4层。其中，接地平面层对应图中的层1和层4，层2和层3为带状线布线层所在的导体层，其中第3层作为第2层带状线的匹配接地导体；第2层作为第3层带状线的匹配接地导体。本例中引入了四个匹配电容，位于耦合器中两条带状线的4个端口位置，并分布在不同的导体层。
具体在图10a与图10b中，用以传输信号的是带状线，也就是本发明的信号传输线，分为上信号传输线101与下信号传输线108；在PCB介质104中与上信号传输线101同层设置有上匹配接地导体107，在PCB介质104中与下信号传输线108同层设置有下匹配接地导体102；也就是说，上匹配接地导体107与上信号传输线101共用一个导体层，下信号传输线108同层设置有下匹配接地导体102共用一个导体层。
同时导体层的间隔满足匹配电容设定距离的要求，而上匹配接地导体107与下信号传输线108以及下匹配接地导体102与上信号传输线101的重叠部份为设定重叠区；并且上匹配接地导体107与下匹配接地导体102分别通过接地过孔1033与接地平面层105连接。
上述的设定距离H与设定重叠区A在实际的应用中需满足下述公式C＝(εγ×A)/H；(4)式中C为电容的设计值；εγ为介质的介电常数；H为导体层间的设定距离；A为信号传输线与匹配接地导体105间的设定重叠区面积。
在具体的应用过程中，在布置上匹配接地导体107与下匹配接地导体102所在的导体层时，导体层间的设定距离H，是由介质的类型依据结构设计的需要选取合理可行的取值范围，可在此范围内先取一值H1而上信号传输线101与下匹配接地导体102间的设定重叠区面积AS与下信号传输线108与上匹配接地导体107间的设定重叠区面积AX，应根据公式(4)和确定的H1计算出AS1与AX2。如此面积过大无法布置，则应调整设定距离H，再计算出A，直到满足要求。
由于所述匹配接地导体与所述信号传输线位于同样的导体层中，因此不需要另外添加导体层。当电路中还需要引入其它的并联匹配电容时，再往对应的位置增加匹配接地导体。
可见本发明所述的匹配电容由PCB中的传输线及在PCB介质中增加的辅助接地层或原PCB的导体层组成。因匹配接地导体置于所述接地平面层与传输线之间，并且所述匹配接地导体与所述接地平面层间通过过孔建立连接；当电路中需要引入并联匹配电容进行阻抗匹配时，将导体填充入所述辅助接地层或原PCB的导体层中与传输线的对应位置，并与所述接地平面层间建立连接，以使所述导体接地；这样，所述传输线与所述匹配接地导体就构成一个具有一定容值的电容；需要进行阻抗匹配的阻抗与包含该电容的阻抗匹配网络进行匹配后，得到需要的阻抗值，如标准阻抗。
进一步说明，对于所述的辅助接地层，根据事先的数据分析，如果原PCB层叠方案中已经存在的层结构能够满足数据分析要求，则该层可作为辅助接地层直接布置匹配接地导体；否则，在PCB板中新增加的辅助接地层再布置匹配接地导体，并且可根据实际需要布置辅助接地层的层数为一层或多层。
本发明中，所述辅助接地层的除添加所述匹配接地导体以外的其他区域可作为PCB的其他布线使用；当电路中需要引入并联匹配电容时，再往辅助接地层中与传输线正对的位置处添加具有一定面积的匹配接地导体，来获得电路中需要的匹配电容。
总之，在微带线结构或带状线结构中引入辅助接地层后，当电路中需要引入并联匹配电容时，在所述辅助接地层与传输线正对的位置处添加合适的匹配接地导体，从而实现阻抗匹配。
以上所述，仅为本发明较佳的具体实施方式
，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。
权利要求
1.一种匹配电容，通过印制线路板PCB实现，所述PCB包括介质及介质承载的信号传输线、以及介质表面的接地平面层与介质中的导体层，其中，所述信号传输线布置于导体层，其特征在于，所述的匹配电容包括信号传输线和匹配接地导体，其中匹配接地导体设于介质内部，位于信号传输线与接地平面层间，并与接地平面层连接；且所述的匹配接地导体与PCB的信号传输线具有设定距离与设定重叠区。
2.根据权利要求1所述的匹配电容，其特征在于，在所述的PCB介质中设置有辅助接地层作为所述的匹配接地导体；或者，选择PCB导体层作为所述的匹配接地导体。
3.根据权利要求2所述的匹配电容，其特征在于，所述的辅助接地层包括一层或一层以上，每层辅助接地层与信号传输线组成一个电容，一个或多个电容构成所述匹配电容。
4.根据权利要求1所述的匹配电容，其特征在于，所述的导体层包括一层或一层以上。
5.根据权利要求1所述的匹配电容，其特征在于，所述的信号传输线包括微带线结构或带状线结构。
6.根据权利要求1、2、3、4或5所述的匹配电容，其特征在于，所述的匹配接地导体设置一层或一层以上。
7.根据权利要求1、2、3、4或5所述的匹配电容，其特征在于，所述的设定距离H与设定重叠区A满足下述公式C＝(εγ×A)/H；式中C为电容的设计值，εγ介质的介电常数。
8.一种印制线路板PCB，其特征在于在所述的PCB上设置有权利要求1至5任一项所述的匹配电容。
9.一种阻抗匹配装置，其特征在于通过印制线路板PCB来实现，在阻抗匹配装置的至少一个输入或输出端口设置权利要求1至5任一项所述的匹配电容，用于阻抗匹配。
全文摘要
本发明提供了一种匹配电容及应用匹配电容的印制线路板及阻抗匹配装置。所述匹配电容是通过PCB(印制线路板)实现，即在所述PCB包括的介质内部设有匹配接地导体，所述匹配接地导体与接地平面层连接，再与PCB的信号传输线构成平板式匹配电容，以拉近信号传输线到地之间的距离，使得信号传输线对地的电容增加。所述匹配电容可以在原有PCB结构内实现，而无需占用PCB上另外的布局面积。将该匹配电容应用于阻抗匹配装置，即通过并联的方式与阻抗匹配网络进行匹配后，可获得标准阻抗值，从而实现阻抗匹配。也就是说，本发明所述的匹配电容可应用于高频PCB中，成本低，经济性好。
文档编号H05K1/11GK1964595SQ20061014977
公开日2007年5月16日 申请日期2006年11月27日 优先权日2006年11月27日
发明者罗兵 申请人:华为技术有限公司