专利名称：多层印刷线路板的制作方法
技术领域：
本发明涉及一种多层印刷线路板，特别涉及可适用于IC芯片安装用的封装基板的积层多层印刷线路板。
背景技术：
在构成IC芯片用封装的积层式多层印刷线路板中，在通过钻孔形成了通孔的芯基板的两面或单面上形成层间绝缘树脂，形成了层间树脂绝缘层。在该导通孔的内壁上，通过电镀等形 成导体层，并经过蚀刻等形成图案，从而制作出导体电路。再 通过反复进行形成层间绝缘层和导体层的操作，从而得到了积 层多层印刷线路板。在最新的积层多层线路板中，为了提高通 孔及积层层的布线密度，而设置了覆盖通孔表面的导体层(盖 状电镀层)，并在该盖状电镀层上形成了导通孔。同样，为了缩短布线长度而采用这样的所谓叠加通路结构形成用导体填充导通孔而成的填充通孔，进而在该填充通孔的 上方并与其相邻地设置填充通孔。专利文献l、专利文献2等为具有设置了盖状电镀层的通孔 的现有技术的积层多层线路板。此外，专利文献3等为具有填 充通孔的现有技术的积层多层印刷线路板。专利文献l 专利文献2 专利文献3曰本净争开2001 — 127435号/>才艮 曰本净争开2002 _ 208778号7^净艮 日本特开平ll - 251749号公才艮 在为了缩短上述布线长度而采取了在盖状电镀层上形成导 通孔的构造时，容易使导通孔的可靠性降低、难以减小导通孔
直径。通常，导通孔的底部直径变小，则形成在导通孔上的导体与下层导体(连接盘(land))之间的连接面积变小，因此 导通孔与连接盘之间的接合力降低，在进行热循环试验等时， 可看出在两者之间连接电阻增大的倾向。在此，在积层多层线路板中，通过在形成无电解电镀膜之 后形成电解电镀膜来形成导通孔。 一般认为，由于先形成的无 电解电镀膜含有有机物、氢分子、氢原子等而比较脆，因此在 该无电解电镀膜上容易产生裂紋。另外， 一般认为，由于无电 解电镀膜的延展性较差，因此在安装IC芯片等时、在印刷线路 板上产生了翘曲的情况下，无电解电镀膜会因无法追随于该翘 曲进行变形而容易从连接盘上剥离。在为了缩短上述布线长度而采取了叠加通孔构造时，容易使导 通孔的可靠性降低、难以减小导通孔直径。通常，导通孔的底部直 径变小，则形成在导通孔上的导体与下层导体(连接盘(land)) 之间的连接面积变小，因此导通孔与连接盘之间的接合力降低，在 进行热循环试验等时，可看出在两者之间连接电阻增大的倾向。在此，在积层多层线路板中，通过在形成无电解电镀膜之 后形成电解电镀膜来形成导通孔。 一般认为，由于先形成的无 电解电镀膜含有有机物、氢分子、氢原子等而比较脆，因此在 该无电解电镀膜上容易产生裂紋。另外， 一般认为，由于无电 解电镀膜的延展性较差，因此在安装IC芯片等时、在印刷线路 板上产生了翘曲的情况下，无电解电镀膜会因无法追随于该翘 曲进行变形而容易从连接盘上剥离。发明内容本发明是为了解决上述课题而作出的，其目的在于提供一 种釆用小直径的导通孔而不降低连接可靠性的多层印刷线路板。本发明是为了解决上述课题而作出的，其目的在于提供一 种在小直径的填充通孔上方并与其相邻地形成填充通孔而不降 低连接可靠性的多层印刷线路板。由发明人进行的锐意研究的结果可明确知道，在多层印刷 线路板上存在特定部位上的导通孔可靠性降低的倾向。在此，通过模拟可知，在热循环时，作用在形成于盖状导 体层(盖状电镀层)上的、且其底部大部分形成在通孔上或通孔上以外的部分的导通孔比作用在形成于第2层间树脂绝缘层 上的导通孔(第2导通孔)的应力小。在技术方案l中，在将通孔的半径设为R、盖状电镀层上的 导通孔的半径设为r时，使重心位于以通孔的重心为中心的半径 为(R-r/3)的圆上及其以外的盖状导体层(盖状电镀层) 上的导通孔的底部半径大于形成于第2层间树脂绝缘层上的导 通孔的底部半径，从而可以实现采用小直径的导通孔来提高集 成率，同时不使连接可靠性降低。另外，在导通孔不是圆形、而是椭圆形或多边形时，将r 设为连结外周上两端(距离最远的2点)的直线的1/2。对于 通孔的情况也一样。例如，若导通孔是椭圆形则r为长径的1/ 2,若导通孔是长方形则r为连结对角的对角线的1/ 2。由发明人进行的锐意研究的结果可明确知道，在多层印刷 线路板上存在特定部位上的导通孔可靠性降低的倾向。在此，通过才莫拟可知，在热循环时，对形成在第l层间绝 缘层的填充通孔(以下称为第l填充通孔)上方并与其相邻的 第2层间绝缘层的填充通孔(以下称为第2填充通孔)的底部施 加的应力大于对该第l填充通孔底部施加的应力。在技术方案2中，通过使第l层间绝缘层的填充通孔的底部
直径小于形成在该填充通孔上方并与其相邻的第2层间绝缘层 的填充通孔底部直径，从而可以实现采用小直径的导通孔来掮: 高集成率，同时不使叠加通孔的连接可靠性降低。在此，在本发明中，将如图28 (A)所示那样的凹入量(从上端面起的凹 入量)Pl为7pm以下的通孔、以及如图28 ( B )所示那样的凸 起量(从上部平坦面起的突出量)P2为7iim以下通孔定义为填 充通孑L 。进而，可以在盖状导体层(盖状电镀层)之上形成第l填 充通孔。在盖状导体层上形成第l填充通孔时，由于通孔与成 为芯部的绝缘性基板处的物性不同，所以盖状导体层变形得较 大且复杂。这种在盖状导体层上做成叠加通孔的情况，由于在 位于更上方位置的部分处变形量变大，所以容易对第2填充通 孔的底部施加4交大应力。
图l是表示本发明的第l实施例的多层印刷线路板的制造 方法的工序图。图2是表示第l实施例的多层印刷线路板的制造方法的工 序图。图3是表示第l实施例的多层印刷线路板的制造方法的工 序图。图4是表示第1实施例的多层印刷线路板的制造方法的工序图。图5是表示第l实施例的多层印刷线路板的制造方法的工 序图。图6是表示第1实施例的多层印刷线路板的制造方法的工 序图。图7是第l实施例的多层印刷线路板的剖视图。 图8是表示把IC芯片载置于第l实施例的多层印刷线路板上的状态的剖视图。图9是通孔的盖状电镀层的俯视图。图IO是表示第l实施例的评价结果的图表。图ll是表示第l实施例的评价结果的图表。图12是表示第l实施例的评价结果的图表。图13是表示第l实施例和第l比较例的评价结果的图表。图14是表示第2实施例的多层印刷线路板的制造方法的工序图。图15是表示第2实施例的多层印刷线路板的制造方法的工 序图。图16是第2实施例的多层印刷线路板的剖视图。 图17是表示把IC芯片载置于第2实施例的多层印刷线路板 上的状态的剖视图。图18是通孔的盖状电镀层的俯视图。图19是表示第2实施例的评价结果的图表。图20是表示第2实施例的评价结果的图表。图21是表示第2实施例的评价结果的图表。图22是表示第2实施例和第2比较例的评价结果的图表。图23是表示第2实施例的评价结果的图表。图2 4是表示第2实施例的评价结果的图表。图25是表示第2实施例的评价结果的图表。图2 6是表示第2实施例的评价结果的图表。图27是表示第3实施例的评价结果的图表。图28是表示本发明中的填充通孔的说明图。附图标记的i^明
30:基板；34:导体电路；36:通孔；36a:盖状电镀层 (通孔连接盘)；36b:侧壁导体层；36d:盖状电镀层(通孔 连接盘)；40:树脂填充层；50:层间树脂绝缘层；58:导体 电路；60A、 60B:导通孔；70:阻焊剂层；71:开口； 78U、 78D:焊锡凸块；160:导通孔。
具体实施方式
第l实施例首先，参照图1~图8说明本发明的第1实施例的多层印刷 线路板10的结构。图7表示该多层印刷线路板10的剖视图，图8 表示在图7所示的多层印刷线路板10上安装IC芯片90、并将多 层印刷线路板10载置在子板94上的状态。如图7所示，在多层 印刷线路板10中，在芯基板30的表面上形成有导体电i 各34。芯 基板30的表面和背面通过通孔36相连接。通孔36由构成通孔连 接盘的盖状电镀层36a、 36d、和侧壁导体层36b构成，并在侧 壁导体层36b的内部填充入树脂填充材料37。也可以不使用树 脂填充剂而只填充入铜。在盖状电镀层(通孔连接盘)36a、 36d上配设有层间树脂绝缘层50和层间树脂绝缘层150。在层间 树脂绝缘层50上形成有导通孔60A、 60B及导体电路58;在层 间树脂绝缘层150上形成有导通孔160及导体电路158。在该导 通孔160及导体电路158的上层形成有阻焊剂层70，穿过该阻焊 剂层70的开口部71而在导通孔160及导体电路158上形成有凸 块78U、 78D。如图8所示，多层印刷线路板IO的上表面侧的焊锡凸块 78U与IC芯片90的连接盘92相连接。另一方面，下表面侧的焊 锡凸块78D与子板94的连接盘96相连接。图9 ( A)为盖状电镀层(通孔连接盘)36a的俯视图。通
过钻孔将通孔用开口形成为0.08mm 0.25mm。盖状电镀层 36a形成为圆形，在将通孔的开口 16的半径设为R、导通孔60A 的底部半径设为r时，该盖状电镀层36a上的导通孔60A的底部 重心60g位于以通孔36的重心36g为中心的半径为R- r/ 3的 圆上及其以外。在此，通孔开口 16的半径R形成为50pm，导通 孔60A的底部半径r形成为25pm。另一方面，图7中所示的导通 孔60A上层的形成于层间绝缘层150上的导通孔160的底部半 径r3形成为22.5iim。并且，盖状电镀层(通孔连接盘)36与第 l导通孔位置的其他方式如图9 (C)、 (D)、 (E)所示。图9 (B)表示盖状电镀层(通孔连接盘)的另一方式。盖状 电镀层3 6 d形成为将2个半圆合起来的不倒翁型，该盖状电镀层 36d上的导通孔60B的底部重心60g也与导通孔60A相同地形成在 以通孔的重心36g为中心的半径为R - r/ 3的圆上及其以外。在此，对于^^莫拟了在热循环时施加在盖状电镀层36a、 36d 上的导通孔60A、 60B和形成于该导通孔上层的导通孔160上的 应力的结果进行说明。在此，进行了有限元法(FEM)的3D热应力模拟。在解 析构造体中含有焊锡等这样的塑性、蠕变特性显著的材料时， 由于考虑到塑性、蠕变特性而需要进行非线性热应力模拟，首 先以较粗的网格对包括整个基板在内的模型进行解析，并将由 此计算出的变位作为以较细的网格分割成的子模型的分界条 件，采用对视为问题的部分进行精密解析的通用换算(子模型 化)手法，对热冲击试验时施加在高多层、高密度有机封装的 微通路上的热应力进行解析。即，对封装的Coarse模型进行解 析，并将其变位设定为子模型的分界条件，考虑到焊锡的塑性 而在-5°C ~ 125°C的热冲击试验条件下进行非线性热应力解 析。
其结果可知，对在盖状电镀层36a、 36d上的、其底部重心 处于以通孔的重心为中心的、半径为R - r / 3的圆上及其以外 的导通孔60A、 60B施力。了 lOOMPa热应力，而对形成于该导通 孔上层的导通孔160施加了 80MPa热应力。即，在热循环时，导通孔底部重心60g位于在盖状导体层 (盖状电镀层)36a、 36d上的、以通孔的重心36g为中心的半 径为R - r/ 3的圆上及其以外的导通孔60A、 60B上被施加的应 力小于在形成于第2层间树脂绝缘层150上的导通孔160被施加 的应力。因此，在第l实施例中，使在盖状导体层(盖状电镀层) 36a上的、导通孔底部重心位于以通孔的重心36g为中心的半径 为R- r/ 3的圆上及其以外的导通孔60A、 60B的底部半径r小 于形成于第2层间树脂绝缘层150上的导通孔160的底部半径 r3,由此，从而可以实现在各部位采用最小直径的导通孔来才是 高集成率，而不降低连接可靠性。在第2导通孔的底部半径为30(im以下、通孔开口的半径为 100pm以下、通孔间距为385iim以下时，应用本发明具有较大 的意义。究其原因，是因为由于在以狭窄间距配置了小直径通 孔的芯部，因环境的变化而使印刷线路板更易于翘曲，因此应 力易于集中在第2导通孔上。图9(C)、图9(D)、图9 ( E)表示其他例子的盖状电镀 层36a、 36d的形状。如图9(C)、图9(E)所示，盖状电镀层 不必做成不倒翁型。在图9( E)的情况下，由于盖状电镀层36d 相对于通孔开口 6b而4又向导通孔60A载入的方向突出，因此可 以将通孔间距狹窄化，从而实现高密度化。接下来，参照图1 ~图6对参照图7记述的多层印刷线路板 10的制造方法进行i兌明。(1 )将在由厚度为0.2~ 0.8mm的玻璃纤维环氧树脂或BT (双马来酰亚胺三"秦)树脂构成的绝缘性基板30的两面上层压 了 5 ~ 250irni的铜箔32而成的覆铜层压板30A作为原始材料 (图1(A))。首先，用钻头对该覆铜层压板进行钻孔而贯穿设 置通孔16 (图1 ( B ))，实施无电解电镀处理及电解电镀处理， 形成了通孔36的侧壁导体层36b (图l ( C))。通过选择钻头使 通孔16的开口直径形成为OO.l ~ 0.25mm,并4夸这些通孔的间 距做为0.15~ 0.575mm。(2) 对形成了通孔36的基板30进行水洗、并使其干燥之 后，进行将含有NaOH( 10g/l)、 NaC102( 40g/ 1 )、 Na3P04(6g/l)的水溶液作为黑化浴(氧化浴)的黑化处理、及将 含有NaOH ( 10g/ 1 )、 NaBH4 ( 6g/ 1 )的水溶液作为还原浴 的还原处理，从而在通孔36的侧壁导体层36b及表面上形成了 粗糙面36a (图1 ( D ))。(3) 接着，通过丝网印刷将含有平均粒径为lOpm的铜粒 子的填充剂37(夕，夕(Tatsuta)电线制的非导电性填坑铜 膏，商品名称DD膏)填充到通孔36中并使其干燥、固化(图 2(A))。这就是指在载置有掩模的基板上，通过印刷法进行涂 敷，从而填充到通孔中，并在填充之后使其干燥固化。上述掩 模在通孔部分设有开口 。而且，接着，采用#600的带式研磨纸(三共理化学制)进 行砂带磨床研磨来除去从通孔36溢出的填充剂37,再进行抛光 研磨，用于除去由该砂带磨床研磨造成的伤痕，使基板30的表 面变平坦(图2(B))。像这样地操作，得到了通过粗糙层36a 将通孔36的侧壁导体层36b与树脂填充剂37牢固地紧贴在一起 的基板30。(4) 在上述(3)中变平坦了的基板30的表面上施加钯催
化剂(7卜f y夕(AtoTech)制)并实施无电解镀铜，从而 形成了厚度为0.6iim的无电解镀铜膜23 (参照图2 ( C ))。(5) 接着，以以下条件实施电解镀铜，形成厚度为15pim 的电解镀铜膜24,从而形成了成为导体电路34部分的增厚层、 及成为覆盖填充在通孔36中的填充剂37的盖状电镀层(通孔连 接盘)的部分(图2 (D))。电解电镀水溶液硫酸 180g/l硫酸铜 80g/l添加剂(了卜亍y夕-卞^ y (Atotech japan)制，商品名 称力八。，、乂KGL) lml/1 电解电镀条件电流密度 1A/dm2 时间 70分钟 温度 室温(6) 在形成有成为导体电路及盖状电镀层的部分的基板 30的两面上粘贴市场上销售的感光性干膜，并在其上载置具有 图案的掩模，以100mJ/cm2进行曝光，以0.8%碳酸钠进行显 影处理，从而形成了厚度为15iim的抗蚀层25 (参照图2 ( E))。 通过调整掩模的图案可以改变盖状电镀层的形状。(7) 而且，由以氯化铜为主要成分的蚀刻液溶解并除去 未形成抗蚀层25的部分的电镀膜23、 24和铜箔32，然后用 5 % K O H剥离除去抗蚀层2 5,从而形成了独立的导体电路3 4 、 及覆盖填充剂37的盖状电镀层36a、 36d (参照图3 ( A))。(8) 接着，在导体电路34及覆盖填充剂37的盖状电镀层 36a、 36(1的表面上形成由(11- Ni - P合金构成的厚度为2.5nm 的粗糙层(凹凸层)34P,再在该粗糙层34P的表面上形成了厚
度为0.3iim的Sn层(参照图3 (B),但Sn层未图示)。(9)将比基板稍大一些的层间树脂绝缘层用树脂膜(味 之素社制，商品名称ABF—45SH) 50Y载置在基板的两面上， 并在以压力0.45MPa、温度80。C、压接时间IO秒的条件进行临 时压接并将其裁断之后，再使用真空层压装置通过以下方法进 行粘贴，从而形成了层间树脂绝缘层50 (图3 ( C))。即，以真 空度67Pa、压力0.47MPa、温度85。C、压接时间60秒的条件 将层间树脂绝缘层用树脂膜正式压接到基板上，之后在17 0 °C 的条件下使其热固化40分钟。(10 )接着，用波长为10.4nm的C02气体激光在光束直径 为4.0mm、凹帽头模式、脉冲宽度为3-30i!秒、掩模的通孔直 径为1.0 5.0mm、 1~3次射击的条件下，在层间树脂绝缘层2 上形成了导通孔用开口51 (图3 (D))。在此，调整上述激光条 件，以使得在盖状电镀层36a、 36d之上，导通孔的底面半径成 为25iim。此外，通过读取激光加工用的对准标记，按照对准 基准进行加工，或者通过修正进行加工而对底面的重心位置进 行调整，使其成为11+ 1.2r。(11) 将形成了导通孔用开口51的基板浸渍在含有60g/1 的高锰酸的80。C溶液中IO分钟，除去存在于层间树脂绝缘层2 表面上的粒子，从而在包括导通孔用开口 51的内壁在内的层间 树脂绝缘层50的表面上形成了粗糙面50a (图4 ( A))。(12) 接着，将完成了上述处理的基板浸渍在中和溶液(、> 7° (Shipley Company)社制)中之后，对其进行水洗。然后，通过在进行了表面粗糙化处理(粗糙化深度3iim) 的该基板表面上施加钯催化剂，使催化剂核附着在层间树脂绝 缘层的表面及导通孔用开口的内壁面上。即，通过将上述基板 浸渍在含有氯化钯(PdCl2)和氯化亚锡(SnCl2)的催化剂溶
液中，析出钯金属来施加催化剂。(13) 接着，将施加了催化剂的基板浸渍在上村工业社制 的无电解镀铜水溶液(7/k力、:y 7。PEA)中，在整个粗糙面上 形成了厚度为0.3 3.0imi的无电解镀铜膜，从而得到了在包括 导通孔用开口51的内壁在内的层间树脂绝缘层50的表面上形 成了无电解镀铜膜52的基板(图4 (B))。无电解电镀条件在34。C的液体温度中进行45分钟(14) 在形成有无电解镀铜膜52的基板上粘贴市场上销售 的感光性干膜，并在其上载置掩模，以110mJ/cn^进行曝光、 以0.8%石友酸钠水溶液进行显影处理，从而形成了厚度为25;tini 的阻镀层54 (参照图4 ( C))。(15) 接着，在用5(TC的水将基板清洗干净、对其进行脱 脂，并用25。C的水对其进行水洗之后，再用硫酸对其进行清洗， 然后在以下条件下实施电解电镀，从而在未形成阻镀层54的部 位上形成了厚度为15iim的电解镀铜膜56 (图5 ( A))。电解电镀溶液硫酸 2.24 mo1/1石危酸铜 0.26 mo1/1添加剂 19.5 ml/1(7卜亍y夕^亇八。y(Atotech japan)制，商品名称力八° ，〉K、GL)电解电镀条件电流密度 1A/dm2 时间 70分钟 温度 22±2°C(16) 然后，在用5。/。KOH剥离并除去了阻镀层54之后，用硫酸与过氧化氢的混合液对该阻镀层下面的无电解电镀膜进行侵蚀处理而将其溶解除去，做成了独立的导体电路58及导通 孑L60A、 60B (图5 ( B))。(17) 接着，进行与上述(4)相同的处理，在导体电路 58及导通孑L60A、 60B的表面上形成了粗糙面58a。下层的导体 电路58的厚度为15iim (图5 ( C))。但是，下层导体电路的厚 度也可以形成在5 ~ 251im之间。(18) 通过重复进行上述(9) ~ (17)的工序，进而形 成了具有上层导体电路158、导通孔160的层间绝缘层150,从 而得到了多层线路板(图5 (D))。在此，将导通孔160的底面 半径调整为22.5iim。(19) 接着，在多层布线基板的两面上涂敷20iim厚的市 场上销售的阻焊剂组成物70,并在以70。C下进行20分钟、70 。C下进行30分钟的条件进行干燥处理之后，使描画出阻焊剂开 口部的图案的、厚度为5mm的光掩模紧贴在阻焊剂层70上，并 用1000mJ/cm2的紫外线进行曝光，用DMTG溶液进行显影处 理，从而形成了直径为200imi的开口 71 (图6 ( A))。而且，进一步在80。C下进行1小时、100。C下进行l小时、 120。C下进行1小时、150°C下进行3小时的条件下分别进行加热 处理，使阻焊剂层固化并使其具有开口 ，从而形成了其厚度为 15- 25pm的阻焊剂图案层。接着，将形成了阻焊剂层70的基板在含有氯化镍(2.3x 10 _1mol/l)、次磷酸钠(2.8 x 10—!mo1/1)、柠檬酸钠(1.6 x 10_1mol/l)的pH-4.5的无电解镀镍溶液中浸渍20分钟，在 开口部71上形成了厚度为5iim的镀镍层72。并且，在80。C的条 件下将该基板在含有氰化金钾(7.6x 10 —Smol/l)、氯化铵(1.9 x 10—丄mo1/1)、柠檬酸钠(1.2x 10_1mol/l)、次磷酸钠(1.7x 10—imol/l)的无电解镀金溶液中浸渍7.5分钟，在镀镍层72 上形成了厚度为0.03iim的镀金层74 (图6(B))。除了镍-金 层之外，也可以形成单层的贵金属层(金、银、钯、铂等)。(21)之后，在基板的载置IC芯片的一面的阻焊剂层70 的开口 71上印刷了含有锡-铅的焊锡膏，并在另 一面的阻焊剂 层的开口上印刷了含有锡-锑的焊锡膏，之后在200。C的条件 下进行回流焊而形成了焊锡凸块(焊锡体)，从而制造出具有焊 锡凸块78U、 78D的多层印刷线路板(图7)。通过焊锡凸块78U安装IC芯片90。而且，通过焊锡凸块78D 将多层印刷线路板10安装到子板94上(图8)。下面，对用于-实际验证第l实施例的多层印刷线路板10的 效果的第1实施例1~ 120进行说明。首先，对盖状导体层上的 导通孔的底部半径、盖状导体层上导通孔的底部重心位置、第 2导通孔的底部半径、通孔的半径、通孔的间距与反复进行了 加热、冷却之后的电阻变化率之间的关系进行i兌明。在此，以 上述第1实施例为基准制作出如图10 ~ 13中所示的第1实施例 1~120、第1比较例1 6的多层印刷线路板。具体地说，在图l (B)中，改变用于进行开孔的钻头的直径来改变开口 16的直 径，其间距随着将开孔位置数据输入到开孔机中而变化。另夕卜， 盖状导体层上的导通孔的底部半径及第2导通孔的底部半径是 通过调整工序(10)中所示的激光条件而设定的，盖状导体层 上导通孔的底部重心位置是通过如工序(10)所示那样地在激 光加工才几上i殳定与对准标"i己4立置相对应的补正量而i殳定的。将 IC芯片安装在像这样制作成的各第1实施例、第l比较例的多层 印刷线路板上，之后在IC芯片与多层印刷线路板之间填充密封 树脂而做成IC搭载基板。而且，对通过IC芯片的特定回路的电 阻(从IC搭载基板的与IC芯片搭载面相反侧的面露出、并与IC
芯片导通的一对电极之间的电阻)进行测定，并将该值设为初始值。之后，在这些IC搭载基板上，将-55度x5分钟、125 度x 5分钟作为l个循环地进行将该循环重复2000次的热循环 试验。在该热循环试验中，对第500、 1000、 1500、 1750、 2000 次循环的电阻进行测定，求得与初始值相比的变化率(100x(测定值-初始值)/初始值(％))。其结果如图10 13中所 示。图中将电阻变化率在±5%以内的情况设为"良好"(O)， 将电阻变化率在±5~ 10%的情况设为"一^:，，(A)，将电阻变 化率在超过± 10%的情况设为"不良，，(x)。另外，目标规格 为第1000次循环的变化率在± 10%以内(即评《介为"良好，，或"一般，，)。另外，将变化率在± 10%以内的情况设为合格。 根据该评价结果，将形成于盖状导体层上的导通孔的底部 重心设在以通孔重心为中心的半径为(R-r/3)的圆上及其 以外、并使盖状导体层上的导通孔的底部半径(以下称作第l 半径)小于形成于第2层间树脂绝缘层上的导通孔(第2导通孔) 的底部半径(以下称作第2半径)的第1实施例1- 120至少达到 目标规格，并且在第1500次循环时也是合4各的(R:通孔的半 径，r:盖状导体层上的导通孔的底部半径)。相对于此，形成 于盖状导体层上的导通孔的底部重心在以通孔重心为中心的半 径为(R-r/3)的圆上及其以外、而盖状导体层上的导通孔 的底部半径与第2半径相同的第l比较例1 ~第l比较例6在目标 规格的循环上为"一般"或"不良"，在第1500次循环时全部 为"不良"。在第1比较例1-第1比较例6中，由于第l半径与第 2半径相同，因此下层导体层(连接盘)58与第1导通孔之间的 接合相对于应力为牢固。究其原因，是由于下层导体层(连接 盘)58与第2导通孔之间的应力较小的缘故。因此可以推测为， 是否是由于第2导通孔和其周围的树脂绝缘层等缓和了应力而难以变形，因此加热、冷却时的应力集中在盖状导体层上导通 孔底部与盖状导体层之间，使盖状导体层上导通孔底部与盖状 导体层之间的接合变弱而增加连接电阻。另外，由第1比较例1 第1比较例4与第1比较例5、第l比 较例6的比较可知，即使第1半径与第2半径相同，在通孔直径 与其间距密度较低的情况下，也达到了目标规格，而在第l半径与第2半径相同、在通孔半径为lOOpm以下的情况下，若其 间距为385^im以下，则在第1000次循环处为不良。其差异推测 为是由于后者所产生的应力较大。其理由推测为，在第l实施 例125、第1比较例6中，由于在绝缘性基板30上高密度地设置 与绝缘性基板30 (热膨胀系数50 60ppm)的热膨胀系数有 较大差异的通孔导体(铜16ppm),而使多层印刷线路板的 变形4交大。因而可知，将本发明应用在通孔半径为100jam以下 其间距为385pm以下的多层印刷线路板上具有较大的意义。由第l实施例1 ~ 120中的第1500、 1750次循环的结果可 知，第l导通孔的半径/第2导通孔的半径的值优选1.3~ 1.7。 这可推测为，若处于这样的范围中，即使第2导通孔与下层导 体层(连接盘)58之间的接合力(每单位面积的粘合力x接合 面积)低于盖状导体层与盖状导体层上导通孔底部之间的接合 力，由于两者之间的应力存在差异，而使接合力/应力也大致 相同(在两者存在差异时，应力集中在较弱的一方上，在该部 分易于产生剥离等问题)。并且，由第1750、 2000次循环的结果可知，盖状导体层上 导通孔的底部重心优选在11+ 1.2r及其以外。这可推测为，若盖 状导体层上导通孔的底部重心位于11+ 1.2r及其以外，则该盖状 导体层上导通孔与通孔分离开，所有导通孔底部都完全形成在绝 缘性基板上，因此不会受到通孔的影响。若离通孔较近，则由于
通孔与绝缘性基板这两方的物性值(杨氏模量、横向变形系数、 热膨胀系数等)的差异而引起更复杂的变形，因此会将更多的 应力传递至盖状导体层上导通孔。第2实施例首先，参照图16、 17说明本发明的第2实施例的多层印刷 线路板10的结构。图16表示该多层印刷线路板10的剖视图，图 17表示在图16所示的多层印刷线路板10上安装IC芯片90、并将 多层印刷线路板10载置在子板94上的状态。如图16所示，在多 层印刷线路板10中，在芯基板30的表面上形成有导体电路34。 芯基板30的表面和背面通过通孔36相连4姿。通孔36由构成通孔 连接盘的盖状电镀层36a、 36d、和侧壁导体层36b构成，并在 侧壁导体层36b的内部填充入树脂填充材料37。在盖状电镀层 (通孔连接盘)36a、 36d上配设有层间树脂绝缘层50和层间树 脂绝缘层150。在层间树脂绝缘层50上形成有填充通孔60及导 体电路58;在层间树脂绝缘层150上形成有填充通孔160及导体 电路158。在该填充通孔160及导体电路158的上层形成有阻焊 剂层70，穿过该阻焊剂层70的开口部71而在填充通孔160及导 体电路158上形成有凸块78U、 78D。如图17所示，多层印刷线路板10的上表面侧的焊锡凸块 78U与IC芯片90的连接盘92相连接。另一方面，下表面侧的焊 锡凸块78D与子板94的连接盘96相连接。图18 (A)为盖状电镀层(通孔连接盘)36a的俯视图。通 过钻孔将通孔用开口形成为0.08mm 0.25mm。盖状电镀层 36a形成为圆形，该盖状电镀层36a上的填充通孔60的底部形成 在侧壁导体层36b的内侧。在此，填充通孔60的底部形成为直 径dl(45iim)。另一方面，在图15中所示的填充通孔60上层的 层间绝缘层150上所形成的填充通孔160,形成为底部直径d2
为(60iim)。
图18(B)是盖状电镀层(通孔连接盘)36d的俯视图。盖 状电镀层36d形成为将2个半圆合起来的不倒翁型，该盖状电镀 层36d上的填充通孔60的底部形成于不是通孔上侧的部分上。 在此，填充通孔60的底部形成为直径dl ( 45iim )。另一方面， 形成在图15中所示的填充通孔60上方并与其相邻的填充通孔 160,被形成为底部的直径d2( 60jim)。如图18(E)、图18(F) 所示那样，盖状电镀层也可以不是圆的一部分。如这些例子所 示，若只使盖状电镀层的形成填充通孔的部分自通孔向平面方 向突出，则可以以较窄间距配置通孔。此外，也可以不将填充 材料填充在通孔内部，而用与侧壁导体层同样的材质来填充通 孔。在此，对于模拟了在热循环时施加在盖状电镀层3 6 d上的 填充通孔60、和形成于该填充通孔上方并与其相邻的填充通孔 160上的应力的结果进行说明。
在此，进行了有限元法(FEM)的3D热应力模拟。在解 析构造体中含有焊锡等这样的塑性、蠕变特性显著的材料时， 由于考虑到塑性、蠕变特性而需要进行非线性热应力模拟，首 先以较粗的网格对包括整个基板在内的模型进行解析，并将由 此计算出的变位作为以较细的网格分割成的子模型的分界条 件，采用对视为问题的部分进行精密解析的通用换算(子模型 化)手法，对热冲击试验时施加在高多层、高密度有机封装的 微通路上的热应力进行解析。即，对封装的Coarse模型进行解 析，并将其变位设定为子模型的分界条件，考虑到焊锡的塑性 而在-5°C ~ 125。C的热冲击试验条件下进行非线性热应力解析。
其结果可知，在盖状电镀层36d的填充通孔60的底部上施
加的应力为100MPa,在形成于该填充通孔60上层的填充通孔 160的底部上施加的应力为130MPa。即，在热循环时，施加在形成于盖状导体层(盖状电镀层) 36d之上的填充通孔60的底部的应力小于施加在形成于第2层 间树脂绝缘层150上的填充通孔160的底部的应力。因此，在第2实施例中，形成在盖状导体层(盖状电镀层) 36a、 36d上的填充通孔60的底部直径dl小于形成在其上方且 与其相邻的填充通孔160的底部直径d2。由此，从而可以实现 在各部位采用最小直径的导通孔来提高集成率，而不降低连接 可靠性。图18( C)、图18(D)示出其他例子的盖状电镀层的形状。 在图18( C)中，在圆形的盖状电镀层36a中，在侧壁导体层36b 上形成填充通孔60。在图18(D)中，在不倒翁型的盖状电镀 层36d中，在侧壁导体层36b的上侧形成填充通孔60。图18( G) 示出连接盘36e上的填充通孔的形态，由布线12连接填充通孔 的连接盘36e与盖状电镀层36a、通孔侧壁导体层36b。在该情 况下，从提高连接可靠性方面考虑，最好是填充通孔60的直径 大于填充通孔160的直径。接下来，参照图14及图15对参照图17上述的多层印刷线路 板10的制造方法进行说明。在此，参照图1~图4上述的第1实施例中(1) ~ ( 14)的 工序与第2实施例的相同，因此省略图示和说明，从电解电镀 膜56的形成工序开始说明。(15)在用50°C的水将基板30清洗干净、对其进行脱脂， 并用25'C的水对其进行水洗之后，再用硫酸对其进行清洗，然 后在以下条件下实施电解电镀，形成了电解电镀膜56 (图14 (A))。 电解电镀溶液 硫酸2.24 mo1/ 1硫酸铜0.26 mo1/ 1添力口剂 整平剂 光泽剂电解电镀条件 电流密度 时间 温度50mg / 1 50mg / 119.5 ml / 11A/ dm222±2°C70分钟(16) 然后，在用5。/。KOH剥离并除去了阻镀层54之后， 用硫酸与过氧化氢的混合溶液对该阻镀层下面的无电解电镀膜 进行处理而将其溶解除去，做成了独立的导体电路58及填充通 孔60 (图14 ( B))。(17) 接着，进行与上述(4 )相同的处理，而在导体电 路58及填充通孔60的表面上形成了粗糙面58a。上层的导体电 路58的厚度为15iim (图14 ( C))。但是，下层导体电路的厚度 也可以形成在5 ~ 25pm之间。(18) 通过重复进行上述(9) ~ (17)的工序，进而形 成了具有上层导体电路158、填充通孔160的层间绝》彖层150， 从而得到了多层线路板(图14 ( D ))。在此，将填充通孔160 的底面直径调整为60pm。(19) 接着，在多层布线基板的两面上涂敷20iim厚的市 场上销售的阻悍剂组成物70，与第l实施例同样地形成具有直 径为200iim的开口71的阻焊剂层(图15 ( A))。(20) 接着，与第1实施例同样地在开口部71上形成厚度 为5iim的镀镍层72、厚度为0.03iim的镀金层74 (图15 (B))。 (21)之后，在基板的载置IC芯片的一面的阻焊剂层70 的开口 71上印刷了含有锡-铅的焊锡膏，并在另一面的阻焊剂 层的开口上印刷了含有锡-锑的焊锡膏，之后在200。C的条件 下进行回流焊而形成了焊锡凸块(焊锡体)，从而制造出具有焊 锡凸块78U、 78D的多层印刷线路板(图16)。通过焊锡凸块78U安装IC芯片90。而且，通过焊锡凸块78D 将多层印刷线路板10安装在子板94上(图17)。下面，对用于实际-睑i正第2实施例的多层印刷线;洛板10的 效果的第2实施例1 240进行说明。首先，对改变了第l填充通 孔的底部直径、第2填充通孔的底部直径、第l填充通孔的连才妻 盘形状(参照图18)，并改变了第l填充通孔的形成位置((i) 在盖状电镀层上、且在通孔上方并与其相邻(参照图18 ( A)), 或(ii)连接盘36e上(参照图18 ( G)),或(iii)在盖状电镀 层上、且在除了位于通孔上方并与其相邻的部分以外的盖状电 镀层上(参照图18 (B))，或(iv)在盖状电镀层上，且在侧 壁导体层上(参照图18 (C)、 (D)))的多层印刷线路板反复 进行加热、冷却之后的电阻变化率进行说明。在此，以上述第 2实施例为基准制作出如图19 ~ 22所示的第2实施例1 ~ 120、第 2比较例1~第2比较例6的多层印刷线路板。具体地说，参照图 1 ( B),在上述工序(1 )中，改变用于进行开孔的钻头的直径 来改变开口 16的直径，其间距随着将开孔位置数据输入到开孔 机中而变化。另外，通过调整工序(10)中所示的激光条件来 设定第l及第2填充通孔的底部直径，通过根据填充通孔的连4妻 盘形状或连接盘上的形成位置将导通孔开口形成位置数据输入 到激光加工机来调整第l及第2填充通孔的形成位置。如参照图 2(E)所述的(6)工序中说明的那样，通过调整掩模图案来 设定第1填充通孔的连接盘形状。将IC芯片安装在像这样制作
成的各第2实施例、第2比较例的多层印刷线路板上，之后在IC 芯片与多层印刷线路板之间填充密封树脂而做成IC搭载基板。 而且，对通过IC芯片的特定回路的电阻(从IC搭载基板的与IC 芯片搭载面相反侧的面露出、并与IC芯片导通的一对电极之间 的电阻)进行测定，并将该值设为初始值。之后，在这些IC搭 载基板上，将-55度x5分钟、125度x 5分钟作为l个循环地进 行将该循环重复2500次的热循环试验。在该热循环试-睑中，对 第500、 1000、 1250、 1500、 1750、 2000、 2500次循环的电 阻进行测定，求得与初始值相比的变化率(100 x (测定值-初始值)/初始值(％))。其结果如图19~ 22中所示。图中将 电阻变化率在± 5%以内的情况设为"良好，，(O),将电阻变化 率在±5~ 10%的情况设为"一般"(△),将电阻变化率在超过 ±10%的情况设为"不良，，(x)。另外，目标规格为第1000次 循环的变化率在± 10%以内(即评价为"良好，，或"一般，，)。 另外，将变化率在± 10%以内的情况设为合格。此外，与各第2实施例1 120对应，制作用与侧壁导体层 相同材质完全填充到通孔内而成的多层印刷线路板，作为第2 实施例121~ 240。同样地安装IC后，进行热循环试-睑。此时， 把开口内的电解镀铜条件设为0.1A/dm2。其结果示于图23~ 图26中。进而，在各第2实施例3、 7、 11....... 115、 119(第2实施例l ~ 120内的相当于第l填充通孔的连接盘形状为iii:在盖状状电镀层上的第2实施例)中，制作将IC下方并与其相邻的通 孔处的第l填充通孔的连接盘形状做成(i)的第3实施例1 ~ 30。 在第3实施例1 30中也是在安装了 IC后实施热循环试验。在其 后的评价中，测定同时含有(i)与(iii)的特定回路的连接电
阻。第3实施例1~ 30的填充通孔的底部直径等的形态与评价结 果示于图27。根据该评价结果可知，使第l填充通孔的底部直径小于第2 填充通孔直径的第2实施例1 120至少达到目标规格，并且在 第1250次循环时也是合格的。相对于此，第l填充通孔的底部 直径为第2填充通孔的底部直径以上的第2比较例1 ~第2比较 例6在目标规格的循环上为"一般"或"不良"，在第1250次循 环时全部为"不良"。在第2比较例1 第2比较例6中，由于第l 填充通孔的底部直径为第2填充通孔的底部直径以上，因此第1 填充通孔与第2填充通孔的连接盘之间的接合为牢固。因此， 其原因推测为是否是由于第l填充通孔和其周围的树脂绝缘 层等緩和了应力而难以变形，所以加热、冷却时的应力集中在 第l填充通孔表面与第2填充通孔底部，使第2填充通孔底部与 第l填充通孔表面之间的接合变弱而增加了连接电阻。此外，根据第2比较例1 ~第2比较例4与第2实施例第2比较 例5、第2比较例6的比较可知，即使第l填充通孔的底部直径在 第2填充通孔的底部直径以上，在通孔直径与其间距密度较低 的情况下，也达到了目标少见格，而在通孔半径为100fim以下， 如其间距为385pm以下，则在第IOOO次循环处为不良。其差异 推测为是由于后者所产生的应力较大。其理由推测为，在第2 实施例第2比较例5、第2比较例6中，由于在绝缘性基板30上高 密度地设置与绝缘性基板(热膨胀系数50~60ppm)的热膨 胀系数有较大差异的通孔导体(铜16ppm)，而使多层印刷 线路板的变形较大。因而可知，将本发明应用在通孔半径为 lOOpm以下、其间距为385pm以下的多层印刷线路板上具有较 大的意义。才艮才居第2实施例1 120中的第1500、 1750、 2000次循环的
结果可知，即使第l填充通孔的底部直径小于第2填充通孔的底 部直径，因第l填充通孔的连接盘形状而耐热循环性也不同。 按(iv) — (ii) — (iii) — (i)的顺序长期可靠性优良。推 测其原因为是否是由于在绝缘性基板3 0上形成有与绝缘性基 板的杨氏模量、横向变形系数、热膨胀系数等物性值不同的通 孔，所以因第l填充通孔的连接盘形状或第l填充通孔的位置、 连接盘与通孔间有无布线，而使施加于第2填充通孔底部与第1 填充通孔表面之间的应力发生变化。由于通孔与绝缘性基板的 物性值不同，所以绝缘性基板与通孔进行不同的变形。在(iv) 时，估计因为第l填充通孔的底部覆盖于两侧，所以第2填充通 孔的变形大于(i) ~ (iii)时的变形。与此相对，在(i) ~(iii) 中，估计由于第l填充通孔位于通孔上或绝缘性基板上， 所以耐热循环性优良。相对于(i)， ( iii)较差的理由是，由于 在通孔内壁上形成难变形的铜(相对于绝缘性基板的杨氏模量 大、热膨胀系数小)作为通孔侧壁导体，所以通孔内部相对于 绝缘性基材部的变动量变小。还认为也有内壁的粗糙层36 a(参照图l (D))的影响。因此，估计施加于第2填充通孔底部 与第l填充通孔表面之间的应力变小。而且，估计相对于(i)， 因为(iii)中第l填充通孔的连接盘位于通孔附近，所以因通 孔侧壁导体的影响使(iii)的第l填充通孔的变动量变少。进而，由第2500次循环的结果可知，优选是第2填充通孔 的底部直径/第l填充通孔的底部直径为1.3 ~ 1.7。推测是由 于，如果是这种范围，则即使第l填充通孔的连接盘((i)、( iii)、(iv) 时为盖状导体层)与第l填充通孔底部之间的接合力(每 单位面积的粘合力x接合面积)低于第2填充通孔底部与第l填 充通孔表面之间的接合力，由于两者间的应力存在差异，所以 接合力/应力成为几乎同等(在两者存在差异时，应力集中在
较弱的一方上，在该部分易于产生剥离等问题)。此外，第2实施例121 ~ 240的结果与第2实施例1 ~ 120相同。若比较第3实施例1 ~ 30的结果与第2实施例1、 5、…113、 117 (第2实施例1 120中的第l填充通孔的连接盘(i)时)， 则结果相同。因而，可知只要是将至少位于IC下方并与该IC相 邻的第l填充通孔形成在通孔上方并与该通孔相邻，使该第l填 充通孔的底部直径小于第2填充通孔的底部直径即可。推测这 是由于因IC与绝缘性基板的热膨胀系数的差异而在IC下方并 与该IC相邻的部位处应力4交大。
权利要求
1.一种多层印刷线路板，是在具有通孔(半径R)的芯基板上叠层第1层间树脂绝缘层、由无电解电镀膜和电解电镀膜构成的第1导通孔(底部半径为r)、和导体电路，并在该第1层间树脂绝缘层之上叠层第2层间树脂绝缘层、由无电解电镀膜和电解电镀膜构成的第2导通孔、和导体电路而成，其特征在于，在上述通孔端处形成封闭该通孔的盖状导体层，上述第1导通孔的重心位于该第1通路孔之内、以通孔重心为中心的半径为D(D＝(R-r/3))的圆上及其以外的区域，且上述第1导通孔形成在上述盖状导体层之上，使该上述第1导通孔的底部半径大于上述第2导通孔的底部半径。
2. —种多层印刷线路板，是在具有通孔的芯基板上叠层第 l层间树脂绝缘层、由无电解电镀膜和电解电镀膜构成的填充 通孔、和导体电路，并在该第1层间树脂绝缘层之上叠层第2层 间树脂绝缘层、由无电解电镀膜和电解电镀膜组成的填充通孔、 和导体电路而成，其特征在于，使第1层间绝缘层的填充通孔的底部直径小于形成在该填 充通孔上方并与该填充通孔相邻的第2层间绝缘层的填充通孔 的底部直径。
3. 根据权利要求2所述的多层印刷线路板，其特征在于， 在上述通孔端处形成封闭该端的盖状导体层，第l层间绝缘层 的填充通孔形成在上述盖状导体层之上。
全文摘要
本发明提供一种采用小直径的导通孔也不降低连接可靠性的多层印刷线路板。在热循环时，施加于导通孔(60A)上的应力大于施加于导通孔(160)上的应力，上述导通孔(60A)形成在盖镀层(36a)上，且其底部的大部分形成在通孔(36)上及其以外的部分上。因此，使导通孔(60A)的底部直径大于导通孔(160)的底部直径。
文档编号H05K3/46GK101112142SQ200680003869
公开日2008年1月23日 申请日期2006年1月30日 优先权日2005年2月2日
发明者吴有红, 玉木昌德 申请人:揖斐电株式会社