专利名称：电子电路、电子装置的制作方法
技术领域：
本发明涉及具备多个电子部件的电子电路。
背景技术：
在具备多个电子部件的电子电路中，为了检测各电子部件的不良、配线的断线，需要进行工作确认。例如，专利文献1公开有如下技术，即，通过将光耦合元件的发光元件与作为电子电路的一种的恒流电源电路的恒流状输出线路(” > )串联连接，并检测光接收元件产生的电压，可以利用简单且廉价的构成检测出恒流输出线路的断线。此外，专利文献2公开有如下技术，S卩，作为电子电路在半导体基板上的输入输出端子间串联连接多个逆变器，从中间级的逆变器导出测试用焊盘，使用该测试用焊盘来检测配线的断线。然而，在专利文献1中，为了检测配线的断线，需要另外设置发光元件和光接收元件，因此，产生增加了用于制造电路基板的工序的问题。此外，在专利文献2中，为了检测配线的断线，需要另外设置测试用焊盘，因此，也产生增加了用于制造电路基板的工序的问题。对此，在专利文献3中公开有如下技术，S卩，根据表示电子电路中的电路配线的图像数据，检测电路配线的断线等，由此不需要如专利文献1、2等那样，在电路基板上另外设置断线检测用的构件。现有技术文献专利文献专利文献1 开)”专利文献2
开)”专利文献3
开)”
发明内容
发明要解决的问题然而，在专利文献3所公开的技术中，需要另外设置从电路基板取得表示电路配线的图像数据的装置，其结果，会产生用于检测电路配线断线的装置大型化的问题。而且，专利文献3所公开的技术，虽然可以进行电路配线的断线确认，但无法确认各元件的配线错误。本发明就是根据上述问题而完成的，其目的在于，提供一种电子电路，上述电子电路不会增加用于电路配线的断线检测的电路的构成要素，能适当地检测出电路配线的断日本公开专利公报“特开昭60-125111号公报(1985年07月04日公 日本公开专利公报“特开昭60-170955号公报(1985年09月04日公 日本公开专利公报“特开2003-255008号公报(2003年09月10日公线，并且能容易检测出各元件的配线错误。用于解决问题的方案为解决上述问题点，本发明提供一种电子电路，其特征在于，包括多个电子部件， 当将上述多个电子部件中的至少一个电子部件设为判定电子电路是否正常工作所需要的主部件、将剩余的电子部件设为判定电子电路是否正常工作所不需要的辅助部件时，在与上述主部件连接且用于进行该主部件的工作所需要的信号的供给或通过该主部件的工作得到的信号的输出的配线连接有上述辅助部件。根据上述构成，由于在连接有判定电子电路是否正常工作所需要的主部件的配线上连接有判定电子电路是否正常工作所不需要的辅助部件，因此能经由该辅助部件进行主部件的工作所需要的信号的供给或通过该主部件的工作得到的信号的输出。不过，由于上述辅助部件为判定电子电路是否正常工作所不需要的电子部件，因此，即使辅助部件产生不良或至辅助部件的配线产生断线，作为电子电路也似乎以正常进行工作的方式进行动作。因此，仅确认电子电路的通常工作，不能知道辅助部件是否产生不良或至辅助部件的配线是否产生断线。但是，根据上述构成，在上述辅助部件未工作的状态、例如辅助部件发生故障的状态、或至辅助部件的配线产生断线的状态下，不能进行信号向上述主部件的供给或信号从上述主部件的输出，电子电路成为没有正常工作。由此，如果进行通常进行的电子电路的工作确认，判断为电子电路未正常工作，则在主部件的不良、对主部件的配线产生断线的情况以外，还包含辅助部件的不良、至辅助部件的配线产生断线的情况。因此，仅靠通常进行的确认电子电路是否正常工作，就能将辅助部件产生不良的情况、至该辅助部件的配线产生的断线的情况也包含于不能正常工作的情况的原因中，因此，不需要另外进行用于检测辅助部件的不良、至辅助部件的配线产生断线的检查。如上所述，根据上述构成，不增加用于检测电路配线的断线的电路构成，可实现能适当检测出电路配线的断线且容易地检测出各部件的配线错误的电子电路。发明效果本发明的电子电路包括多个电子部件，当将上述多个电子部件中的至少一个电子部件设为判定电子电路是否正常工作所需要的主部件，将剩余的电子部件设为判定电子电路是否正常工作所不需要的辅助部件时，在与上述主部件连接且用于进行该主部件的工作所需要的信号的供给或通过该主部件的工作得到的信号的输出的配线连接有上述辅助部件，由此，具有如下效果，即，不增加用于检测电路配线的断线的电路构成，可实现能适当检测出电路配线的断线且容易地检测出各部件的配线错误的电子电路。
图1是本申请发明的电子电路的电路配线的特征部分的说明图，(a) (C)是用于说明本发明的特征性构成的概略框图。图2是移位寄存器电路的比较例的说明图，(a)、(b)是移位寄存器电路的电路图。图3是表示图2(a)、(b)所示的移位寄存器电路的理想的波形图形的波形图。图4是表示图2(a)、(b)所示的移位寄存器电路的实际的波形图形的波形图。
图5是图2 (a)、(b)所示的移位寄存器电路的波形图形，是表示图2 (a)所示的级的移位寄存器电路的配线产生断线时的波形图形的波形图。图6是本发明的实施例1的移位寄存器电路的电路图。图7是表示图6所示的移位寄存器电路的实际的波形图形的波形图。图8是对图2(a)、(b)所示的移位寄存器电路追加了一个晶体管的移位寄存器电路的电路图。图9是本发明的实施例2的移位寄存器电路的电路图。
具体实施例方式以下，对本申请发明的电子电路的电路配线的特征部分进行说明。图1(a)表示与电路的输入(输入端子)连接的第1电路配线101，图1 (b)表示电路内部的第2电路配线102，图1 (c)表示与电路的输出连接的第3电路配线103。如图1(a)所示，上述第1电路配线101为在输入和主部件IOla之间串联连接有三个辅助部件IOIb的电路配线。在此，上述主部件IOla是在未与第1电路配线101连接时包含该第1电路配线 101的电子电路未工作的情况的元件。即，上述主部件IOla是为实现电子电路的所希望的功能而所必需的电子部件(元件)。另外，上述辅助部件IOlb是指即使不与第1电路配线101连接、包含该第1电路配线101的电子电路也进行工作的情况的某电子部件。通常，电子电路中，由于即使连接有辅助部件IOlb的配线断线，有时作为电路整体也进行工作，因此，难以发现该断线。但是，如上所述，通过在不与第1电路配线101连接就不进行工作的主部件IOla 和输入之间串联连接辅助部件101b，由此，连接有该辅助部件IOlb的配线的断线原样地成为主部件IOla的断线。这种情况下，如果主部件IOla不工作，则在第1电路配线101中的各元件间的任一配线产生断线，包含第1电路配线101的电路变为不能正常工作。S卩，仅确认包含第1电路配线101的电路是否正常工作，即可判断第1电路配线 101中的各元件间的任一配线是否产生断线。在上述的情况下，对在输入和主部件IOla之间串联连接了辅助部件IOlb的例子进行说明，但如图1 (b)所示的第2电路配线102，即使在电路内部的主部件10加、1023间串联连接有两个辅助部件102b的电路配线的情况下，也能判断如上所述的配线的断线。在此，上述主部件10 具有与上述主部件IOla相同的功能，上述辅助部件102b具有与上述辅助部件IOlb相同的功能。S卩，上述构成的第2电路配线102中，与上述第1电路配线101同样，仅确认包含第2电路配线102的电路是否正常工作，即可判断第2电路配线102的各元件间的任一配线是否产生断线。另外，如图1(c)所示的第3电路配线103，在主部件103a和输出之间串联连接有三个辅助部件10 的电路配线的情况下，也可以判断如上述的配线的断线。在此，上述主部件103a具有与上述主部件IOla相同的功能，上述辅助部件10 具有与上述辅助部件 IOlb相同的功能。
S卩，上述构成的第3电路配线103中，也与上述第3电路配线103同样，仅确认包含第3电路配线103的电路是否正常工作，即可判断第3电路配线103的各元件间的任一配线是否产生断线。通常，在电路内部，在难以发现断线的元件(辅助部件IOlb等)的配线产生断线的情况下，如果在可能给元件造成坏影响的检查环境中不进行特别的检查，则不能发现上述的断线，但根据上述构成的电路配线，仅判断包含该电路配线的电路是否正常工作，即可确认电路配线内是否产生断线，因此，不需要进行特别的检查。如上所述，根据上述构成的第1电路配线101、第2电路配线102、第3电路配线103，通过在连接有包含这些电路配线的电子电路是否正常工作的判定所需要的主部件 101aU02aU03a的配线上连接电子电路是否正常工作的判定所不需要的辅助部件101b、 102b、103b，可经由该辅助部件101b、102b、103b进行主部件101a、102a、103a的工作所需要的信号的供给或通过该主部件101a、102a、103a的工作得到的信号的输出。由于上述辅助部件101b、102b、10;3b为电子电路是否正常工作的判定所不需要的电子部件，因此，即使辅助部件101b、102b、10 产生不良或至辅助部件101b、102b、10 的配线产生断线，作为电子电路也能以似乎正常工作的方式进行动作。因此，仅确认电子电路的通常工作，不能知道辅助部件101b、102b、10 是否产生不良或至辅助部件101b、102b、 10 的配线是否产生断线。但是，根据上述构成，在上述辅助部件101b、102b、10;3b未工作的状态、例如辅助部件101b、102b、10 发生故障的状态、或至辅助部件101b、102b、10 的配线发生了断线的状态下，不能进行信号向上述主部件101a、102a、103a的供给或信号从上述主部件101a、 102aU03a的输出，电子电路不能正常工作。由此，进行通常进行的电子电路的工作确认，如果判断为电子电路未正常工作，则在主部件101a、102a、103a产生不良、至主部件101a、102a、103a的配线产生断线的情况以外，还包含辅助部件101b、102b、10 产生不良、至辅助部件101b、102b、10 的配线产生断线的情况。因此，仅靠通常进行的确认电子电路是否正常工作，就能将辅助部件101b、102b、 10 产生不良的情况、至该辅助部件101b、102b、10 的配线产生的断线的情况也包含于不能正常工作的情况的原因内，因此，不需要另外进行用于检测辅助部件101b、102b、10;3b 产生不良及至辅助部件101b、102b、10 的配线产生断线的检查。如上所述，根据上述构成，不增加用于进行电路配线的断线检测的电路构成，即可实现可以适当地检测出电路配线的断线且容易地检测出各部件的配线错误的电子电路。另外，例如上述电路配线101、102、103也可以包括能在两端进行电阻测定的一条配线线路，在上述配线线路上连接两个以上的上述主部件。在此，进行本申请发明的电子电路的电路配线的具体的说明。在此，作为电路配线，以下以包含于非晶态TFTCThin Film Transistor)的栅极驱动器单片面板的移位寄存器电路为例进行说明。在以下的说明中，以上述的主部件为主元件、以辅助部件为辅助元件进行说明。首先，对移位寄存器电路的比较例进行说明。图2(a)、(b)表示移位寄存器电路，该图(a)表示第η级的移位寄存器电路，该图(b)表示第n+1级的移位寄存器电路。另外，图2(a)、(b)所示的移位寄存器电路为一般的电路，因此省略详细的说明。在上述移位寄存器电路中，未连接该元件时作为移位寄存器电路不能正常工作的主元件为四个晶体管TrA、TrB, TrC, TrD,即使不连接该元件也可以作为移位寄存器电路工作的辅助元件为电容器C。图2 (a)所示的第η级的移位寄存器电路中，通过输入时钟信号CK1、第η_1级的移位寄存器电路的输出n-1、第n+1级的移位寄存器电路的输出n+1，得到输出η。图2(b)所示的第n+1级的移位寄存器电路中，也与第η级的移位寄存器电路相同，通过输入时钟CK2、第η级的移位寄存器电路的输出η、第η+2级的移位寄存器电路的输出η+2，得到输出n+1。S卩，在某级的移位寄存器电路中，在未输入时钟信号和前后级的移位寄存器电路的输出时，不能得到输出。在上述构成的移位寄存器电路中，在至作为主元件的晶体管TrA、晶体管TrB的配线断线的情况下，由于移位寄存器电路不能可靠地工作，因此没有输出。另外，在至晶体管 TrC、晶体管TrD的配线断线的情况下，虽然移位寄存器电路进行工作，但输出不正常。艮口， 如果至主元件的配线断线，则移位寄存器电路的工作不正常，因此，可以容易地确认在该移位寄存器电路内产生断线。但是，在移位寄存器电路中，在仅考虑各元件的配置效率的情况下，图2(a)所示的与电容器C连接的输出配线(输出信号配线)11上的X标记处容易产生断线。该情况下，在通常工作确认时，移位寄存器电路似乎以正常工作的方式进行动作，因此，可能会漏识别不良。S卩，在至作为上述辅助元件的电容器C的配线断线的情况下，由于根据各晶体管的大小产生寄生电容来代替电容器C的功能，因此，移位寄存器电路似乎以正常工作的方式进行动作。难以检测出这种情况下的配线的断线。下面，参照图3 图5所示的波形图对上述的问题点进行说明。在各波形图中，内部配线12表示与构成各级的移位寄存器电路的晶体管TrB的漏极电极和晶体管TrD的源极电极连接并且与晶体管TrA的栅极电极和电容器C连接的配线。图3是表示图2(a)、(b)所示的移位寄存器电路的理想的波形图形的波形图。 这样，在理想的波形图形的波形图中，内部配线12的信号Sn、Sn+Ι ；输出信号n、n+1在 high(高电平)期间的上升、下降不会产生变形(& i >9 )，另外，在low(低电平)期间也成为low电位稳定的状态。但是，实际的波形图形为图4所示的波形图。S卩，在内部配线12的信号中，由于配线电阻和电容，使得high期间a的上升部分稍微产生变形，另外，本来在应维持低电平的 low期间b，也受时钟信号CK1、CK2的影响而成为不能维持低电平的状态。另夕卜，在图4所示的波形图中，输出信号n、n+1受到内部配线12的信号的影响和输出目标的负载的影响，在high期间c的上升部分产生变形，在应维持低电平的low期间 d，成为不能维持低电平的状态。在此，图4所示的波形图表示在移位寄存器电路中未产生配线的断线时的实际的波形图形。与之相对，图5所示的波形图表示在图2(a)所示的移位寄存器电路中电容器C的输出配线11上的X部分发生了断线时的波形图形。图5所示的波形图中，内部配线12的信号Sn在high期间e向下降部分的下降方向的倾斜增大。这是由于，电容器C不发挥功能，从而电位保持力消失，电位的降低增大。由于该内部配线12的信号Sn的影响，从而输出信号η在high期间f向下降部分的下降方向的倾斜也增大。另外，在下一级的移位寄存器电路的内部配线12的信号Sn+1 中，对high期间g的从上升部分的前半部向后半部的切换部分带来影响(产生倾斜)。但是，由于假设在作为下一级的n+1级的移位寄存器电路中没有产生断线，因此对下一级的内部配线12的信号Sn+Ι在high期间的下降及输出信号n+1不会带来影响。如上所述，在移位寄存器电路中，在至作为辅助元件的电容器C的配线产生断线的情况下，如图5所示的波形图，可知，虽然对波形图形带来若干影响，但可以看出，与未产生断线时的图4所示的波形图的波形图形几乎没有不同。因此，可知，仅确认通常的移位寄存器电路的工作，难以发现断线产生。因此，为可靠地判断有无至这样的辅助元件的配线的断线，需要根据通常的移位寄存器电路的工作环境，将检查环境或驱动脉冲的周期及电位变更为与通常不同的条件下的工作环境。这样的特殊的检查环境或驱动脉冲的周期或电位，容易对移位寄存器电路内的元件带来坏影响，从而有可能加速元件的劣化。因此，作为移位寄存器电路的功能保持原样，作为通过研究各元件的配线而用通常工作确认就能可靠地判断至辅助元件的配线的断线的有无的电路配线，例如有图6所示的移位寄存器电路。〔实施例1〕图6表示具有构成与图2(a)相同级的移位寄存器电路的各元件并使元件间的配线的引绕(引t回)不同的移位寄存器电路。图6中，虚线圆表示各个元件，圆内的各分支经由元件进行配线。在图6所示的移位寄存器电路中，与包括一条输出线的输出配线11连接的仅是作为辅助元件的电容器C，作为主元件的晶体管TrA、晶体管TrC未直接连接。即，成为在输出配线11和作为主元件的晶体管TrA或晶体管TrC之间连接有作为辅助元件的电容器C的形式。如图6所示，上述移位寄存器电路为包含四个晶体管TrA、TrB、TrC、TrD以及一个电容器C而构成，形成特征性电路配线。即，上述晶体管TrA中，源极电极与包括输入时钟信号CKl的一条输入线路的配线 (输入信号配线)13连接，栅极电极与内部配线12连接，漏极电极经由配线14与相邻的晶体管TrC的源极电极连接。上述晶体管TrC中，源极电极与上述配线14连接，并且，经由其它配线15与电容器C的一端子连接。这样，上述配线14和配线15从晶体管TrC的源极电极分支，形成分支线路。另外，上述晶体管TrC中，漏极电极经由配线16与晶体管TrD的漏极电极连接，栅极电极经由配线17与晶体管TrD的栅极电极连接。在此，晶体管TrD的栅极电极，由于也与输入下一级的移位寄存器电路的输出信号n+1的配线18连接，因此来自与该栅极电极连接的配线18的输出信号n+1也被输入经由上述配线17连接的上述晶体管TrC的栅极电极。上述晶体管TrD中，源极电极与相邻的晶体管TrB的漏极电极连接，并且还与上述内部配线12连接。这样，内部配线12为从晶体管TrD的源极电极分支的配线。另外，上述晶体管TrD中，漏极电极与低电平(low)连接，并且还与上述的配线16 连接。由此，将从晶体管TrC的漏极电极输出的信号、和从晶体管TrD的漏极电极输出的信号维持在低电平。最后，上述晶体管TrB中，源极电极与输入来自前级的移位寄存器电路的输出信号n-1的配线19连接，栅极电极与上述配线19连接，漏极电极与上述晶体管TrD的源极电极连接。在此，在晶体管TrD的源极电极上，如上所述，连接有内部配线12，因此，来自上述晶体管TrB的漏极电极的输出信号被输入内部配线12。在移位寄存器电路中，通过设为图6所示的电路配线，从而在任何地方的元件间的配线、即输出配线11、内部配线12、其它配线13 19的任一个发生了断线的情况下，晶体管TrA、晶体管TrB、晶体管TrC、晶体管TrD从输入输出配线(输出配线11、配线13、配线 18,19)或内部配线12被断开。由此，由于在移位寄存器电路内的至各元件的配线的断线原样地成为输出不正常，因此，可通过在通常条件下的移位寄存器电路的驱动检查来判定有无断线。即，即使在至作为辅助元件的电容器C的配线(上述的输出配线11)断线的情况下，无论是移位寄存器电路内的哪一配线产生的断线，都可以通过通常工作确认来进行判断，因此，由于不需要进行导致元件劣化的特殊的检查，因此可以实现元件的长寿命化，其结果，具有可延长移位寄存器电路的寿命，且可以稳定地工作的效果。但是，图6所示的电路配线的移位寄存器电路的情况下，根据温度或噪声等外部因素、电路自身或者输出目标的电容、驱动周期、电压等条件，对内部配线12的信号或输出信号η带来坏影响，如上述图4所示的实际的波形图形的波形图的说明所述的各影响增大。 例如，图7表示因温度上升而受到坏影响的波形图形的波形图。如图7所示，当因温度上升而各晶体管Tr的截止电阻降低时，例如时钟信号CKl 的影响经由晶体管TrA使内部配线12的信号Sn的low期间h及输出信号η的low期间i 不稳定，该输出信号η对下一级的内部配线12的信号的low期间j及输出信号n+1的low 期间k也带来影响。如果影响变得厉害，则在移位寄存器电路的第某级会不正常工作。艮口， 越是后级，移位寄存器电路的内部配线12的信号的low期间的电位、输出信号的low期间的电位越上升，最终导致不正常工作。〔实施例2〕因此，在图8所示的移位寄存器电路中，为使内部配线的信号的low期间和输出信号在low期间的low电位稳定化，而追加了晶体管TrE。该图8所示的移位寄存器电路为对于图2(a)、(b)所示的移位寄存器电路追加了上述晶体管TrE的电路。晶体管TrE实现利用下一级的时钟信号CK2使输出信号η的low期间的电位靠向 low电位的效果。但是，在输出信号η稳定时(即使有影响也处于可工作的范围时)，例如即使至晶体管TrE的配线断线，工作上也是没有问题的，因此，在对于移位寄存器电路的通常的驱动检查中，不能判断至上述晶体管TrE的配线有无断线。因此，与上述实施例1所示的图6所示的移位寄存器电路相同，作为通过研究各元件的配线，利用通常工作确认而能简单且可靠地判断至晶体管TrE的配线有无断线的电路配线，例如有图9所示的移位寄存器电路。图9所示的移位寄存器电路，除设有晶体管TrE以外，具有与图6所示的移位寄存器电路相同的元件且使元件间的配线的引绕不同。图9中，虚线圆表示各个元件，圆内的各分支经由元件进行配线。S卩，如图9所示，上述移位寄存器电路被新追加了上述晶体管TrE，该晶体管TrE的源极电极与连接于电容器C的一端子的配线1 连接。该配线1 从晶体管TrE的漏极电极分支，形成分支线路，并与连接于晶体管TrC的源极电极的配线1 连接。另外，向晶体管TrE的栅极电极输入下一级的时钟信号CK2。另外，上述晶体管TrE的漏极电极与连接于晶体管TrC的漏极电极的配线16连接。该配线16与从晶体管TrD的漏极电极分支的用于引向low的配线20连接。由此，晶体管TrC的漏极电极、晶体管TrD的漏极电极、晶体管TrE的漏极电极被维持在low电位，因此，在移位寄存器电路中，可以使内部配线的信号的low期间和输出信号的low期间的low电位稳定化。在此，在图9所示的第η级的移位寄存器电路中，在配线12上的(1)的部分产生了断线的情况下，晶体管TrA当然不会工作，因此，不输出信号η。另外，在图9所示的第η级的移位寄存器电路中，在配线1 上的(2)的部分产生了断线的情况、即在晶体管TrA和输出端子η间产生了断线的情况下，即使晶体管TrA、TrC、 TrE正常工作，也不会向输出端子η输出信号。由此，由于移位寄存器电路内的至晶体管TrE的配线的断线原样地导致输出不正常，因此，可利用通常条件下的移位寄存器电路的驱动检查判定上述断线的有无。另外，在图9所示的移位寄存器电路中，由于为与图6所示的电路配线同样的电路配线，因此在任何地方的元件间的配线、即输出配线11、内部配线12、其它配线13 20的任一个发生了断线的情况下，晶体管TrA、晶体管TrB、晶体管TrC、晶体管TrD及晶体管TrE 从输入输出配线(输出配线11、配线13、配线18 20)或内部配线12被断开。由此，由于移位寄存器电路内的至各元件的配线的断线原样地导致输出不正常， 因此，可利用通常条件下的移位寄存器电路的驱动检查判定有无断线。即，即使在至作为辅助元件的电容器C的配线(上述输出配线11)发生断线的情况下，即使是移位寄存器电路内的某一配线发生的断线，也能利用通常工作确认进行判断，因此，不需要进行导致元件劣化的特殊的检查。其结果，实现可使元件长寿命化、延长移位寄存器电路的寿命且稳定地工作的效果。在以上的说明中，在移位寄存器电路(电子电路)中，作为主部件，使用晶体管TrA 等用于在该移位寄存器电路中发挥功能的构件，但本发明不限于此，作为上述主部件，也可以是用于判定移位寄存器电路(电子电路)是否正常工作的专用的电子部件。该情况下，通过将引绕多个输入信号的线路的连接目标汇集至作为专用的电子部件的专用元件，实现可以减少不良确认作业数的效果。如上所述，在上述的说明中，对将本申请发明的电路配线适用于用于驱动TFT面
11板的驱动电路内的移位寄存器电路的例子进行说明，但不限于此。例如，即使是将处于主元件、辅助元件的关系的电子部件彼此连接的配线，本申请发明也可以适用。本申请发明，例如，不仅适用于上述的非晶态TFT的栅极驱动器单片面板，当然也适用于其它平板显示器的驱动电路，只要是在基板上形成电路的构成(与元件的形成、搭载无关)，则均可适用。另外，即使不是在基板上，即使是对于伴随实态配线的例如机动车的配线、设备的配线、电化制品等，通过使主部件经由辅助部件进行配线，也可以容易地检测出连接错误等。具备多个电子部件的电子装置也同样地可以实施本申请发明。本发明的电子电路包括多个电子部件，在将上述多个电子部件中的至少一个电子部件设为判定电子电路是否正常工作所需要的主部件(101a、102a、103a)，将剩余的电子部件设为判定电子电路是否正常工作所不需要的辅助部件(101b、102b、103b)时，在与主部件(101a、10加、103a)连接且用于主部件(101a、10加、103a)的工作所需要的信号的供给或通过该主部件的工作而得到的信号的输出的配线连接有辅助部件(101b、102b、103b)。根据上述构成，通过在连接有判定电子电路是否正常工作所需要的主部件的配线上连接判定电子电路是否正常工作所不需要的辅助部件，经由该辅助部件进行主部件的工作所需要的信号的供给或通过该主部件的工作得到的信号的输出。由于辅助部件(101b、102b、103b)为判定电子电路是否正常工作所不需要的电子部件，因此，即使辅助部件产生不良或至辅助部件的配线产生断线，作为电子电路也似乎以正常工作的方式进行动作。因此，仅进行电子电路的通常工作确认，不能知道辅助部件是否产生不良或至辅助部件的配线是否产生断线。但是，根据上述构成，在辅助部件(101b、102b、103b)未工作的状态、例如辅助部件发生了故障的状态、或至辅助部件的配线产生断线的状态下，不能进行向主部件(101a、 102aU03a)的信号的供给或从主部件(101a、10加、103a)的信号的输出，因此，电子电路不
能正常工作。由此，如果进行通常进行的电子电路的工作确认，判断为电子电路未正常工作，则在主部件产生不良、至主部件的配线产生断线的情况之外，还包含辅助部件产生不良、至辅助部件的配线产生断线的情况。因此，仅靠通常进行的确认电子电路是否正常工作，就能将辅助部件产生不良的情况、至该辅助部件的配线产生断线的情况也包含在不能正常工作的情况的原因内，因此， 不需要另外进行用于检测辅助部件产生不良或至辅助部件的配线产生断线的检查。如上所述，根据上述构成，不增加用于进行电路配线的断线检测的电路构成，即可实现适当地检测出电路配线的断线且容易地检测出各部件的配线错误的电子电路。主部件(101a、10加、103a)也可以是为实现电子电路的所希望的功能所必需的电子部件。该情况下，由于不需要新设置电子部件，因此，可以抑制检查断线等不良导致的电路的增大化。主部件(101a、10加、103a)也可以是用于判定电子电路是否正常工作的专用的电子部件。该情况下，由于使用专用的电子部件，因此，相比使用上述那样的已有的电子部件的情况，可以使配线的引绕简单。也可以是，配线13是输入信号配线，辅助部件(101b、102b、103b)连接于主部件 (101aU02aU03a)和上述输入信号配线的信号的输入端子之间。该情况下，可以通过有无主部件的工作所需要的信号的供给，来判断断线。也可以是，上述输入信号配线包括一条输入线路，在上述输入线路仅连接一个主部件(101a、102a、103a)。该情况下，通过对一个输入信号设置一条引绕的线路，使断线时断开的主部件为一个，可以仅确认一个不良症状来判断断线。也可以是，在上述输入信号配线包括一条输入线路，主部件(101a、10加、103a)为专用的电子部件时，上述专用的电子部件利用多个输入信号进行工作，上述专用的电子部件的数量比输入线路数量少。该情况下，通过将引绕多个输入信号的线路的连接目标汇集至作为专用的电子部件的专用元件，可以减少不良确认作业数。也可以是，上述输入信号配线包括信号的输入侧的相反侧从一条线路分支为至少两个的分支线路，在上述分支线路的至少一方分支线路连接辅助部件(101b、102b、10 )， 在连接有该辅助部件的分支线路以外的分支线路连接主部件(101a、10加、103a)。该情况下，即使是在电子电路的构成上难以进行电子部件的引绕的情况，也能检测配线的断线。也可以是，输出配线11为输出信号配线，辅助部件(101b、102b、103b)连接于主部件(101a、10加、103a)和上述输出信号配线的信号的输出端子之间。 该情况下，可以通过有无从主部件输出的信号判断断线。也可以是，上述输出信号配线包括一条输出线路，在上述输出线路仅连接一个主部件(101a、102a、103a)。该情况下，通过设置一条引绕一个输出信号的线路，使断线时被断开的主部件为一个，可以通过仅确认一个不良症状来判断出断线。也可以是，上述输出信号配线包括一条输出线路，主部件(101a、10加、103a)为专用的电子部件时，上述专用的电子部件利用多个输入信号进行工作，上述专用的电子部件的数量比输出线路数量少。该情况下，通过将引绕多个输入信号的线路的连接目标汇集至作为专用的电子部件的专用元件，可以减少不良确认作业数。也可以是，上述输出信号配线包括信号的输出侧的相反侧从一条线路分支为至少两个的分支线路，在上述分支线路的至少一方分支线路连接有辅助部件(101b、102b、 10 )，在连接有该辅助部件的分支线路以外的分支线路连接主部件(101a、10加、103a)。该情况下，即使在电子电路的构成上难以进行电子部件的引绕的情况下，也能检测配线的断线。也可以是，上述配线没有连接于输入端子及输出端子的任一个，而在上述配线连接有两个上述主部件，并且在这些主部件之间连接有辅助部件(101b、102b、103b)。也可以是，上述两个主部件中的至少一个主部件为用于判定电子电路是否正常工作的专用的电子部件。
也可以是，上述配线包括可在两端进行电阻测定的一条配线线路，在上述配线线路连接有两个以上的主部件(101a、10加、103a)。该情况下，在配线的两端进行电阻测定时，可减少不良确认次数。也可以是，主部件(101a、10加、103a)中的至少一个主部件为用于判定电子电路是否正常工作的专用的电子部件。也可以是，电子装置具备上述任一种构成的电子电路。例如也可以是在多个电路基板(TFT基板和安装基板、包括多个基板的电路等)间应用电子电路的电子装置。另外，也可以是在组装机械设备等的实态配线时将电子电路适用于对机器间的连接方法的电子装置。另外，也可以是将电子电路复合地组装到电路基板及机器类或机械设备等的电子
直ο本发明不限于上述的各实施方式，在权利要求所表示的范围内可以进行各种变更，而且适当组合由不同的实施方式分别公开的技术手段得到的实施方式，也包含于本发明的技术范围。工业上的可利用件本发明可以全面地用于具备多个电子部件的电子电路。附图标记说明11输出配线12内部配线13 配线14 配线15 配线16 配线17 配线18 配线19 配线20 配线101第1电路配线IOla 主部件IOlb辅助部件102第2电路配线102a 主部件102b辅助部件103第3电路配线103a 主部件103b辅助部件C电容器CKl时钟信号
CK2时钟信号η输出信号Sn 信号TrA晶体管TrB晶体管TrC晶体管TrD晶体管TrE晶体管
1权利要求
1.一种电子电路，其特征在于， 包括多个电子部件，当将上述多个电子部件中的至少一个电子部件设为判定电子电路是否正常工作所需要的主部件、将剩余的电子部件设为判定电子电路是否正常工作所不需要的辅助部件时，在与上述主部件连接且用于进行该主部件的工作所需要的信号的供给或通过该主部件的工作得到的信号的输出的配线上连接有上述辅助部件。
2.如权利要求1所述的电子电路，其特征在于，上述主部件是为实现电子电路的所希望的功能所必需的电子部件。
3.如权利要求1所述的电子电路，其特征在于，上述主部件为用于判定电子电路是否正常工作的专用的电子部件。
4.如权利要求1 3中任一项所述的电子电路，其特征在于， 上述配线为输入信号配线，上述辅助部件被连接于上述主部件和上述输入信号配线的信号的输入端子之间。
5.如权利要求4所述的电子电路，其特征在于， 上述输入信号配线包括一条输入线路，在上述输入线路上仅连接有一个上述主部件。
6.如权利要求4所述的电子电路，其特征在于， 上述输入信号配线包括一条输入线路， 在上述主部件为专用的电子部件时，上述专用的电子部件利用多个输入信号进行工作， 上述专用的电子部件的数量比输入线路数量少。
7.如权利要求2所述的电子电路，其特征在于， 上述配线为输入信号配线，上述输入信号配线包括信号的输入侧的相反侧从一条线路分支为至少两条的分支线路，在上述分支线路的至少一方分支线路连接有上述辅助部件，在连接有该辅助部件的分支线路以外的分支线路连接有上述主部件。
8.如权利要求1 3中任一项所述的电子电路，其特征在于， 上述配线为输出信号配线，上述辅助部件被连接于上述主部件和上述输出信号配线的信号的输出端子之间。
9.如权利要求8所述的电子电路，其特征在于， 上述输出信号配线包括一条输出线路，在上述输出线路仅连接有一个上述主部件。
10.如权利要求8所述的电子电路，其特征在于， 上述输出信号配线包括一条输出线路， 在上述主部件为专用的电子部件时，上述专用的电子部件利用多个输入信号进行工作， 上述专用的电子部件的数量比输出线路数量少。
11.如权利要求2所述的电子电路，其特征在于，上述配线为输出信号配线，上述输出信号配线包括信号的输出侧的相反侧从一条线路分支为至少两条的分支线路，在上述分支线路的至少一方分支线路连接有上述辅助部件，在连接有该辅助部件的分支线路以外的分支线路连接有上述主部件。
12.如权利要求1所述的电子电路，其特征在于， 上述配线没有连接于输入端子及输出端子的任一个，在上述配线连接有两个上述主部件并且在这些主部件之间连接有上述辅助部件。
13.如权利要求12所述的电子电路，其特征在于，上述两个主部件中的至少一个主部件为用于判定电子电路是否正常工作的专用的电子部件。
14.如权利要求1所述的电子电路，其特征在于， 上述配线包括能在两端进行电阻测定的一条配线线路， 在上述配线线路连接有两个以上的上述主部件。
15.如权利要求14所述的电子电路，其特征在于，上述主部件中的至少一个主部件为用于判定电子电路是否正常工作的专用的电子部件。
16.一种电子装置，具备权利要求1 15中任一项所述的电子电路。
全文摘要
本发明的电子电路，包括多个电子部件，当将上述多个电子部件中的至少一个电子部件设为判定电子电路是否正常工作所需要的主部件(101a、102a、103a)、将剩余的电子部件设为判定电子电路是否正常工作所不需要的辅助部件(101b、102b、103b)时，在与上述主部件(101a、102a、103a)连接且用于进行该主部件(101a、102a、103a)的工作所需要的信号的供给或通过该主部件(101a、102a、103a)的工作得到的信号的输出的配线上连接有上述辅助部件(101b、102b、103b)。由此，可以不增加用于检测电路配线的断线的电路构成，就可提供适当地检测出电路配线的断线且可容易地检测各元件的配线错误的电子电路。
文档编号H05K3/00GK102301249SQ20098015557
公开日2011年12月28日 申请日期2009年11月19日 优先权日2009年3月11日
发明者小笠原功, 川濑伸行, 生田一秀 申请人:夏普株式会社