专利名称：线路板的线路结构的制造方法
技术领域：
本发明涉及一种线路板(wiring board)的制造流程，特别是涉及一种线路板的线 路结构的制造方法。
背景技术：
在现今的线路板制造技术中，线路板的线路结构通常都是利用无电电镀 (electroless plating)与有电电镀(electroplating)来形成。详细而言，在目前线路 结构的制造过程中，通常先进行无电电镀，在介电层(dielectric layer)上依序形成种 子层(seed layer)与化学电镀层(chemical plating layer)，其中种子层与化学电镀层 皆全面性地覆盖介电层接着，利用微影(lithograph)，在化学电镀层上形成图案化光阻层 (patterned photoresist layer)，其局部暴露化学电镀层。之后，进行有电电镀，在化学电 镀层上形成电镀金属层(electroplating metal layer)。然后，进行蚀刻(etching)，将部 分化学电镀层移除，以形成线路层(wiring layer)。如此，线路板的线路结构得以完成。
发明内容
本发明的目的在于，克服现有的线路板的制造方法存在的缺陷，而提供一种新的 线路板的线路结构的制造方法，用以制造线路板的线路结构。本发明提供了一种线路板的线路结构的制造方法，其包括，提供一基板，其包括一 绝缘层以及一配置在绝缘层上的膜层，其中膜层全面性地覆盖绝缘层。接着，形成一全面性 覆盖膜层的阻隔层，其中阻隔层具有一外表面。之后，在外表面上形成一局部暴露绝缘层的 凹刻图案。接着，在外表面上以及在凹刻图案内形成一活化层，其中活化层全面性地覆盖外 表面以及凹刻图案的所有表面。接着，移除外表面上的活化层，并保留凹刻图案内的活化 层。在移除外表面上的活化层之后，利用一化学沉积方法，在凹刻图案内形成一导电材料， 其中活化层参与化学沉积方法的化学反应。在形成导电材料之后，移除阻隔层与膜层。在本发明一实施例中，上述化学沉积方法包括无电电镀。在本发明一实施例中，上述化学沉积方法为化学气相沉积(ChemicalVapor Deposition, CVD)。在本发明一实施例中，上述形成活化层的方法包括将阻隔层与绝缘层浸泡在含有 多个金属离子的离子溶液中。在本发明一实施例中，上述膜层可为金属层，而形成基板的方法包括在绝缘层上 沉积金属层。在本发明一实施例中，上述形成基板的方法包括，压合一金属箔片(metallic foil)在绝缘层上。在压合金属箔片之后，减少金属箔片的厚度。在本发明一实施例中，上 述阻隔层可为金属层，而形成阻隔层的方法包括在膜层上沉积金属层。在本发明一实施例中，上述形成凹刻图案的方法包括对基板进行激光烧蚀(laser ablation)或等离子蚀刻(plasma etching)。
在本发明一实施例中，上述形成凹刻图案的流程包括在外表面上形成多条局部暴 露绝缘层的沟槽(trench)，而上述形成导电材料的流程包括在这些沟槽内形成一图案化导 电层。在本发明一实施例中，上述基板更包括一线路层。路层位在膜层的相对位置上，且 绝缘层覆盖线路层。在本发明一实施例中，上述基板更包括一内层线路基板(inner wiringboard)。缘 层与线路层皆配置在内层线路基板上，且线路层电性连接内层线路基板。上述形成凹刻图 案的流程包括形成至少一局部暴露线路层的盲孔(blind via)，而上述形成导电材料的流 程包括在盲孔内形成一导电柱。综上所述，本发明利用残留在凹刻图案内的活化层以及上述化学沉积方法，让导 电材料形成在凹刻图案内。如此，线路板的线路结构可以被制造出来。上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段， 而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够 更明显易懂，以下特举实施例，并配合附图，详细说明如下。
图IA至图IG是本发明一实施例的线路板的线路结构的制造方法的流程示意图。110:基板112:绝缘层114:膜层116:线路层118:内层线路基板118a:表面119:阻隔层119a:外表面120:凹刻图案122 沟槽124 盲孔130 活化层140:导电材料142:图案化导电层142a:接垫142b 走线144:导电柱B1、B2:底部S1、S2:侧壁
具体实施例方式为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合实施例，对依据本发明提出的线路板的线路结构的制造方法其具体实施方式
、方法、 步骤、特征及其功效，详细说明如后。有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的实施例 的详细说明中将可清楚的呈现。为了方便说明，在以下的实施例中，相同的元件以相同的编 号表不。图IA至图IG是本发明一实施例的线路板的线路结构的制造方法的流程示意图。 请参阅图1A，关于本实施例的线路板的线路结构的制造方法，首先，提供一基板110。基板 110包括一绝缘层112以及一膜层114，其中膜层114配置在绝缘层112上，并且全面性地 覆盖绝缘层112。膜层114可以是金属层，其材料例如是铜、镍、铬或铝等金属材料。绝缘层112 可由半固化胶片(pr印reg)经高温高压下固化所形成，其中绝缘层112的材料可为树脂 (resin)与玻璃纤维二者混合而成的膜层。此外，绝缘层112也可以是一种高分子材料层， 其材料例如是聚酰亚胺(polyimide, PI)、液晶聚合物(Liquid Crystal Polymer, LCP)或 ABF(Ajinomoto Build-up Film)。当膜层114为金属层时，形成基板110的方法可以是在绝缘层112上沉积此金属 层(即膜层114)，而沉积金属层的方法可以是溅镀(sputter)或无电电镀。除此之外，形成 基板110的方法可以是压合一片金属箔片在绝缘层112上，其中此金属箔片例如可以是铜 箔或背胶铜箔(Resin CoatedCopper, RCC)。承上述，在压合金属箔片之后，接着，减少金属箔片的厚度，以形成膜层114，其中 减少金属箔片的厚度的方法例如是对金属箔片进行蚀刻，而此蚀刻例如是湿式蚀刻。这样 可以移除部分金属箔片，让金属箔片的厚度变薄。在本实施例中，基板110可以更包括一线路层116以及一内层线路基板118，其中 线路层116位在膜层114的相对位置上，并能电性连接内层线路基板118，而绝缘层112与 线路层116皆配置在内层线路基板118上，其中绝缘层112覆盖线路层116与内层线路基 板118的表面118a。内层线路基板118的内部具有至少一层线路层(未绘示)，即内层线路基板118实 质上可视为一种线路板，而在后续的制造流程中，将会在绝缘层112上会形成线路层，因此 本实施例的线路结构的制造方法可以应用于多层线路板(multilayer wiring board)的制造。在其他未绘示的实施例中，线路层116与内层线路基板118皆为选择性元件，而 非必要元件，即基板110不一定要包括线路层116与内层线路基板118，而且本实施例的线 路结构的制造方法也可以应用于单面线路板(single-side wiring board)与双面线路板 (double-side wiring board) 二者的制造。详细而言，当基板110包括线路层116，而未包括内层线路基板118时，本实施例的 线路结构的制造方法可以应用于双面线路板的制造。当基板110皆未包括线路层116与内 层线路基板118时，本实施例的线路结构的制造方法则可以应用于单面线路板的制造。请参阅图1B，接着，在膜层114上形成一阻隔层119，其中阻隔层119全面性覆盖 膜层114，并且具有一外表面119a。阻隔层119可以是金属层或非金属层，而此非金属层的 材料例如是高分子材料或陶瓷材料。
当阻隔层119与膜层114皆为金属层时，阻隔层119与膜层114 二者材料可以是 铜、镍、铬或铝等金属材料，但是二者材料可以相异，例如阻隔层119为铬金属层，而膜层 114为铜金属层。此外，形成阻隔层119的方法可以是在膜层114上沉积金属层(即阻隔层 119)，其中沉积金属层的方法可以是溅镀、有电电镀或无电电镀。请参阅图IB与图1C，接着，在阻隔层119的外表面119a上形成丨凹刻图案120， 其中凹刻图案120局部暴露绝缘层112，因此凹刻图案120是移除部分阻隔层119、部分膜 层114与部分绝缘层112而形成。此外，形成凹刻图案120的方法可以是对基板110进行 激光烧蚀或等离子蚀刻。在图IC中，凹刻图案120可以包括多条局部暴露绝缘层112的沟槽122与多个盲 孔124，其中至少一个盲孔IM位于其中一条沟槽122的下方，并且连通沟槽122。另外，在 其他未绘示的实施例中，凹刻图案120所包括的盲孔124的数量可以仅为一个，所以图IC 所示的盲孔124的数量仅为举例说明，并非限定本发明。在形成凹刻图案120的流程中，首先，可以在阻隔层119的外表面119a上形成 这些沟槽122，其中沟槽122例如是用激光烧蚀或等离子蚀刻而形成。接着，形成这些局 部暴露线路层116的盲孔124，其中形成盲孔IM的方法可以是对基板110进行机械钻孔 (mechanical drilling)、激光钻孔(Iaserdrilling)或等离子蚀刻。值得一提的是，在其他未绘示的实施例中，凹刻图案120可以仅包括沟槽122与盲 孔IM 二者其中之一，即凹刻图案120仅包括这些沟槽122，而未包括任何盲孔124 ；或是， 凹刻图案120仅包括至少一个盲孔124，而未包括任何沟槽122。因此，图IC所示的凹刻图 案120仅为举例说明，并不是用来限定本发明。请参阅图1D，接着，在外表面119a上以及在凹刻图案120内形成一活化层130，其 中活化层130全面性地覆盖外表面119a以及凹刻图案120的所有表面。详细而言，以图ID 为例，活化层130不仅全面性地覆盖外表面119a，而且更全面性地覆盖这些沟槽122与盲 孔IM 二者的底部(bottom)BU B2及侧壁(sidewall)SU S2，即活化层130也局部覆盖线 路层116。形成活化层130的方法有很多种实施手段，而在本实施例中，形成活化层130的方 法可以是将阻隔层119与绝缘层112浸泡在离子溶液(未绘示)中，其中此离子溶液含有 多个金属离子，而这些金属离子例如可以是镍离子、钯离子、钼离子、铬离子、银离子或钼离 子。在本实施例中，当阻隔层119与绝缘层112浸泡在离子溶液中的时候，裸露于凹刻 图案120中的阻隔层119、膜层114、绝缘层112以及线路层116皆会与离子溶液接触，让这 些金属离子吸附在阻隔层119、膜层114、绝缘层112以及线路层116上，以形成活化层130。 因此，活化层130会接触阻隔层119、膜层114、绝缘层112与线路层116。详细而言，当离子溶液接触阻隔层119、膜层114、绝缘层112以及线路层116时， 这些金属离子会转变成螯合物(chelate)，而这些成为螯合物的金属离子可以吸附在外表 面119a与凹刻图案120的所有表面上，其中膜层114、阻隔层119以及线路层116三者与金 属离子之间的吸附强度皆小于绝缘层112与金属离子之间的吸附强度。换句话说，活化层 130容易从膜层114、阻隔层119与线路层116移除，但是活化层130却很难从绝缘层112 移除。
请参阅图ID与图1E，接着，移除外表面119a上的活化层130，以暴露出阻隔层119 与线路层116，并且保留凹刻图案120内的活化层130，其中移除外表面119a上的活化层 130的方法可以是蚀刻，其例如是湿式蚀刻，而在本实施例中，与绝缘层112接触的活化层 130会被保留下来。具体而言，当利用蚀刻的方式来移除外表面119a上的活化层130时，由于活化层 130容易从膜层114、阻隔层119与线路层116移除，而很难从绝缘层112移除，因此与膜层 114、阻隔层119以及线路层116接触的活化层130会被蚀除，让与绝缘层112接触的活化 层130被保留下来。请参阅图1F，接着，利用化学沉积方法，在凹刻图案120内形成一导电材料140，其 中活化层130参与此化学沉积方法的化学反应，即导电材料140是经由活化层130所发生 的化学反应而形成，因此化学沉积方法能限制导电材料140的形成，让导电材料140仅形成 在活化层130上。此外，导电材料140与膜层114 二者的材料可以相同，例如二者的材料可 以皆为铜、镍、铬或铝等金属材料。上述化学沉积方法可以是化学气相沉积或无电电镀；或者，化学沉积方法可以包 括无电电镀以及有电电镀。当化学沉积方法包括无电电镀以及有电电镀时，形成导电材料 140的流程可以是依序进行无电电镀以及有电电镀，其中在进行无电电镀以及有电电镀之 后，若阻隔层119为金属层的话，则不仅形成导电材料140，同时也会在阻隔层119上沉积一 层电镀金属层(未绘示)，其中此电镀金属层与导电材料140 二者材料相同。在形成导电材料140的流程中，可以在这些沟槽122内形成图案化导电层142，以 及在这些盲孔124内形成导电柱144，其中图案化导电层142为一种线路层，即图案化导电 层142包括接垫(pad) 142a以及多条走线(trace) 142b。因此，导电材料140可以包括图案 化导电层142以及至少一根导电柱144。承上述，这些导电柱144电性连接于图案化导电层142与线路层116之间，例如 至少一根导电柱144位于其中一个接垫14 的下方，并且连接接垫142a，所以图案化导电 层142能通过导电柱144与线路层116来电性连接内层线路基板118。另外，这些导电柱 144可以填满这些盲孔124。不过，在其他未绘示的实施例中，导电柱144也可以不填满盲 孔124，所以图IF所示的导电柱144并非限定本发明。须说明的是，在其他未绘示的实施例中，由于凹刻图案120可以仅包括沟槽122与 盲孔1 二者其中之一，因此在形成导电材料140的流程中，也可以只形成导电柱144或图 案化导电层142，所以图IF所示的导电材料140仅为举例说明，并不限定本发明。详细而言，当凹刻图案120仅包括盲孔124，而未包括任何沟槽122时，则本实施例 可以只形成导电柱144，而不形成图案化导电层142。当凹刻图案120仅包括沟槽122，而未 包括任何盲孔124时，则本实施例可以只形成图案化导电层142，而不形成导电柱144。请参阅图IF与图1G，在形成导电材料140之后，移除阻隔层119与膜层114，其中 移除阻隔层119与膜层114的方法可以是蚀刻，其例如可以是湿式蚀刻。至此，基本上，一 种包括导电材料140以及绝缘层112的线路板的线路结构已制造完成。另外，当导电材料140是利用无电电镀与有电电镀而形成，且导电材料140与膜层 114 二者材料相同时，沉积在阻隔层119上的电镀金属层也可以通过蚀刻(例如湿式蚀刻) 的方式，随着膜层114 一起被移除，即电镀金属层与膜层114可以在同一蚀刻药液中移除。
综上所述，本发明利用残留在凹刻图案内的活化层以及上述化学沉积方法，让导 电材料形成在凹刻图案内，进而制造出包括线路层(即图案化导电层)或导电柱的线路结 构。相较于习知线路板的线路结构的制造方法，本发明可以不必形成图案化光阻层，即可制 造出线路结构，因此本发明的线路结构的制造方法可以省略进行微影的步骤。以上所述，仅是本发明的实施例而已，并非对本发明作任何形式上的限制，虽然本 发明已以实施例揭露如上，然而并非用以限定本发明，任何熟悉本发明的技术人员，在不脱 离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化 的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例 所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种线路板的线路结构的制造方法，其特征在于其包括提供一基板，其包括一绝缘层以及一配置在该绝缘层上的膜层，其中该膜层全面性地 覆盖该绝缘层；形成一全面性覆盖该膜层的阻隔层，其中该阻隔层具有一外表面；在该外表面上形成一局部暴露该绝缘层的凹刻图案；在该外表面上以及在该凹刻图案内形成一活化层，其中该活化层全面性地覆盖该外表 面以及该凹刻图案的所有表面；移除该外表面上的活化层，并保留该凹刻图案内的活化层；在移除该外表面上的活化层之后，利用一化学沉积方法，在该凹刻图案内形成一导电 材料，其中该活化层参与该化学沉积方法的化学反应；以及在形成该导电材料之后，移除该阻隔层与该膜层。
2.根据权利要求1所述的线路板的线路结构的制造方法，其特征在于其中所述的化学 沉积方法包括无电电镀。
3.根据权利要求1所述的线路板的线路结构的制造方法，其特征在于其中所述的化学 沉积方法为化学气相沉积。
4.根据权利要求1所述的线路板的线路结构的制造方法，其特征在于其中形成该活化 层的方法包括将该阻隔层与该绝缘层浸泡于在含有多个金属离子的离子溶液中。
5.根据权利要求1所述的线路板的线路结构的制造方法，其特征在于其中所述的膜层 为一金属层，而形成该基板的方法包括在该绝缘层上沉积该金属层。
6.根据权利要求1所述的线路板的线路结构的制造方法，其特征在于其中形成该基板 的方法包括压合一金属箔片在该绝缘层上；以及在压合该金属箔片之后，减少该金属箔片的厚度。
7.根据权利要求1所述的线路板的线路结构的制造方法，其特征在于其中所述的阻隔 层为一金属层，而形成该阻隔层的方法包括在该膜层上沉积该金属层。
8.根据权利要求1所述的线路板的线路结构的制造方法，其特征在于其中形成该凹刻 图案的方法包括对该基板进行激光烧蚀或等离子蚀刻。
9.根据权利要求1所述的线路板的线路结构的制造方法，其特征在于其中形成该凹刻 图案的流程包括在该外表面上形成多条局部暴露该绝缘层的沟槽，而形成该导电材料的流 程包括在该些沟槽内形成一图案化导电层。
10.根据权利要求1所述的线路板的线路结构的制造方法，其特征在于其中所述的基 板更包括一线路层，该线路层位在该膜层的相对位置上，且该绝缘层覆盖该线路层。
11.根据权利要求10所述的线路板的线路结构的制造方法，其特征在于其中所述的 基板更包括一内层线路基板，该绝缘层与线路层皆配置在该内层线路基板上，且该线路层 电性连接该内层线路基板，形成该凹刻图案的流程包括形成至少一局部暴露该线路层的盲 孔，而形成该导电材料的流程包括在该盲孔内形成一导电柱。
全文摘要
本发明是有关于一种线路板的线路结构的制造方法，首先，提供一基板，其包括一绝缘层与一配置在绝缘层上的膜层。接着，形成一全面性覆盖膜层的阻隔层。接着，在阻隔层的外表面上形成一局部暴露绝缘层的凹刻图案。接着，在外表面上与在凹刻图案内形成一活化层。接着，移除外表面上的活化层，并保留凹刻图案内的活化层。在移除外表面上的活化层之后，利用一化学沉积方法，在凹刻图案内形成一导电材料。在形成导电材料之后，移除阻隔层与膜层。不必形成图案化光阻层，即可制造出线路结构，因此本发明的线路结构的制造方法可以省略进行微影的步骤。
文档编号H05K3/18GK102137547SQ20101011015
公开日2011年7月27日 申请日期2010年1月26日 优先权日2010年1月26日
发明者江书圣, 郑伟鸣, 陈宗源 申请人:欣兴电子股份有限公司