专利名称：Pcb多层板层间绝缘介质耐电压测试图形的制作方法
技术领域：
本发明涉及印制电路板领域，尤其涉及一种PCB多层板层间绝缘介质耐电压测试图形。
背景技术：
现有对PCB板层间绝缘介质的耐电压性能进行可靠性评价时，业界内主要是按照 IP TM-650 2. 5. 7规定的方法进行，但由于该规定的方法并未提供完整的层间耐电压测试图形，业界内测试时都是通过在PCB中某个位置找一个符合测试要求的图形进行的，因此每次对不同PCB板进行耐电压测试时的测试图形均不一样，这样测试图形不相同的状况会使得无法对不同PCB板的层间耐电压性能进行精确的对比分析。另外，若对一个PCB板的每一相邻两层的层间绝缘介质的耐电压进行评价时，需要对PCB中每一层全面寻找符合测试要求的图形，结果往往是花费了很多时间与人力，而图形仍然找不全，这严重影响了测试效率。
发明内容
本发明的目的在于提供一种PCB多层板层间绝缘介质耐电压测试图形，方便对 PCB多层板中每一对相邻的两层间的绝缘介质进行耐电压测试，利于测试数据之间进行精确的对比分析，便于问题的分析改善。为实现上述目的，本发明提供一种PCB多层板层间绝缘介质耐电压测试图形，其包括与PCB多层板对应层数的数个铜盘、设于铜盘周围的数个测试孔、及连接在铜盘与测试孔之间的引线，数个铜盘上下对齐而分别设于PCB多层板的数层板上，数个测试孔贯穿 PCB多层板，每一铜盘均连接一引线，引线将铜盘引向铜盘所在层数相对应的测试孔。所述测试孔均勻分布在铜盘周围，每一个测试孔对应于PCB多层板的一层。所述数个铜盘尺寸相同。所述铜盘为圆形。所述铜盘为长方形。所述相邻的两测试孔间距相同。测试时，PCB多层板每一相邻的两层间的铜盘分别通过对应的引线引向对应的测试孔，引线于测试孔的该端分别与测试仪器的正负极两探头连接，对PCB多层板两层间的绝缘介质进行耐电压测试。本发明的有益效果本发明的PCB多层板层间绝缘介质耐电压测试图形，方便对 PCB多层板中每一对相邻的两层间的绝缘介质进行耐电压测试，由于测试图形相同，每一组测试数据可以进行相互对比以进行精确的对比分析，便于问题的分析改善。
下面结合附图，通过对本发明的具体实施方式
详细描述，将使发明的技术方案及其他有益效果显而易见。附图中， 图1为本发明一实施例的PCB多层板层间绝缘介质耐电压测试图形的结构示意图；图2为图1测试时的结构示意图；图3为本发明另一实施例的PCB多层板层间绝缘介质耐电压测试图形的结构示意图。
具体实施例方式如图1所示，本发明一实施例的PCB多层板层间绝缘介质耐电压测试图形，包括 与PCB多层板对应层数的数个铜盘10、设于铜盘10周围的数个测试孔20、及连接在铜盘10 与测试孔20之间的引线30，数个铜盘10上下对齐而分别设于PCB多层板的数层板1上，数个测试孔20贯穿PCB多层板，每一铜盘10均连接一引线30，引线30将铜盘10引向其对应的测试孔20。所述铜盘10为固定尺寸设置，数个铜盘10尺寸相同。铜盘10的形状可根据需要设置，在本实施例中，铜盘10为圆形，如为直径IOmm的圆形铜盘等。数个测试孔20均勻分布在上下对齐的数个铜盘10周围，相邻的两测试孔20间距相同。所述测试孔20的数量与 PCB多层板的层数及铜盘10数量对应，每一测试孔20对应PCB多层板的一层，即也对应PCB 多层板上的一铜盘10。每层的铜盘10均连接一引线30，引线30的另一端延伸至对应的测试孔20，从而将铜盘10引向与铜盘10所在层数相对应的测试孔20，因此形成本发明所述测试图形。制作时，设计出如图1所示结构的测试图形，将其分布在需要进行评价的PCB多层板或一专门用来进行测试的板上，按照常规的生产流程进行工艺控制生产测试PCB多层板，之后即可对其进行耐电压可靠性测试评价。参考图1-2所示，本实施例以十层的PCB多层板为例进行说明，测试孔20则设有十个，每一测试孔20对应一层。测试时，PCB多层板每一相邻的两层如第一层与第二层间的引线30，分别通过对应的测试孔20引出，引线30于测试孔20的该端分别与测试仪器的正负极两探头(+、_极)连接，即可对PCB多层板两层间的绝缘介质进行耐电压测试。由于各层的铜盘10相同，多对相邻的两层间的绝缘介质的耐电压测试所得出的数据之间可进行精确对比分析。本发明中所述铜盘10也可为其他形状的铜盘，如图3所示，本发明另一实施例的 PCB多层板层间绝缘介质耐电压测试图形，其中铜盘10’为长方形，如7mmX30mm等。数个测试孔20’设在铜盘10’的一侧或两侧，相邻测试孔20’的间距相同。每一铜盘10’连接有一引线30’，引线30’把铜盘10’引向与铜盘10’所在层数相对应的测试孔20’，因此形成本发明所述测试图形。引线30’于测试孔20’的该末端形成有环绕测试孔20’的焊盘2。参考图3所示，本实施例的PCB多层板层间绝缘介质耐电压测试图形，以六层为例说明，对应的六个测试孔20’均勻间隔设于铜盘10’ 一侧，每一层上的引线30’将该层的铜盘10’引向对应该层的测试孔20’。测试时，PCB多层板每一相邻的两层如第一层与第二层间的引线30’，分别通过对应的测试孔20’引出，引线30’于测试孔20’的该端分别与测试仪器的正负极两探头(+、-极)连接，即可对PCB多层板两层间的绝缘介质进行耐电压测试。由于各层的铜盘10’相同，多对相邻的两层间的绝缘介质的耐电压测试所得出的数据之间可进行精确对比分析。综上所述，本发明的PCB多层板层间绝缘介质耐电压测试图形，方便对PCB多层板中每一对相邻的两层间的绝缘介质进行耐电压测试，由于测试图形相同，每一组测试数据可以进行相互对比以进行精确 的对比分析，便于问题的分析改善。以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
权利要求
1.一种PCB多层板层间绝缘介质耐电压测试图形，其特征在于，包括与PCB多层板对应层数的数个铜盘、设于铜盘周围的数个测试孔、及连接在铜盘与测试孔之间的引线，数个铜盘上下对齐而分别设于PCB多层板的数层板上，数个测试孔贯穿PCB多层板，每一铜盘均连接一引线，引线将铜盘引向铜盘所在层数相对应的测试孔。
2.如权利要求1所述的PCB多层板层间绝缘介质耐电压测试图形，其特征在于，所述测试孔均勻分布在铜盘周围，每一个测试孔对应于PCB多层板的一层。
3.如权利要求1所述的PCB多层板层间绝缘介质耐电压测试图形，其特征在于，所述数个铜盘尺寸相同。
4.如权利要求1所述的PCB多层板层间绝缘介质耐电压测试图形，其特征在于，所述铜盘为圆形。
5.如权利要求1所述的PCB多层板层间绝缘介质耐电压测试图形，其特征在于，所述铜盘为长方形。
6.如权利要求1所述的PCB多层板层间绝缘介质耐电压测试图形，其特征在于，所述相邻的两测试孔间距相同。
7.如权利要求1所述的PCB多层板层间绝缘介质耐电压测试图形，其特征在于，测试时，PCB多层板每一相邻的两层间的铜盘分别通过对应的引线引向对应的测试孔，引线于测试孔的该端分别与测试仪器的正负极两探头连接，对PCB多层板两层间的绝缘介质进行耐电压测试。
8.如权利要求1所述的PCB多层板层间绝缘介质耐电压测试图形，其特征在于，测试孔的该末端形成有环绕测试孔的焊盘。
全文摘要
本发明涉及一种PCB多层板层间绝缘介质耐电压测试图形，包括与PCB多层板对应层数的数个铜盘、设于铜盘周围的数个测试孔、及连接在铜盘与测试孔之间的引线，数个铜盘上下对齐而分别设于PCB多层板的数层板上，数个测试孔贯穿PCB多层板，每一铜盘均连接一引线，引线将铜盘引向铜盘所在层数相对应的测试孔。本发明的PCB多层板层间绝缘介质耐电压测试图形，方便对PCB多层板中每一对相邻的两层间的绝缘介质进行耐电压测试，由于测试图形相同，每一组测试数据可以进行相互对比以进行精确的对比分析，便于问题的分析改善。
文档编号H05K1/02GK102421241SQ20111021883
公开日2012年4月18日 申请日期2011年8月1日 优先权日2011年8月1日
发明者李文杰 申请人:东莞生益电子有限公司