专利名称：嵌入元件式pcb的制作方法
技术领域：
本发明涉及一种PCB的制作方法，尤其涉及一种嵌入元件式PCB的制作方法。
背景技术：
目前行业内对于嵌入式电阻/电容大致有如下几种制作方法1、在内层压合专门的电阻/电容材料，因受材料的限制其电阻/电容值很小，电阻最大只能达到几百欧姆，同时材料成本高。2、通过将PCB板内层掏空后再嵌入元件(通过MILL槽的方式加工)，此工艺加工比较繁琐。因此，有必要对现有的嵌入元件式PCB的制作方法进行改进，以克服上述存在的问题。
发明内容
本发明的目的在于提供一种嵌入元件式PCB的制作方法，工艺简单易实施，材料成本低。为实现上述目的，本发明提供一种嵌入元件式PCB的制作方法，包括如下步骤步骤1、提供外层板、元件及内层芯板，外层板包括有第一外层板及第二外层板；步骤2、将元件贴装在第一外层板表面；步骤3、在贴装有元件的第一外层板表面印阻焊层；步骤4、在内层芯板上钻出对应元件的孔部，将内层芯板的孔部与元件进行对位， 贴装第一外层板上，从而将元件嵌入内层芯板中；步骤5、将第二外层板相对第一外层板贴装在内层芯板上，压板融合，制得嵌入元件式PCB。还包括步骤6、对该嵌入元件式PCB进行外层加工。所述元件为电阻或电容。所述内层芯板为纯胶、数个叠合的半固化片、或纯胶及数个叠合的半固化片，所述内层芯板的高度对应元件的高度。与元件对位时，先对位纯胶，再对位半固化片。所述孔部的数量及内部形状对应元件的数量及外形设置。所述阻焊层厚度为5-10 μ m。本发明的有益效果本发明的嵌入元件式PCB的制作方法，将元件(电阻/电容) 内置在线路板(PCB)中，大大节省了其表面的布线空间，其电阻值可以达到IOK欧姆以上， 电容可以达到UF级；且本发明所制得的嵌入元件式PCB较于现有技术在线路板表面贴装元件(电阻/电容)的产品整体厚度得到大大降低。为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
下面结合附图，通过对本发明的具体实施方式
详细描述，将使本发明的技术方案及其它有益效果显而易见。附图中，图1是本发明嵌入元件式PCB的制作方法流程图；图2为本发明制作方法的嵌入元件式PCB的制作过程结构形成示意图；图3为本发明制得的嵌入元件式PCB的结构示意图。
具体实施例方式为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。如图1所示，本发明的嵌入元件式PCB的制作方法流程图，结合图2-3所示，其包括如下步骤步骤1、提供外层板、元件40及内层芯板30 ；其中外层板包括有第一外层板10及第二外层板20，元件40为电阻、电容或其他类型的元件，其数量可为一个或一个以上。所述内层芯板30的高度对应元件40的高度。内层芯板30为纯胶、数个叠合的半固化片、或纯胶及数个叠合的半固化片，所述纯胶厚度根据元件高度选择，所述半固化片的数量根据元件高度进行选择，即根据元件40的高度选择适当数量的半固化片进行叠合，使得叠合的半固化片的高度与元件40高度相当或略高，如图2所示，根据元件40高度采用三片半固化片叠合形成对应元件40高度的内层芯板30。内层芯板30为纯胶及数个叠合的半固化片时， 与元件40对位，先对位纯胶，再对位半固化片。步骤2、将元件40贴装在第一外层板10表面上。步骤3、在贴装有元件40的第一外层板10表面印阻焊层，以增加压板的结合力； 阻焊层设在第一外层板10贴装有元件40的该表面上，其厚度为5-10 μ m。步骤4、在内层芯板30上钻出对应元件40的孔部31 ；孔部31的数量与元件40数量对应(一致)，孔部31的内部形状与元件40的外形对应。将内层芯板30的孔部31与元件40进行对位，贴装在第一外层板10上，从而将元件40嵌入内层芯板30中；由于孔部31 与元件40是对应设置的，因此该内层芯板30可恰好将元件40嵌入其中而贴装在第一外层板10上。步骤5、将第二外层板20相对第一外层板10贴装在内层芯板30上，压板融合，制得嵌入元件式PCB。其中通过压板使得内层芯板30流胶，与其上下侧的外层板10、20融合一起，更加贴合。还包括步骤6、对该嵌入元件式PCB进行外层加工，所述外层加工根据常规方法进行加工，包括有机械钻孔、PTH、电镀、图像转移、蚀刻、阻焊、表面处理。本发明方法制得的一实施例的嵌入元件式PCB，如图3所示，其包括内层芯板30、 分别设于内层芯板30两侧的第一外层板10及第二外层板20、及嵌设在内层芯板30中的元件40，该内层芯板30上设于对应元件40的孔部31，元件40嵌在孔部31中。本发明制作方法所制得的嵌入元件式PCB，有别于现有技术而将元件内置其中，大大节省了表面的布线空间，且较于现有的在表面贴装元件的PCB在产品整体厚度上大大降低；制得的嵌入元件式PCB，电阻值可以达到IOK欧姆以上，电容可以达到UF级。综上所述，本发明的嵌入元件式PCB的制作方法，将元件(电阻/电容)内置在线路板(PCB)中，大大节省了其表面的布线空间，其电阻值可以达到IOK欧姆以上，电容可以达到UF级；且本发明所制得的嵌入元件式PCB较于现有技术在线路板表面贴装元件(电阻 /电容)的产品整体厚度得到大大降低。以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
权利要求
1.一种嵌入元件式PCB的制作方法，其特征在于，包括如下步骤步骤1、提供外层板、元件及内层芯板，外层板包括有第一外层板及第二外层板；步骤2、将元件贴装在第一外层板表面；步骤3、在贴装有元件的第一外层板表面印阻焊层；步骤4、在内层芯板上钻出对应元件的孔部，将内层芯板的孔部与元件进行对位，贴装第一外层板上，从而将元件嵌入内层芯板中；步骤5、将第二外层板相对第一外层板贴装在内层芯板上，压板融合，制得嵌入元件式PCB。
2.如权利要求1所述的嵌入元件式PCB的制作方法，其特征在于，还包括步骤6、对该嵌入元件式PCB进行外层加工。
3.如权利要求1所述的嵌入元件式PCB的制作方法，其特征在于，所述元件为电阻或电容。
4.如权利要求1所述的嵌入元件式PCB的制作方法，其特征在于，所述内层芯板为纯胶、数个叠合的半固化片、或纯胶及数个叠合的半固化片，所述内层芯板的高度对应元件的尚度。
5.如权利要求4所述的嵌入元件式PCB的制作方法，其特征在于，与元件对位时，先对位纯胶，再对位半固化片。
6.如权利要求1所述的嵌入元件式PCB的制作方法，其特征在于，所述孔部的数量及内部形状对应元件的数量及外形设置。
7.如权利要求1所述的嵌入元件式PCB的制作方法，其特征在于，所述阻焊层厚度为 5-10 μ m0
全文摘要
本发明提供一种嵌入元件式PCB的制作方法，包括步骤1、提供外层板、元件及内层芯板，外层板包括有第一外层板及第二外层板；步骤2、将元件贴装在第一外层板表面；步骤3、在贴装有元件的第一外层板表面印阻焊层；步骤4、在内层芯板上钻出对应元件的孔部，将内层芯板的孔部与元件进行对位，贴装第一外层板上；步骤5、将第二外层板贴装在内层芯板上，压板融合，制得嵌入元件式PCB。本发明的制作方法，将元件(电阻/电容)内置在线路板(PCB)中，大大节省了其表面的布线空间，其电阻值可以达到10K欧姆以上，电容可以达到UF级；且所制得的嵌入元件式PCB较于现有技术在线路板表面贴装元件的产品整体厚度得到大大降低。
文档编号H05K3/30GK102300418SQ20111023334
公开日2011年12月28日 申请日期2011年8月12日 优先权日2011年8月12日
发明者刘作, 左志伟, 杜军, 肖建光 申请人:东莞康源电子有限公司