专利名称：基板表层线路图形制作方法
技术领域：
本发明涉及印制电路板制造领域，更具体地说，本发明涉及一种基板表层线路图形制作方法。
背景技术：
随着电子产品小型化、IC (集成电路)封装多功能化，印刷线路板上线宽以及间距越来越精细，其加工技术也在不断变化以满足其更密、更小的要求，以适应电子产品的小型化及多功能需要。同时，HDI (高密度互连)板或封装基板中存在一类既有精细线路又有元件孔类型，精细线路线宽为3mil、2mil甚至lmil，间距也在3 I. 5mil甚至更小，该类板表层图形通常采用常规图形电镀、碱性蚀刻工艺制作，但目前尚无合适干膜，采用O. 7 I. 2mil厚、高 解析干膜做图形电镀存在夹膜风险，且碱蚀后易出现线细，尤其表现在元件孔周围，实际产品良率较低。目前，可采用树脂塞孔的方式解决金属化通孔干膜无法封孔问题，但I. Omm以上大孔一般无法做树脂塞孔，且金属化元件孔有器件插装需要不可树脂塞孔处理。目前，对于该类板，外层通常采用碱性工艺或薄干膜封孔酸蚀工艺，但是，采用常规碱蚀工艺难以找到厚度较厚且高解析度的干膜，若采用薄、高解析干膜，图镀铜图镀铅锡过程中容易夹膜导致后续褪膜困难，且因碱蚀更难控制和近孔处蚀刻量大的原因，碱蚀过程中极易出现线细问题；而目前常规高解析度的薄干膜封孔能力较差，一般很难封住O. 5mm以上的通孔，酸性蚀刻过程中封孔处干膜极易出现破裂导致孔内无铜重大缺陷。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种兼顾解决金属化通孔封孔和表层精细线路蚀刻的问题的基板表层线路图形制作方法。根据本发明的第一方面，提供了一种基板表层线路图形制作方法，其包括第一步骤，用于对包含金属化通孔的基板进行第一次贴膜，从而在包含金属化通孔的基板的表面贴第一干膜和保护膜，并且对包含线路和封孔部分的整个图形部分进行曝光，曝光后撕去第一干膜表层的保护膜；第二步骤，用于进行第二次贴膜，从而在第一干膜的表面贴第二干膜和保护膜，并且进行第二次曝光，只曝含金属化通孔封孔部分；第三步骤，用于撕去表层的第二干膜的保护膜，然后对第一干膜和第二干膜同时显影；第四步骤，用于进行蚀刻并去除第一干膜和第二干膜。优选地，第二干膜的厚度大于第一干膜的厚度，第一干膜的解析度大于第二干膜的解析度。优选地，第一干膜的厚度为O. 7-1. 2mil，第二干膜的厚度为I. 5_2mil。优选地，第一次曝光和第二次曝光的涨缩一致，且第二次曝光后的掩孔图形焊盘环宽稍比第一次曝光后的图形环宽小10-50 μ m。
优选地，在第三步骤中，显影速度根据两层组合干膜显影点测试获得。根据本发明的第二方面，提供了一种基板表层线路图形制作方法，其包括第一步骤，用于对包含金属化通孔的基板进行第一次贴膜，从而在包含金属化通孔的基板的表面贴第一干膜和保护膜，并且对只曝含金属化通孔封孔部分进行曝光；第二步骤，用于撕去表层第一干膜的保护膜，并进行显影，从而只留下金属化通孔封孔部分上的第一干膜部分；第三步骤，用于第二步骤得到的结构表面上真空压第二干膜；随后进行第二次曝光，第二次曝光图形可不包括含金属化孔封孔部分，也可包括含金属化孔封孔部分；第四步骤，用于执行第二次显影；第五步骤，用于进行蚀刻并去除第一干膜和第二干膜。优选地，第二干膜的厚度小于第一干膜的厚度，第一干膜的解析度小于第二干膜的解析度。优选地，第一干膜的厚度为I. 5_2mil，第二干膜的厚度为O. 7-1. 2mil。优选地，若第三步骤中第二次曝光图形包括金属化孔封孔部分，第二次曝光的焊 盘环宽比第一次曝光图形环宽小10-50 μ m。优选地，第四步骤的第二次显影的显影点按40 60%控制。根据本发明的基板表层线路图形制作方法同时兼顾了含金属化通孔且表层为精细线路的HDI板或封装基板表层线路制作过程中的封孔要求和精细线路蚀刻两者。
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中图I示意性地示出了根据本发明第一实施例的基板表层线路图形制作方法的流程图。图2至图5示意性地示出了根据本发明第一实施例的基板表层线路图形制作方法的各个步骤。图6示意性地示出了根据本发明第二实施例的基板表层线路图形制作方法的流程图。图7至图11示意性地示出了根据本发明第二实施例的基板表层线路图形制作方法的各个步骤。需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施例方式为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。<第一实施例>在第一实施例中，为同时达到掩孔和精细图形制作两个目的，采用薄、高解析干膜与厚、掩孔干膜组合方式酸蚀工艺制作该类板外层图形。图I示意性地示出了根据本发明第一实施例的基板表层线路图形制作方法的流程图。需要说明的是，本说明书中的术语“基板”应当理解为包含HDI板和封装基板。
根据本发明第一实施例的基板表层线路图形制作方法包括如下步骤第一步骤SI :对包含金属化通孔的基板进行第一次贴膜，包含金属化通孔的基板进如图2所示，基板I中包含有铜导体11的金属化通孔10 ；在第一步骤SI中，贴膜包括贴高解析薄干膜(第一干膜2)以及PET (聚对苯二甲酸类塑料，Polyethylene terephthalate)保护膜,通常第一干膜2的膜厚为O. 7-1. 2mil ；并进行第一次曝光，对包含线路和封孔部分的整个图形部分进行曝光，曝光后撕去第一干膜表层的PET保护膜；第一步骤SI之后得到的结构如图3所示，其中基板I两侧表面上形成了第一干膜2。第二步骤S2 :第二次贴膜，贴厚、封孔干膜(第二干膜3)和PET保护膜，通常第二干膜3的膜厚为I. 5-2mil ;并进行第二次曝光，只曝含金属化通孔封孔部分，如图4所示；在本实施例中，第二干膜3的厚度大于第一干膜2的厚度，并且优选地，第一干膜2的厚度为O. 7-1. 2mil，第二干膜3的厚度为I. 5_2mil。并且，第一干膜2的解析度大于第 二干膜3的解析度。其中，为保证两次曝光(第一次曝光和第二次曝光)图形重合精度和酸蚀后焊盘的真圆度，优选地使得两次曝光(第一次曝光和第二次曝光)的涨缩一致，且第二次曝光后的掩孔图形焊盘环宽稍比第一次曝光后的图形环宽小10-50 μ m，如图5所示的标号A所示；第三步骤S3 :执行显影，具体地说，撕去表层的第二干膜3的PET保护膜，然后两层干膜(第一干膜2和第二干膜3)同时显影，其中第二干膜3在显影后只留下金属化通孔封孔部分的第二干膜部分31，显影速度根据两层组合干膜显影点测试获得，如图5的上部分图形所示；第四步骤S4 :进行蚀刻(例如常规酸性蚀刻)并去除第一干膜2和第二干膜3，如图4的下部分图形(俯视图)所示。由此，根据本发明第一实施例的基板表层线路图形制作方法同时兼顾了含金属化通孔且表层为精细线路的HDI板或封装基板表层线路制作过程中的封孔要求和精细线路蚀刻两者。<第二实施例>当金属化孔焊盘不与精细线路相连且距离线路较远(至少Imm)时，本发明可采用以下另一种工艺流程实现。具体地说，图6示意性地示出了根据本发明第二实施例的基板表层线路图形制作方法的流程图。根据本发明第二实施例的基板表层线路图形制作方法包括如下步骤第一步骤SlO :对包含金属化通孔的基板进行第一次贴膜，贴厚、封孔干膜(第一干膜)，通常第一干膜的膜厚为1.5-2mil ;第一次曝光，只曝含金属化通孔封孔部分，如图
7；第二步骤S20 :撕去表层第一干膜的PET保护膜，并进行常规显影，从而只留下金属化通孔封孔部分上的第一干膜部分21，如图8 ；第三步骤S30 :真空压第二层膜，在第二步骤S20得到的结构表面上真空压一层膜厚为O. 7-1. 2mil的高解析干膜(第二干膜30)，通常采用割膜后真空压膜方式；随后进行第二次曝光，第二次曝光图形可不包括含金属化孔封孔部分，也可包括含金属化孔封孔部分，若包括金属化孔封孔部分，第二次曝光的焊盘环宽需稍小于第一次曝光图形环宽(小10-50 μ m)，如图 9 ；第四步骤S40 :第二次显影，显影点按常规40 60%控制，图10和图11分别示出了第二次曝光图形包括含金属化孔封孔部分以及第二次曝光图形不包括含金属化孔封孔部分的情况；第五步骤S50 :常规酸性蚀刻、褪膜，即进行蚀刻(例如常规酸性蚀刻)并去除第一干膜20和第二干膜30。此外，需要说明的是，说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以
限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种基板表层线路图形制作方法，其特征在于包括 第一步骤，用于对包含金属化通孔的基板进行第一次贴膜，从而在包含金属化通孔的基板的表面贴第一干膜和保护膜，并且对包含线路和封孔部分的整个图形部分进行曝光，曝光后撕去第一干膜表层的保护膜； 第二步骤，用于进行第二次贴膜，从而在第一干膜的表面贴第二干膜和保护膜，并且进行第二次曝光，只曝含金属化通孔封孔部分； 第三步骤，用于撕去表层的第二干膜的保护膜，然后对第一干膜和第二干膜同时显影; 第四步骤，用于进行蚀刻并去除第一干膜和第二干膜。
2.根据权利要求I所述的基板表层线路图形制作方法，其特征在于，第二干膜的厚度大于第一干膜的厚度，第一干膜的解析度大于第二干膜的解析度。
3.根据权利要求I或2所述的基板表层线路图形制作方法，其特征在于，第一干膜的厚度为O. 7-1. 2mil，第二干膜的厚度为I. 5-2mil。
4.根据权利要求I或2所述的基板表层线路图形制作方法，其特征在于，第一次曝光和第二次曝光的涨缩一致，且第二次曝光后的掩孔图形焊盘环宽稍比第一次曝光后的图形环宽小 10-50 μ m。
5.根据权利要求I或2所述的基板表层线路图形制作方法，其特征在于，在第三步骤中，显影速度根据两层组合干膜显影点测试获得。
6.一种基板表层线路图形制作方法，其特征在于包括 第一步骤，用于对包含金属化通孔的基板进行第一次贴膜，从而在包含金属化通孔的基板的表面贴第一干膜和保护膜，并且对只曝含金属化通孔封孔部分进行曝光； 第二步骤，用于撕去表层第一干膜的保护膜，并进行显影，从而只留下金属化通孔封孔部分上的第一干膜部分； 第三步骤，用于第二步骤得到的结构表面上真空压第二干膜；随后进行第二次曝光，第二次曝光图形可不包括含金属化孔封孔部分，也可包括含金属化孔封孔部分； 第四步骤，用于执行第二次显影； 第五步骤，用于进行蚀刻并去除第一干膜和第二干膜。
7.根据权利要求6所述的基板表层线路图形制作方法，其特征在于，第二干膜的厚度小于第一干膜的厚度，第一干膜的解析度小于第二干膜的解析度。
8.根据权利要求6或7所述的基板表层线路图形制作方法，其特征在于，第一干膜的厚度为I. 5-2mil，第二干膜的厚度为O. 7-1. 2mil。
9.根据权利要求6或7所述的基板表层线路图形制作方法，其特征在于，若第三步骤中第二次曝光图形包括金属化孔封孔部分，第二次曝光的焊盘环宽比第一次曝光图形环宽小10—50 μ m。
10.根据权利要求6或7所述的基板表层线路图形制作方法，其特征在于，第四步骤的第二次显影的显影点按40 60%控制。
全文摘要
本发明提供了一种基板表层线路图形制作方法，包括第一步骤，用于对包含金属化通孔的基板进行第一次贴膜，从而在包含金属化通孔的基板的表面贴第一干膜和保护膜，并且对包含线路和封孔部分的整个图形部分进行曝光，曝光后撕去第一干膜表层的保护膜；第二步骤，用于进行第二次贴膜，从而在第一干膜的表面贴第二干膜和保护膜，并且进行第二次曝光，只曝含金属化通孔封孔部分；第三步骤，用于撕去表层的第二干膜的保护膜，然后对第一干膜和第二干膜同时显影；第四步骤，用于进行蚀刻并去除第一干膜和第二干膜。第一干膜的厚度为0.7-1.2mil，第二干膜的厚度为1.5-2mil。
文档编号H05K3/06GK102883542SQ201210396390
公开日2013年1月16日 申请日期2012年10月17日 优先权日2012年10月17日
发明者梁少文, 吴小龙, 吴梅珠, 徐杰栋, 刘秋华, 胡广群, 周文木, 陈文录 申请人:无锡江南计算技术研究所