专利名称：一种用于荧光灯的容性保护电路的制作方法
技术领域：
一种用于荧光灯的容性保护电路技术领域[0001]本实用新型涉及一种应用在荧光灯系统中，能够迅速检测系统的容性状态，并能够对系统进行升频的容性保护电路。
背景技术：
[0002]在荧光灯系统中，往往由于电源电压的波动、负载的变化或者由于温度变化导致部分关键元器件的值发生偏离，进而使得系统发生容性的情况。图1为荧光灯半桥负载特性原理图，当系统的工作频率工作在谐振频率的左边区域时，系统处于容性区域，系统的两个功率MOS管会出现硬开关现象，甚至发生共通现象，如果没有适当的容性保护措施，可能会由于其系统的短路故障，造成功率管烧坏进而损坏整个系统。因此，荧光灯驱动系统必须要妥善考虑容性保护设计，考虑将系统的工作频率远离谐振频率，通过升频的方式，将系统从容性区域拉至感性区域。[0003]在传统的容性保护电路中见图2，系统检测到有容性信号时，然后升频，等待一段时候，再检测系统是否有容性信号，如果还有，则锁定系统，系统停振，然后等待系统重新上电。[0004]该传统容性保护电路的特点在于能够对系统的容性现象做出二次判断，不是一发现系统处于容性状态，就关断系统，而是进行第二次判断，第二次检测，系统没有处于容性状态，则忽略，如果第二次检测，系统仍然有容性现象，则系统停振，等待系统的重新启动。这种容性保护 电路俗称“傻瓜式容性保护电路”，显然对荧光灯系统的正常工作带来一定的干扰。实用新型内容[0005]本实用新型要解决的技术问题在于提供一种用于荧光灯的容性保护电路。该容性保护电路在荧光灯系统处于容性的情况下，能够迅速检测，并且对系统进行升频处理，使得系统从容性区域拉到感性区域。[0006]本实用新型解决其技术问题所采用的技术方案是:[0007]—种用于荧光灯的容性保护电路，包括:相位检测电路、相位判断电路、升频电路以及驱动电路连接组成。[0008]所述相位检测电路包括:一个比较器comp以及采样电阻R1。[0009]所述的比较器comp的正端接采样电阻Rl的上端，比较器comp的负端接Vref电平。[0010]所述相位判断电路包括:用于相位信号判断的D触发器。[0011]所述的相位判断电路的上输入端接比较器comp的输出端，下输入端接驱动电路Driver的输出端LD信号，复位端接驱动电路Driver的输出端HD信号。[0012]所述升频电路包括:用于控制压控振荡器VCO的压控振荡电压Vc的Re电阻以及控制开关管Mnl ;用于稳定电压Vc的电容Cl ;用于产生频率的电路VCO与分频器；[0013]所述驱动电路包括:用于驱动两个功率MOS管的driver驱动电路。[0014]所述升频电路中，Re电阻的上端接Cl电容的上端与V⑶的输入端，Re电阻下端接NMOS管Mnl的漏端；NM0S管Mnl的漏端接Re电阻的下端，栅端接PHD的输出端，源端接地；电容Cl的上端接运Re电阻的上端，VCO的输入端，其下端接地；VC0的输入端接Re电阻上端，Cl电容上端,输出端接分频器2_divder的输入端；分频器2_divder的输入端接VCO的输出端，输出端接driver的输入端，driver的输出端HD接MPl的栅极，driver的输出端LD接MP2的栅极。[0015]信号经过相位检测电路、相位判断电路、升频电路以及驱动电路，驱动电路的信号HD与LD反馈至相位判断电路，其中HD信号为相位判断电路的复位信号，LD信号与比较器信号comp输出信号Poscs进行相位判断。[0016]本实用新型所提供的荧光灯容性保护电路能够迅速检测系统容性状态，并且能够对其升频处理，使得系统从容性区域移动到感性区域，改善整个系统的稳定性以及提高整个系统的可靠性。
[0017]图1为荧光灯系统的负载特性；[0018]图2为传统的荧光灯系统的容性保护电路示意图；[0019]图3为本实用新型所提供的荧光灯系统的容性保护电路图；[0020]图4为本实用新型所提供的荧光灯系统容性保护应用电路图；[0021]图5为本实用新型所提供的容性保护电路中关键节点的波形图；具体实施方式
:[0022]
以下结合附图，对本实用新型做进一步说明。[0023]一种用于荧光灯的容性保护电路，如图3所示，包括:相位检测电路、相位判断电路、升频电路以及驱动电路连接组成。相位检测电路包括:一个比较器comp以及采样电阻Rlo比较器comp的正端接采样电阻Rl的上端，比较器comp的负端接Vref电平。相位判断电路包括:用于相位信号判断的D触发器。相位判断电路的上输入端接比较器comp的输出端，下输入端接驱动电·路Driver的输出端LD信号，复位端接驱动电路Driver的输出端HD信号。升频电路包括:用于控制压控振荡器VCO的压控振荡电压Vc的Re电阻以及控制开关管Mnl ;用于稳定电压Vc的电容Cl ;用于产生频率的电路VCO与分频器；驱动电路包括:用于驱动两个功率MOS管的driver驱动电路。升频电路中，Re电阻的上端接Cl电容的上端与VCO的输入端，Re电阻下端接NMOS管Mnl的漏端；NM0S管Mnl的漏端接Re电阻的下端，栅端接PHD的输出端，源端接地；电容Cl的上端接运Re电阻的上端，VCO的输入端，其下端接地；VC0的输入端接Re电阻上端，Cl电容上端，输出端接分频器2_divder的输入端；分频器2_divder的输入端接VCO的输出端,输出端接driver的输入端,driver的输出端HD接MPl的栅极，driver的输出端LD接MP2的栅极。[0024]信号经过相位检测电路、相位判断电路、升频电路以及驱动电路，驱动电路的信号HD与LD反馈至相位判断电路，其中HD信号为相位判断电路的复位信号，LD信号与比较器信号comp输出信号Poscs进行相位判断。[0025]如图4所示，本实用新型所述容性保护电路还可以包括半桥逆变电路、负载网络和容性保护处理电路。其中，两个功率MOS管MP1、MP2组成逆变电路。上功率MOS管的漏极接整流桥后的母线电压HV，栅极接驱动级的输出信号HD，源极接下功率MOS管的漏极以及电感LI的左端；下功率MOS管的漏极接上功率MOS管的源极以及电感LI的左端，栅极接驱动级的输出信号LD，源极接采样电阻Rl的上端。半桥逆变电路中的下功率MOS管MP2和采样电阻Rl将电流信号转化为电压信号并输出到比较器的正端。容性保护电路包括比较器C0MP、相位判断电路、运放amp、压控振荡器VC0、I个电阻Re、I个开关管Mnl、l个环路滤波电容Cl、分频器divder以及驱动级driver。比较器COMP的输出端接相位判断电路的上输入端，输出驱动Driver的下输出端LD接相位判断电路的下输入端；相位判断电路的输出端接丽I的栅端,丽I的漏端接Re电阻下端，MNl的源端接地，电阻Re的上端接运放amp的输出端、Cl电容的上端以及V⑶的输入端，电容Cl的下端接地；VC0压控振荡器的输入接运放amp的输出端、Re电阻的上端、Cl电容的上端,输出端接分频器2_divder的输入端；分频器2_divder的输出端接驱动电路divder的输入端；驱动电路divder的上输出端HD接半桥逆变电路的上功率MOS管的栅极以及相位判断PHD的复位reset信号端，下输出端LD接半桥逆变电路的下功率MOS管栅极以及相位判断PHD的下输入端；分频器2_diVder的输出端接驱动电路divder的输入端；驱动电路divder的上输出端接半桥逆变电路的上功率MOS管的栅极，下输出端接半桥逆变电路的下功率MOS管栅极。[0026]所述过流保护电路的具体工作原理(见图5波形图)如下:[0027]当所述CS信号在上功率MOS管的栅极驱动信号HD与下功率MOS管的栅极驱动信号LD同时为低电平期间(死区时间)，小于Vref电平时，则相位检测电路一比较器comp输出信号poses输出低电平,大于Vref电平时,贝U相位检测电路一比较器comp输出信号poses输出高电平，poses信号从低电平变为高电平时，产生一上升沿信号，这个上升沿信号通过相位判断电路，与功率MOS管栅极驱动信号LD的上升沿进行相位比较，滞后于LD信号，则相位判断电路输出rise信号为低电平；此时的rise信号为低，丽I管关闭，使得Cl电容上的电荷保持不变，振荡器VCO的压控振荡线Vc也不变，因此VCO输出频率也保持不变。[0028]当所述CS信号在上功率MOS管的栅极驱动信号HD与下功率MOS管的栅极驱动信号LD同时为低 电平期间(死区时间)，小于Vref电平时，则相位检测电路一比较器comp输出信号poses输出低电平,大于Vref电平时,则相位检测电路一比较器comp输出信号poses输出高电平，poses信号从低电平变为高电平时，产生一上升沿信号，这个上升沿信号通过相位判断电路，与功率MOS管栅极驱动信号LD的上升沿进行相位比较，若超前于LD信号，则相位判断电路输出rise信号为高电平，该rise高电平信号直至相位判断电路被HD信号复位成低电平；此时的rise信号用来开通丽I管，使得Cl电容上的电荷，通过Re与MNl管泄放，也使压控振荡器VCO的压控振荡线Vc变低，进而使得VCO输出频率变高(由于VCO的工作频率与输入的压控振荡线Vc为相反地变化关系，即VCO增益为负的)。[0029]综上所述，当系统由于某种非理想因素(电压波动、负载变化等)，系统工作在容性区域，采样的CS信号在上功率MOS管的栅极驱动信号HD与下功率MOS管的栅极驱动信号LD同时为低电平期间(死区时间电平时，则相位检测电路一比较器comp输出信号poses输出低电平,大于Vref电平时,则相位检测电路一比较器comp输出信号poses输出高电平，poses信号从低电平变为高电平时，产生一上升沿信号，这个上升沿信号通过相位判断电路，与功率MOS管栅极驱动信号LD的上升沿进行相位比较，poses信号超前于LD信号，则输出rise信号为高电平，此高电平持续相位判断电路的复位信号HD信号为高电平时，被拉成低电平；rise信号为高时，丽I管开通，电容Cl上的电荷通过电阻Re以及丽I管泄放，压控振荡器VCO的压控振荡线Vc变低，又由于VCO的工作频率与输入的压控振荡线Vc为相反地变化关系(即VCO增益为负的)，因此严控振荡器VCO的输出频率ClkO变高，从而实现系统的升频动作，此ClkO信号频率经过分频器2_diVder分频整形，再经过驱动级Driver,产生高压驱动信号HD与低压驱动信号LD，用来驱动功率MOS管MPl与MP2的栅端。由于系统频率的升高，系统频率离开谐振频率，从容性区域进入到感性区域，减少了硬开关次数，进而消除系统的容性现象。[0030]上面对本实用新型所述一种用于荧光灯容性保护的电路进行了详细的说明，但应当认识到上述的描述不应被认为是对本实用新型的限制。对本领域的技术人员而言，在不违背本实用新型实质的前提下对其做任何显而易见的改动，都将构成对本实用新型专利权的侵犯，将承担相应 的法律责任。
权利要求1.一种用于荧光灯的容性保护电路，其特征在于:所述容性保护电路包括相位检测电路、相位判断电路、升频电路以及驱动电路连接构成。
2.如权利要求1所述的容性保护电路，其特征在于:所述相位检测电路包括:一个比较器comp以及采样电阻Rl。
3.如权利要求2所述的容性保护电路，其特征在于: 所述的比较器comp的正端接采样电阻Rl的上端，比较器comp的负端接Vref电平。
4.如权利要求1所述的容性保护电路，其特征在于:所述相位判断电路包括:用于相位信号判断的D触发器。
5.如权利要求4所述的容性保护电路，其特征在于: 所述的相位判断电路的上输入端接比较器comp的输出端，下输入端接驱动电路Driver的输出端LD信号，复位端接驱动电路Driver的输出端HD信号。
6.如权利要求1所述的容性保护电路，其特征在于:所述升频电路包括:用于控制压控振荡器VCO的压控振荡电压Vc的Re电阻以及控制开关管Mnl ;用于稳定电压Vc的电容Cl ;用于产生频率的电路VCO与分频器。
7.如权利要求1所述的容性保护电路，其特征在于:所述驱动电路包括:用于驱动两个功率MOS管的driver驱动电路。
8.如权利要求6所述的容性保护电路，其特征在于:所述升频电路中，Re电阻的上端接Cl电容的上端与VCO的输入端，Re电阻下端接NMOS管Mnl的漏端；NM0S管Mnl的漏端接Re电阻的下端,栅端接PHD的输出端，源端接地；电容Cl的上端接运Re电阻的上端，VCO的输入端，其下端接地；VC0的输入端接Re电阻上端，Cl电容上端，输出端接分频器2_divder的输入端；分频器2_divder的输入端接VCO的输出端,输出端接driver的输入端，driver的输出端HD接MPl的栅极，driver的输出端LD接MP2的栅极。
9.如权利要求1所述的容性保护电路，其特征在于:所述容性保护电路包括半桥逆变电路。
10.如权利要求9所述的容性保护电路，其特征在于:所述半桥逆变电路包括两个功率MOS 管 MP1、MP2 组成 。
专利摘要本实用新型公开了一种荧光灯容性保护电路，所述容性保护电路由相位检测电路、相位判断电路、升频电路和驱动电路构成；输入信号依次经过相位检测电路、鉴相电路和升频电路的处理后传输至驱动电路，然后由所述驱动电路的输出端输出至后续半桥逆变电路。采用本实用新型能够减小芯片面积，降低成本，优化电路的设计，在系统处于容性状态时候，迅速升频，使得系统从容性区域移到感性区域，将少硬开关的次数，降低了功率管的损耗。
文档编号H05B41/14GK203120266SQ201320110339
公开日2013年8月7日 申请日期2013年3月11日 优先权日2013年3月11日
发明者赵新江, 杜斐, 王加东 申请人:上海登芯微电子科技有限公司