专利名称：多电压平面多信号平面电路卡的制作方法
技术领域：
本发明一般涉及到具有多电压平面的芯片载体或印刷电路板的制造，更确切地说是涉及到具有多电压平面的芯片载体，特别是有机芯片载体，其多个电压平面被介电材料分隔，镀敷的通孔穿过二个电压平面和分隔电压平面的介电材料而从一个表面延伸到另一个表面。
过去，用有机介电材料制作具有多个亦即至少二个电压平面和多个亦即至少二个信号平面(2s/2p)的芯片载体的典型方法，依赖于在电压平面中机械地钻孔，确切地说是依赖于在电压平面已经被层叠到诸如FR4材料之类的玻璃加固的环氧树脂的衬底上之后再在电压平面中机械地钻孔。这一钻孔有一些缺点。首先，必须在网格上相继精确地钻各个孔，其成本极高。其次，最小孔径受到限制，最小孔径通常为0.006-0.008英寸，导致岛的最小直径为0.010-0.014英寸，在精制工艺中更是如此。而且，钻孔能够导致阴极和阳极丝沿可能受到钻孔损伤的玻璃纤维涂敷生长引起的可靠性问题，这就引起失效或偏离指标。此外，由于要求较大的网格尺寸而必须腐蚀掉大量的铜，以便为涂敷的通孔提供空间，故典型钻孔的有机芯片载体中的功率分布很差。
所有这些因素使得最小I/O网格为0.018-0.02英寸。随着技术的进步，希望I/O网格为0.010英寸，以便适应倒装片安装(亦即焊料球或C4连接)。
根据本发明，提供了一种制作具有二个电压平面和至少二个信号平面的芯片载体最好是有机芯片载体的方法。此方法包括将第一光刻介电材料层键合到第一金属层，并将第一介电材料层暴露于辐射图形，以便在后续工艺中提供至少一个穿过第一介电材料层的窗口。
第二金属层被键合到第一金属层反侧上的第一光成象材料层。在第一和第二金属层中腐蚀出孔，这些孔对应于而且大于第一介电材料层中所述窗口上的各个图形。然后对第一介电材料层上的暴露图形进行显影，以便形成至少一个对应于暴露图形的穿过第一和第二金属层并穿过第一介电材料层的窗口，第一和第二金属层中的窗口大于第一介电材料层中得到的窗口。
在第一和第二金属层上，分别涂敷第二和第三光成象介电材料层。第二和第三光图形化介电材料层被光图形化并显影，以便在对应于第一介电材料层中的各个孔以及第一和第二金属层中的孔的各个第二和第三介电材料层中提供窗口。至少第二介电材料，最好是第二和第三介电材料的暴露表面被电路化，并涂敷各个孔，以便至少在一侧具有电路，最好是二侧都有电路，而涂敷的通孔穿过整个介电材料。可以用叠加工艺、完全精制工艺或半叠加图形涂敷工艺来进行电路化。金属层和电路层最好由铜制作，铜层中的孔的腐蚀最好用光刻方法来执行。电路化最好也用光刻方法进行。
图1是局部剖面示意透视图，示出了根据本发明制作的芯片载体；图2a-2m是基本上沿图1中2-2线规定的平面的纵向剖面图，示出了图1的载体的制作步骤；以及图2n是本发明另一个实施例的相似于图2m的图。
现参照附图，暂时先看图1，示出了根据本发明制作的芯片载体6的具有部分剖面的示意透视图。所示的结构是一种2S/2P结构，亦即具有二个电压平面和二个信号平面。如此处所用的那样，术语“电压平面”包括一个处于地电位的平面和具有外加电压的平面。实际上，在本发明中，二个电压平面包括一个地电位平面和一个具有正电压或负电压的平面。
图2a-2m示出了制作芯片载体6的技术和方法。现参照图2a，示出了涂敷在金属层12(最好是铜)一个表面上的光图形化介电材料层10。介电材料最好是共同受让的美国专利No.5026624所述的一类环氧基树脂，如此专利所述，可以幕涂或可以包含触变剂并用共同受让的美国专利No.5300402所述的溢流遮蔽(flood screening)方法来涂敷。此外，光图形化材料可以制作成干膜并层叠到铜箔12。制作干膜的适当方法如下。
制备固体含量约为86.5-89％的光成象介质组分，这种固体包含大约27.44％PKHC的苯氧树脂；41.16％的Epirez 5183四溴双酚A；22.88％的Epirez SU-8八功能环氧双酚A甲醛合成酚醛树脂；4.85％的UVE 1014光引发剂；0.07％的乙基紫染料；从3M公司得到的0.03％Fc 430氟化聚酯非离子表面活化剂；从Degussa得到的3.85％的Aerosil380非晶二氧化硅；以便提供固体组分。溶剂约为总光成象介质组分的11-13.5％。光成象介电组分被涂敷在从DuPont得到的称为Mylar D的1.42密尔厚的聚对苯二甲酸乙二醇酯聚酯层上。可以对光成象介电组分进行干燥，以便在聚对苯二甲酸乙二醇酯背面提供厚度为2.8密尔的光成象介电膜。
如果以干膜形式涂敷，则最好真空层叠到表面上。这些层的厚度最好在大约0.002-0.005英寸之间。若干燥涂敷，则清除Mylar之类的任何表面保护材料。
涂敷介电材料的特定技术对本发明来说是不重要的，可以根据载体制作中的工程实践来选取。
最好是铜且最好是1/2盎司或1盎司铜的金属层，将形成一个电压平面。根据产品对电压平面的要求，铜层的厚度应该在大约0.5-2.8密尔之间。
光图形化材料10是一种负性感光材料，亦即一种不曝光处显影且暴露于热时硬化或局部固化的感光材料。然后使材料10暴露于辐照，掩模位于待要制作孔的区域14上。制造过程中，暴露的区域，亦即层14外面的层10的区域最好被预暴露而不是完全暴露，亦即，层14外面的层10的区域暴露于辐照的程度小于正常完全暴露所需的程度。这一紫外曝光最好在大约100-800毫焦耳的范围内进行大约0.5-2.0分钟。与完全曝光相反，这是一个预先或局部曝光，致使其表面保持足够发粘，使另一个铜片能够在随后的操作中层叠到其上。
预先或局部曝光之后，第二铜层16被层叠到介质10的与层叠了铜12一侧相反的侧上。此层仍然最好是1/2盎司到1盎司的铜箔，其厚度范围与第一铜层12相同。图2b示出了这一生产阶段。
将铜层16层叠到第一介电材料层10之后，在铜层12和16上涂敷光刻胶层18。此光刻胶最好是McDermid公司所售的CFI或CF。图2c示出了这一点。对铜层12和16上的光刻胶18进行图形化，以便显影时具有对应于但稍大于介电材料10中的未暴露区域的孔20。图2d示出了这一点。这将使铜能够从孔14的边沿回腐蚀，致使当孔14作为涂敷的通孔终止时，涂层通过铜片12和16而不接触它们，以便在增加后续的光图形化介质层之后，形成电绝缘于铜层12和16的通孔。
在对光刻胶18进行图形化之后，用诸如碳酸钠之类的常规显影液进行显影，然后用诸如氯化铜这样的常规铜腐蚀剂腐蚀暴露的铜16和18，以便在铜片12和16中形成窗口26和28。图2e示出了这一条件。如从图2e可见，第一介电材料层10的未暴露部分14包含在分别腐蚀在铜箔12和16中的窗口26和28中。然后用诸如氢氧化钠之类的常规剥离剂剥离残留的光刻胶18。最好对图2f的环30进行大约2分钟的大约200-1500毫焦耳的紫外线最后曝光，然后在大约125℃下进行1小时的曝光后烘焙。这可以抑制显影过程中介质在邻近环30的铜平面之间的迁移，并提高环在下一步骤中的刚性。
然后，最好用丙烯碳酸酯显影介电材料10中的区域14，这将提供图2f所示的结构。如从图2f可见，显影的孔14小于铜中的窗口26和28，使环30环绕各个显影的孔14。然后，最好在195-200℃下对图2f的结构进行3小时热固化。
然后，用含有亚氯酸钠(NaClO2)的标准Shipley亚氯酸盐溶液处理铜片12和16的暴露表面，接着，如图2g所示，将第二光图形化材料层32涂敷到铜片12的暴露表面，并将第三光图形化材料层34涂敷到铜片16的暴露表面。此材料仍然最好是美国专利No.5026624所述的环氧基树脂，如上所述，可以幕涂或可以溢流遮蔽或涂敷成干膜。如果以干膜形式涂敷，则最好真空层叠到表面上。这些层的厚度最好在大约0.002-0.005英寸之间。若干燥涂敷，则清除Mylar之类的任何表面保护材料。层32和34被曝光，以便形成与层10中的窗口14对准的层32中的窗口36和层34中的窗口38的区域。层32和34还被光图形化，以便为盲孔提供分别穿过层32和34到下方铜层12和16的窗口40和42。图2h示出了这一点。
然后在125℃下对这种形式的载体进行1小时烘焙。再用丙烯碳酸酯显影层32和34中的介电材料，以便开孔，从而分别提供涂敷的通孔所需的通孔和向下延伸到下方铜层12和16的盲孔40和42。然后用2-6焦耳的紫外线激励二侧的材料，接着，在大约150-200℃下进行1小时固化。
固化之后，例如用熟知的喷蒸汽和去涂抹的方法对暴露的表面进行表面处理，然后，若用额外的涂敷进行电路化，则如图2I所示，用钯催化剂或引晶46处理表面。
借助于如图2j所示，在各个光图形化材料层32和34上涂敷诸如DuPond公司所售Riston T168之类的光刻胶层50，并如图2k所示，曝光和显影光刻胶50，以便提供对应于窗口14的窗口52、对应于窗口42的窗口54和用来在各个光成象材料层32和34的表面上提供电路的窗口56，来进行电路化。可以看到，窗口52稍大于孔14，并分别大于光成象材料32和34中的窗口36和38。这使岛能够以熟知的方法制作成涂敷通孔的一部分。
在如图2k所示已经显影孔52、54和56的孔图形化之后，如图2l所示，用常规技术执行无电镀敷，然后，在大约60-100℃温度下，用丙烯碳酸酯剥离残留的光刻胶50，并在氰化物浴液中剥离其余暴露的催化剂。
这就得到图2m和图1所示的电路，它包括涂敷的通孔60、盲孔62和介电材料层32和34顶部上的电路64。于是提供了根据本技术的具有二个电压平面12和16以及二个信号平面64的芯片载体，涂敷的通孔穿过电压平面12和16。
依照在电路60、62和64顶部涂敷光成象介电材料70的步骤和依照如上所述对层32和34进行光图形化、显影和电路化，从而提供涂敷的通孔72、与下方电路层上的盲孔62接触的盲孔74，以及电路化76的步骤，也有可能在各个侧上产生额外的信号平面。当然，应该理解，在这些额外的层上，盲孔无法直接连接到层12或16。
因此，已经描述了本发明的最佳实施例。但记住上述的描述，应该理解的是，此描述仅仅是举例的方式，本发明不局限于此处所述的特定实施例，而是可以作出各种各样的重组、修正和替换而不超越下列权利要求所述的本发明的实际构思。
权利要求
1.一种制作具有二个电压平面和至少二个信号平面的芯片载体或电路板的方法，它包含下列步骤将第一光成象介电材料层键合到第一金属层；将所述第一光成象介电材料层暴露于辐照图形，以便提供至少一个穿过所述第一光成象介电材料层的窗口；将第二金属层键合到与所述第一金属层相反的侧上的所述第一光成象材料层；在所述第一和第二金属层中，腐蚀与所述第一介电材料层中的各个所述窗口的各个所述图形对应并对准的至少一样大的孔；显影所述第一介电材料中的所述孔的所述图形，从而提供至少一个穿过所述第一和第二金属层和所述第一介电材料层的窗口；分别在所述第一和第二金属层上提供第二和第三光成象介电材料层；光图形化并显影对应于所述第一介电材料层中的各个孔并小于各个所述第一和第二金属层中的孔的各个所述第二和第三介电材料层中的窗口；以及对至少所述第二介电材料的暴露表面进行电路化，镀敷穿过所有所述介电材料的至少一个孔，以便在所述至少一个表面上提供电路，镀敷的通孔穿过所有所述介电材料层和二个所述金属层。
2.权利要求1所述的发明，其进一步特征是，制作其中具有从所述第二介电材料的所述至少一个表面到所述第一金属层的无出口的金属通路。
3.权利要求1所述的发明，其进一步特征是，在所述第三介电材料层的暴露表面上制作电路。
4.权利要求1所述的发明，其中所述光成象材料是环氧基树脂。
5.权利要求1所述的发明，其中所述第二介电材料层的所述暴露表面和所述镀敷的通孔，用光刻镀敷技术制作。
6.权利要求5所述的发明，其中所述光刻技术包括附加的镀敷。
7.权利要求1所述的发明，其中所述第一和第二金属层中的所述孔，用光刻技术制作。
8.权利要求1所述的发明，其中各个所述金属层由铜制作。
9.权利要求2所述的发明，其进一步特征是，在所述第二光成象材料层上提供至少一个第四光成象材料层，光图形化和显影对应于所述第二光图形化材料层中的窗口的所述第四介电材料层中的窗口，在所述第四介电材料的暴露表面上制作电路，并镀敷所述第四光成象材料中的至少一个窗口，以便在所述第四光成象材料的暴露表面上提供电路以及提供所述第四光成象材料层上的所述电路到所述第二光成象材料层上的电路的连接。
10.权利要求1所述的发明，其中第二介电材料层和通孔，用铜完全镀敷，并用光刻胶和减蚀制作电路图形。
11.一种芯片载体或电路板，它包含夹在第一和第二金属层之间的第一光成象材料层、键合到所述第一金属层的第二光成象材料层、以及键合到所述第二金属层的第三光成象材料层，制作在所述光成象材料的所述第二层和所述第三光成象材料层上的电路，穿过所有所述光成象材料和所述二个金属层以便将所述第二光成象材料层上的部分电路与所述第三光成象材料层上的部分电路连接起来的镀敷的通孔，以及从所述第二介电材料上的电路，穿过所述第二介电材料，延伸到一个所述金属层，以及从所述第三介电材料上的电路，穿过所述第三介电材料，延伸到另一个所述金属层的填充有金属的通路。
12.权利要求11所述的发明，其中所述镀敷的通孔和所述通路是光成象的窗口。
13.权利要求11所述的发明，其中第四光成象材料层排列在所述第二光成象材料层上，而第五光成象材料层排列在所述第三光成象材料层上，且电路分布在所述第四和第五光成象材料层上，金属填充的孔将所述第四和第五光成象材料上的电路连接到镀敷的通孔。
全文摘要
有机芯片载体或电路板,将第一介电层键合到第一金属层,提供穿过第一介电层的窗口。第二金属层键合到第一光成象层。在第一和第二金属层中,腐蚀对应于且大于第一介电层中的窗口上图形的孔。显影第一介电层上的暴露图形。第二和第三光成象层涂敷在第一和第二金属层上,并被光图形化和显影,在第二和第三介电层中提供窗口。第二和第三介电材料的暴露表面被电路化,并用金属镀敷或填充各个孔。
文档编号H05K3/00GK1265559SQ9912097
公开日2000年9月6日 申请日期1999年11月29日 优先权日1998年12月2日
发明者约翰·M·劳福, 罗伊·H·马格努森, 沃雅·R·马克维奇, 约翰·A·沃尔西 申请人:国际商业机器公司